KR0134340B1 - 블라인드 등화시스템의 알고리즘제어방법 - Google Patents

블라인드 등화시스템의 알고리즘제어방법

Info

Publication number
KR0134340B1
KR0134340B1 KR1019930009868A KR930009868A KR0134340B1 KR 0134340 B1 KR0134340 B1 KR 0134340B1 KR 1019930009868 A KR1019930009868 A KR 1019930009868A KR 930009868 A KR930009868 A KR 930009868A KR 0134340 B1 KR0134340 B1 KR 0134340B1
Authority
KR
South Korea
Prior art keywords
algorithm
value
comparing
equalization
size
Prior art date
Application number
KR1019930009868A
Other languages
English (en)
Other versions
KR950002284A (ko
Inventor
최양석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930009868A priority Critical patent/KR0134340B1/ko
Priority to CN94108861A priority patent/CN1077753C/zh
Priority to JP12124094A priority patent/JP3192873B2/ja
Priority to US08/253,141 priority patent/US5448601A/en
Publication of KR950002284A publication Critical patent/KR950002284A/ko
Application granted granted Critical
Publication of KR0134340B1 publication Critical patent/KR0134340B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/0305—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using blind adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

본 발명은 디지탈통신의 수신측에 사용되는 블라인드 등화 시스템에서 고다드알고리즘과 DDA간의 상호 알고리즘의 전환을 제어하기 위한 방법에 관한 것이다. 본 발명에서는 스텝사이즈를 가변시키면서 고다드알고리즘을 반복적으로 실행한다. 거리평균값이 소정의 임계값보다 작아지면 DDA로 전환하여 등화계수를 계산한다. 거리평균값이 소정의 다른 임계값보다 크면 고다드알고리즘으로 전환한다. 따라서,고다드알고리즘과 DDA간의 전환 및 스텝사이즈의 변환이 수신된 신호의 수렴정도에 따라 적웅적으로 이루어짐으로써, 보다 신속하고 양호한 등화이 수행된다.

Description

블라인드 등화시스템의 알고리즘 제어 방법
제 1도는 일반적인 블라인드 등화 시스템을 나타내는 블럭도.
제 2도는 거리평균값의 산출방식을 설명하기 위한 개념도.
제 3도는 본 발명에 의한 블라인드 등화시스템의 알고리즘제어방법을 나타내는 순서도.
*도면의 주요부분에 대한 부호의 설명*
11 : 블라인드 등화기,12 : 결정수단,
13 : 고다드알고리즘실행부,14 : DDA실행부
본 발명은 디지탈통신의모뎀에서의 신호 등화(Equalization)에 관한것으로, 특히 블라인드 이퀄라이저(Blind Equalizer)의 알고리즘제어방법에 관한 것이다.
디지탈통신에서, 송신측은 송신신호의 일정 구간마다 소정의 훈련신호(Training Sequence)를 삽입하여 전송하고,수신측은 이 훈련신호를 검출하여 인식함으로써 전송된 신호의 패턴을 식별하여 신호등화를 수행한다. 그러나,송신측에서 훈련신호를 함께 전송할 수 없는 경우가 있는데, 이 경우 수신측에서는 수신된 신호의 패턴 및 상태 등을 알 수 없게 된다. 이와같이, 훈련신호가 포함되지 않은 전송신호를 수신하여 등화하는 방법을 블라인드 등화라 한다. 이러한 블라인드등화방식의 등화기는, 일반적으로, 음성대역(voice band)모뎀이나 완전 디지탈 고화질텔레비젼(full digital HDTV)등의 디지탈통신모뎀에 주로 사용된다. 블라인드 등화 알고리즘에는 고다드알고리즘(Godard Algorithm), 정지 및 실행(Stop and Go Algorithm;이하SGA라 함), 및 결정지향알고리(Decision Directed Algorithm;이하DDA라고 함)등이 있다. 고다드알고리즘은 D. N. Godard의 Self-recovering equalizer and carrier tracking in two dimentional data communication system, IEEE Trans. on Comm. Vol. COM-28, No.11, pp. 1867-1875,November 1980에서 논의되어졌다.
제1도는 일반적인 블라인드 등화시스템의 블럭도를 보여준다. 일반적으로, DDA는 수신된 신호의 채널왜곡이 어느정도 제거되지 않은 상태에서는 수렴하지 않으므로, 처음부터 DDA를 적용할 경우 등화에 실패할 수 있다. 따라서, 채널왜곡이 심한 경우에도 양호한 수렴을 얻을 수 있는 고다드알고리즘을 먼저 실행한 후 DDA등으로 미세한 등화를 실행해야 한다. 이와같은 블라인드 등화시스템에서, 먼저 고다드알고리즘실행부(13)는 인가되는 등화되지 않은 신호(Yn)에 대하여 고다드알고리즘을 사용하여 등화를 수행한다. 고가드알고리즘을 사용한 신호등화의 횟수가 일정한 홧수에 도달하면, 블라인드 등화시스템은 DDA실행부(14)에서 신호등화를 수행하도록 제어한다. 그 때부터 인가되는 신호(Yn)는 DDA실행부(14)의 DDA또는 그것을 대체할 수 있는 SGA 또는 면형된 SGA에 의해 미세하게 등화된다. 이러한 방식으로 고다드알고리즘 또는 DDA에 의해 고다드알고리즘실행부(13)또는 DDA실행부(14)에 의해 얻어지는 계수(Cn)는 블라인드이퀄라이저(11)의 탭가중치(tap-weights)의 갱신(update)에 이용된다. 그러나, 종래의 블라인드 등화 시스템에서는 단순히 고다드알고리즘을 정해진 횟수 만큼 사용한 후 DDA등으로 전환하므로, 등화가 불량해지는 문제점이 있다. 뿐만 아니라, 등화계수의 스텝사이즈를 각 알고리즘에서 일률적으로 적용하므로 등화기의 안정된 수법을 얻기 어려운 점이 있다. 이러한 문제점을 해결한 선행기술로는 1993년 1월 27일자로 공개된 Paik등의 유럽특허공개번호 0,524,559 A2가 있다. 이 선행기술은 고다드알고리즘의 하나인 CMA(Constant Modulus Algorithm)를 이용하여 등화계수들을 초기화시킨다. 이 등화계수들에 의해 등화된 신호의 위상에러가 소정임계값과 일치하면 DDA가 수행된다. DDA를 수행하는 도중에 위상에러가 위의 임계값과 일치하지 않으면 CMA가 다시 수행된다.
본 발명의 목적은 블라인드 등화시스템에서 고다드알고리즘과 DDA간의 전환이 수신신호의 수렴정도에 따라 적웅적으로 이루어지도록 하는 알고리즘제어방법을 제공함에 있다. 또한, 본 발명은 등화계수의 스텝사이즈를 적웅적으로 가변시킬수 있는 블라인드 등화시스템의 알고리즘 제어방법을 제공한다.
이와같은 본 발명의 목적은 디지탈통신의 수신된 데이타신호를 등화알고리즘에 의해 발생되는 등화계수에 따라 블라인드등화하기 위한 방법에 있어서, 제1스텝사이즈를 소정값으로 초기화하는 단계; 상기 제 1스텝사이즈에 따라 위상에러에 관계없이 채널왜곡을 제거할 수 있는 제 1알고리즘을 소정횟수만큼 실행하는 초기등화단계; 상기 초기등화된 제 1알고리즘에 대응하는 에러값을 이용하여 상기 제 1스텝사이즈를 변경하는 제 1변경단계; 상기 변경된 제 1스텝사이즈에 따라 상기 제 1알고리즘을 실행하며 상기 제 1스텝사이즈를 적웅적으로 가변시키는 제 1적응등화단계; 상기 제 1적응등화단계의 실행에 따른 제 1전환결정변수값을 제 1기준값과 크기비교하는 제 1비교단계; 상기 제 1비교단계의 비교결과에 따라 등화계수발생을 위한 알고리즘을 제 2알고리즘으로 전환하는 제 1전환단계; 상기 제 2알고리즘을 실행하여 제 2알고리즘의 실행에 따른 에러값을 이용하여 제 2스텝사이즈를 변경하는 제 2변경단계; 상기 변경된 제 2스텝사이즈에 따라 상기 제 2알고리즘을 실행하며 상기 제 2스텝사이즈를 적응적으로 가변시키는 제 2적응등화단계; 상기 제 2적응등화단계의 실행에 따른 제 2전환결정변수값을 제 2기준값과 크기비교하는 제 2비교단계; 및 상기 제 2비교단계의 비교결과에 따라 등화계수발생을 위한 알고리즘을 제 1알골리즘으로 전환하는 제 2전환단계를 포함하는 블라인드 등화시스템의 알고리즘제어벙법에 의하여 달성된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
먼저, 본 발명에서는 수신된 신호와 결정포인트 간의 거리의 평균값을 이용한다. 이 거리평균값은 DD에러의 평균값과 같은 것으로 알고리즘간의 전환에 이용된다. 여기서, 수신된 신호는 블라인드 등화시스템으로 입력되는 신호(Yn)이고, 결정포인트는 결정수단(12)에서 출력되는 최종적으로결정된 데이타()이다. 이러한 수신된 신호(Yn)및 결정데이타()는 상술한 제 1도에서 보여진다. 상술한 거리평균값(dn)은 등화기출력신호(Zn)와 결정포인트 간의 거리()를 이용하는 다음 식(1)에 의해 정의되어진다.
거리값은( t5 )은 다음 식(2)와 같이 정의된다.
여기서및는 일종의 에러값인 거리값()의 실수부 및 허수부를 각각 나타내며, 다음 식(3)에 의해 정의된다.
여기서, Zn은 제 1도의 블라인드 등화기의 출력데이타이고,은 결정수단(12)에 의해 배열(constellation)상에서 최종적으로 결정된 포인트의 데이타이다. 그러므로, 거리값()은 상술한 식(3)을 이용한 계산에 의해 구할 수도 있고, Zn및을 변수로 하는 롬테이블(ROM table)을 사용하여 구할 수도 있다. 거리평균값(dn)의 경우, 횡필터(Transversal Filter)를 이용하여 구할 수도 있으나, 하드웨어를 구현함에 있어서 상당한 비용이 소요된다. 따라서, 본 발명에서는 제 2도에 도시된 바와 같은 원형버퍼(Circular Buffer) 또는 FIFO(First-In Firs-Out)메모리를 이용하여 비교적 저렴한 비용으로 구현한다.
제 2도는 거리평균값의 산출방식을 설명하기 위한 개념도이다. 제 2도에서, 원형버퍼(21)는 N개의 거리값의 절대값()을 저장한다. 이때, 포인터(P)는 항상 가장 먼저 입력된 거리값()이 저장된 위치를 포인팅한다. 현재, 새로운 거리값()이 제 2도의 장치로 입력되면, 원형버퍼(21)는 포인터(P)에 의해 지시되는 위치의 거리값, 즉, 현재 원형버퍼(21)에 저장된 데이타들중에서 가장 먼저 입력된 거리값()을 적산기(23)로 출력한다. 적산기(23)는 자신의 가산단자로 피드백되는 거리 적산값(N dn)으로부터 위의 거리값()을 감산한다. 그리고, 적산기(23)는 새로이 입력되는 거리값()을 거리값()만큼 감산된 거리적산값(N dn)에 가산시킨다. 한편 새로이 입력되는 거리값()은 포인터(P)에 의해 현재 지시되고 있는 원형버퍼(21)의 위치 즉,가 저장되었던 위치에 저장된다. 그리고 포인터(P)의 지시위치는 원형버퍼(21)에 저장된 데이타들중 가장 먼저 입력된 거리값이 저장된 위치로 이동된다. 즉, 포인터(P)의 지시위치가 원형버버(21)의에서으로 이동되어위치에 저장되는 데이타가 원형버퍼(21)에 저장된 데이타들중에서 가장 먼저 입력된 데이타가 된다. 그리고, N-1개의 거리값들의 입력순위가 한 단계씩 빨라지게 된다. 적산기(23)로부터 출력되는 데이타(Ndn)는 곱셈기(25)에 의해 1/N이 곱해진다. 그 결과 곱셈기(25)는 거리평균값(dn)을 출력하게 된다. 제 1도와 같은 등화시스템은 이와같이 구해진 거리평균값(dn)을 이용하여 신호등화를 위한 알고리즘을 고다드알고리즘에서 DDA로, DDA에서 고다드알고리즘으로 전환한다.
제 3도는 본 발명의 실시예에 따른 알고리즘간의 전환을 설명하기 위한 순서도이다. 시작단계(단계 301)는 전원을 온하거나 채널이 변경된 상태에 해당된다. 시스템의 동작이 시작되면, 스텝사이즈는 초기화된다(단계 302). 이때, 스텝사이즈의 초기화값은 등화 시스템의 특성에 따라 실험적으로 결정된다. 초기화된 스텝사이즈에 따라 고다드알고리즘이 실행된다(단계 303). 고다드알고리즘이 1회 실행될 때 마다 제 1플레그는 1씩 증가한다(단계 304). 고다드알고리즘을 실행할 때 마다 증가하는 제 1플레그는 그 값이 3000보다 작은지 검사된다(단계 305). 여기서, 제 1플래그는 고다드알고리즘의 실행 횟수이며, 제 1플레그의 비교기준값으로 사용된 숫자 3000은 등화시스템의 특성에 따라 임의로 정할 수 있다. 플레그가 3000보다 작으면, 상술한 단계(303)로 궤환되어 고다드알고리즘이 다시 실행된다. 반면에, 제 1플레그가 3000보다 작지않으면, 즉 고다드알고리즘이 3000회이상 실행되면, 스텝사이즈는 변경되고, 이와 동시에 제 2플레그가 0으로 세팅된다(단계306). 여기서, 스텝사이즈는 등화가 안정적으로 수렴할 수 있게끔 실험적으로 구한 고다드알고리즘의 스텝사이즈의 최대값과 K1/dn(K1은 임의의 상수)에서 작은값으로 결정된다. 이러한 스텝사이즈는 거리평균값(dn)에 반비례하여 가변되지만 그 최대값이 고다드알고리즘의 스텝사이즈의 최대값을 넘지않도록 설정된다. 이와 같이 변경된 스텝사이즈에 따라 고다드알고리즘이 실행된다(단계307). 그런다음,거리평균값(dn)이 소정의 제 1임계값보다 작은지 검사된다(단계308).
여기서, 제 1임계값은 고다드알고리즘에서 DDA 또는 SGA로의 전환을 결정하기 위한임계값으로서, 시스템의 특성에 따라 실험적으로 정해진다. 거리평균값(dn)이 제 1임계값보다 적지 않으면 스텝사이즈는 궤한에 의해 단계307의 고다드알고리즘이 수행되는 횟수가 소정 횟수일 때마다 감소되고(단계 309), 단계 307의 고다드알고리즘이 다시 실행된다. 제 3도의 실시예에서는 스텝사이즈의 감소를 위한 기준횟수를 10000번으로 설정하였으나, 시스템의 특성에따라 임의로 설정할 수 있다. 그리고, 단계309의 스텝사이즈는 하드웨어의 특성등에 의해 임의로 감소되는 크기로 설정된 수 있다. 한편, 거리평균값(dn)이 제 1임계값 보다 작으면, 제 2플레그는 1씩 증가한다 (단계 310). 그런다음, 제 2플레그가 5보다 작은지 검사된다(단계 311). 제 2플레그값은 알고리즘 전환의 민감도를 결정하는 변수이며, 이는 시스템의 특성에 따라 실험적으로 결정된다. 단계 311은 고다드알고리즘에서 DDA로의 알고리즘전환이 노이즈 등에 대해서 지나치게 민감하게 반응하는 것을 방지하기 위한 것이다. 제 2플레그가 5보다 작으면, 고다드알고리즘이 다시 실행된다(단계 307). 이때에도 궤환횟수가 소정 횟수일 때 마다 스텝사이즈를 감소시킨다(단계 309). 반면에, 제 2플레그가 5보다 작지 않으면, 고다드알고리즘에서 DDA로 전환된다(단계 312). 등화계수의 결정에 이용되는 알고리즘이 DDA로 전환되면, 스텝사이즈가 다시 변경된다(단계 313). 단계 313에서, 스텝사이즈는 등화가 안정적으로 수렴하게끔 실헙적으로 구한 DDA스텝사이즈의 최대값과 K2/ dn(K2 는 임의의 상수) 사이에서 작은 값으로 결정된다. 이러한 스텝사이즈는 거리평균값(dn)에 반비례하여 가변되지만, 그 최대값은 DDA스텝사이즈중 최대값을 넘지않도록 설정된다. 또한, 제 3플레그가 0으로 세팅된다. 그 이후에, 변경된 스텝사이즈에 따라 DDA가 실행된다(단계 314). DDA의 실행에 관련한 거리평균값(dn)이 제 2임계값 보다 큰지 검사된다(단계 315). 여기서, 제 2임계값은 DDA에서 고다드알고리즘으로 전환되는 임계값으로서, 시스템의 특성에 따라 실험적으로 정해진다. 거리평균값(dn)이 제 2임계값 보다 크지 않으면, 앞 단계(314)의 DDA가 실행되는데, 이러한 궤환횟수가 10000번일 때 마다 스텝사이즈를 감소시킨다(단계 316). 여기서, 궤환횟수10000번은 시스템의 특성에 따라 달리 설정할 수 있다. 그리고, 단계 316의 스텝사이즈는 하드웨어의 특성등에 의해 임의로 감소되는 크기를 설정할 수 있다. 한편, 거리평균값(dn)이 제 2임계값 보다 크면, 제 3플레그가 1씩 증가된다(단계 317). 그런 다음, 제 3플레그가 5보다 작은지 검사된다(단계 318). 이 단계(318)는 시스템의 알고리즘이 DDA에서 고다드알고리즘으로 전환됨에 있어서, 이 알고리즘의 전환이 지나치게 민감하게 이루어지는 것을 방지하기 위한 것이다. 따라서, 제 3플레그의 비교기준값은 상술한 제 2플레그의 경우와 마찬가지로 알고리즘전환의 민감도를 결정하는 기준값으로, 이는 시스템의 특성에 따라 실험적으로 결정된다. 제 3플레그가 '5보다 작으면, 단계 314의 DDA는 다시 실행된다. 이때에도 앞에서와 마찬가지로 궤환횟수가 10000번 일 때 마다 스텝사이즈는 감소된다(단계 316). 반면에, 제 3플레그가 5보다 작지 않으면, DDA에서 고다드알고리즘으로 전환되어(단계 319), 상술한 단계(306)로 궤환된다. 이와같이, 본 발명에 의한 블라인드 등화시스템의 알고리즘제어방법은 거리의 평균값(dn)을 구하여, 이 거리평균값(dn)과 소정의 임계값을 비교하여 고다드알고리즘에서 DDA로 또는 DDA에서 고다드알고리즘으로 시스템 알고리즘을 전환한다. 이때, 고다드알고리즘 또는 DDA가 실행되는 횟수에 따라 각각의 스텝사이즈를 가변시키고, 그 결과 얻어지는 거리평균값을 임계값과 반복적으로 비교한다. 그러므로써, 알고리즘의 전환이 수신신호의 수렴정도에 따라 적응적으로 이루어지게 되고. 이에 따라 수신신호는 보다 신속하고 양호하게 등화된다.

Claims (14)

  1. 디지탈통신의 수신된 데이타신호를 등화알고리즘들에의해 발생되는 등화계수에 따라 블라인드등화하기위한 방법에 있어서, 제 1스텝사이즈를 소정값으로 초기화하는 단계; 상기 제 1스텝사이즈에 따라 위상에러에 관계없이 채널왜곡을 제거할 수 있는 제 1알고리즘을 소정횟수만큼 실행하는 초기등화단계; 상기 초기등화된 제 1알고리즘에 대응하는 에러값을 이용하여 상기 제 1스텝사이즈를 변경하는 제 1변경단계; 상기 변경된 제 1스켑사이즈에 따라 상기 제 1알고리즘을 실행하며 상기 제 1스텝사이즈를 적응적으로 가변시키는 제 1적응등화단계; 상기 제 1적응등화단계의 실행에 따른 제 1전환결정변수값을 제 1기준값과 크기비교하는 제 1비교단계; 상기 제 1비교단계의 비교결과에 따라 등화계수발생을 위한 알고리즘을 제 2알고리즘으로 전환하는 제 1전환단계; 상기 제 2알고리즘을 실행하여 제 2알고리즘의 실행에 따른 에러값을 이용하여 상기 제 2스텝사이즈를 변경하는 제 2변경단계; 상기 변경된 제 2스텝사이즈에 따라 상기 제 2알고리즘을 실행하며 상기 제 2스텝사이즈를 적응적으로 가변시키는 제 2적응등화단계; 상기 제 2적응등화단계의 실행에 따른 제 2전환결정변수값을 제 2기준값과 크기비교하는 제 2비교단계; 및 상기 제 2비교단계의 비교결과에 따라 등화계수발생을 위한 알고리즘을 제 1알고리즘으로 전환하는 제 2전환단계를 포함하는 블라인드 등화시스템의 알고리즘제어방법.
  2. 1항에 있어서, 상기 초기등화단계는 상기 제 1알고리즘을 실행하는 단계; 상기 제 1알고리즘의 실행횟수를 제 3기준값과 비교하는 제 3비교단계; 및 상기 제 3비교단계의 비교결과에 따라 상기 초기화된 스텝사이즈를 이용한 제 1알고리즘의 실행을 종료하는 단계를 포함하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  3. 제 2항에 있어서, 상기 제 1변경단계는 상기 에러값에 반비례하는 값과, 상기 제 1알고리즘의 스텝사이즈들의 최대값 중에서 적은 값으로 제 1스텝사이즈를 결정하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  4. 제 3항에 있어서, 상기 제 1적응등화단계는 실행되는 상기 제 1알고리즘에 대응하는 상기 에러값을 제 1임계값과 비교하는 단계; 상기 비교에 의해 상기 에러값이 제 1임계값보다 적으면 상기 제 1알고리즘의 실행횟수에 따라 상기 제 1스텝사이즈를 감소시키는 단계; 및 상기 감소된 제 1스텝사이즈를 이용하여 상기 제 1알고리즘을 실행하는 단계를 포함하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  5. 제 4항에 있어서, 상기 제 1비교단계는 상기 비교에 의해 상기 에러값이 제 1임계값보다 크거나 같으면 상기 제 1전환결정변수값을 기설정된 크기만큼 증가시키는 단계; 상기 증가된 제 1전환결정변수값을 제 1기준값과 비교하는 단계; 및 상기 비교에 의해 제 1전환결정변수값이 제 1기준값보다 적으면 상기 제 1스텝사이즈감소단계 이후를 수행하는 단계를 포함하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  6. 제 5항에 있어서, 상기 제 1전환단계는 상기 비교에 의해 제 1전환결정변수값이 제 1기준값보다 크거나 같으면 제 2알고리즘을 선택하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  7. 제 6항에 있어서, 상기 제 2변경단계는 상기 에러값에 반비례하는 값과, 상기 제 2알고리즘의 스텝사이즈들의 최대값 중에서 적은값으로 제 2스텝사이즈를 결정하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  8. 제 6항에 있어서, 상기 제 2적응등화단계는 실행되는 상기 제 2알고리즘에 대응하는 상기 에러값을 제 2임계값과 비교하는 단계; 상기 비교에 의해 상기 에러값이 제 2임계값보다 적으면 상기 제 2알고리즘의 실행횟수에 따라 상기 제 2스텝사이즈를 감소시키는 단계; 및 상기 감소된 제 2스텝사이즈를 이용하여 상기 제 2알고리즘을 실행하는 단계를 포함하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  9. 제 8항에 있어서, 상기 제 2비교단계는 상기 비교에 의해 상기 에러값이 제 2임계값보다 크거나 같으면 제 2전환결정변수값을 기설정된 크기만큼 증가시키는 단계; 상기 증가된 제 2전환결정변수값을 제 2기준값과 비교하는 단계; 및 상기 비교에 의해 제 2전환결정변수값이 제 2기준값보다 적으면 상기 제 2스텝사이즈감소단계 이후를 수행하는 단계를 포함하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  10. 제 9항에 있어서, 상기 제 2전환단계는 상기 비교에 의해 제 2전환결정변수값이 제 2기준값보다 크거나 같으면 제 1알고리즘을 선택하는 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  11. 제 10항에 있어서, 상기 제 1알고리즘은 고다드알고리즘인것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  12. 제 11항에 있어서, 상기 제 2알고리즘은 DDA알고리즘인 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  13. 제 12항에 있어서, 상기 전환결정변수값은 알고리즘전환의 민감도를 결정하기 위한 변수인 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
  14. 제 11항에 있어서, 상기 에러값은 등화된 신호와, 배열(constellation)상에서 상기 등화된 신호에 대응하는 결정포인트 간의 거리값()이 다음의 식에 따라 계산되어 얻어지는 거리평균값(dn)인 것을 특징으로 하는 블라인드 등화시스템의 알고리즘제어방법.
KR1019930009868A 1993-06-02 1993-06-02 블라인드 등화시스템의 알고리즘제어방법 KR0134340B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930009868A KR0134340B1 (ko) 1993-06-02 1993-06-02 블라인드 등화시스템의 알고리즘제어방법
CN94108861A CN1077753C (zh) 1993-06-02 1994-06-02 盲目均衡系统的算法控制方法
JP12124094A JP3192873B2 (ja) 1993-06-02 1994-06-02 ブラインド等化システム及びその制御方法
US08/253,141 US5448601A (en) 1993-06-02 1994-06-02 Algorithm control method for blind equalization systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009868A KR0134340B1 (ko) 1993-06-02 1993-06-02 블라인드 등화시스템의 알고리즘제어방법

Publications (2)

Publication Number Publication Date
KR950002284A KR950002284A (ko) 1995-01-04
KR0134340B1 true KR0134340B1 (ko) 1998-04-27

Family

ID=19356647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009868A KR0134340B1 (ko) 1993-06-02 1993-06-02 블라인드 등화시스템의 알고리즘제어방법

Country Status (4)

Country Link
US (1) US5448601A (ko)
JP (1) JP3192873B2 (ko)
KR (1) KR0134340B1 (ko)
CN (1) CN1077753C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685031B2 (ja) * 1995-06-30 1997-12-03 日本電気株式会社 雑音消去方法及び雑音消去装置
US5684827A (en) * 1995-10-04 1997-11-04 Zenith Electronics Corporation System for controlling the operating mode of an adaptive equalizer
US5572547A (en) * 1995-10-04 1996-11-05 Zenith Electronics Corporation System for controlling the operating mode of an adaptive equalizer
JPH11136568A (ja) * 1997-10-31 1999-05-21 Fuji Photo Film Co Ltd タッチパネル操作式カメラ
US6049574A (en) * 1998-04-17 2000-04-11 Trustees Of Tufts College Blind adaptive equalization using cost function that measures dissimilarity between the probability distributions of source and equalized signals
US6483872B2 (en) * 1998-08-25 2002-11-19 Stmicroelectronics, Inc. Method and apparatus for reducing convergence time
JP3506689B2 (ja) * 1999-07-07 2004-03-15 三菱電機株式会社 受信機および適応等化処理方法
KR100338755B1 (ko) 1999-07-12 2002-05-30 윤종용 디지털 신호 수신장치 및 그 방법
US7209433B2 (en) * 2002-01-07 2007-04-24 Hitachi, Ltd. Channel estimation and compensation techniques for use in frequency division multiplexed systems
US7330068B2 (en) * 2002-04-16 2008-02-12 Bose Corporation Adjusting coefficients of a filter
KR100518029B1 (ko) * 2002-06-11 2005-10-04 한국전자통신연구원 블라인드 판정궤환등화 장치 및 그 방법
US7173991B2 (en) 2002-06-17 2007-02-06 Hitachi, Ltd. Methods and apparatus for spectral filtering channel estimates
US7139340B2 (en) * 2002-06-28 2006-11-21 Hitachi, Ltd. Robust OFDM carrier recovery methods and apparatus
JP4534174B2 (ja) * 2008-04-23 2010-09-01 ソニー株式会社 復調回路、復調方法、プログラム、受信装置
TWI367655B (en) * 2008-11-04 2012-07-01 Realtek Semiconductor Corp Equalizer and method applied thereto
CN107317764B (zh) * 2016-04-26 2021-12-14 北京京东尚科信息技术有限公司 流量负载均衡方法、系统、装置和计算机可读存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119401A (en) * 1989-11-17 1992-06-02 Nec Corporation Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response
CA2073944C (en) * 1991-07-26 2000-09-19 Woo H. Paik Carrier phase recovery for an adaptive equalizer
JPH05104131A (ja) * 1991-10-18 1993-04-27 Furukawa Alum Co Ltd 押出しプレスにおける冷媒流量制御方法

Also Published As

Publication number Publication date
CN1077753C (zh) 2002-01-09
JPH0795136A (ja) 1995-04-07
JP3192873B2 (ja) 2001-07-30
KR950002284A (ko) 1995-01-04
CN1111863A (zh) 1995-11-15
US5448601A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
KR0134340B1 (ko) 블라인드 등화시스템의 알고리즘제어방법
KR100318801B1 (ko) 이퀄라이저를 구비한 검출기 시스템
EP0755141B1 (en) Adaptive decision feedback equalization for communication systems
US5210774A (en) Adaptive equalization system and method for equalizing a signal in a dce
US5175747A (en) Equalizer
US4633482A (en) Method of and arrangement for determining the optimum position of the reference tap of an adaptive equalizer
EP0604208A2 (en) Adaptive equalizer
JP2000077979A (ja) 収束時間を減少させる方法及び装置
WO2006093389A1 (en) Channel equalizer and method of equalizing a channel
JP4462946B2 (ja) サンプル信号を処理する方法及びシステム
US5684827A (en) System for controlling the operating mode of an adaptive equalizer
US5224127A (en) Digital data communication system
JP2004522381A (ja) ソフトウェア定義可能なブロック適応判定フィードバック等化器
US5027369A (en) Rapid convergence decision feedback equalizer
JP3625205B2 (ja) 適応等化器及び受信装置
US5572547A (en) System for controlling the operating mode of an adaptive equalizer
US6678317B1 (en) Adaptive equalizer device and method for controlling adaptive equalizer
US5727031A (en) Adaptive gain controller
KR100340178B1 (ko) Ｄｆｅ 구조를 갖는 등화기
US7016405B2 (en) Signal circulation for adaptive signal equalization in digital communication systems
JP3458098B2 (ja) 波形等化制御装置、及び波形等化制御方法
KR100260806B1 (ko) 이퀄라이저
JP2004229282A (ja) タップ係数更新方法及びタップ係数更新回路
KR0172928B1 (ko) 고속 적응 채널 등화기
JP2986488B2 (ja) 等化器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee