JP4534174B2 - 復調回路、復調方法、プログラム、受信装置 - Google Patents

復調回路、復調方法、プログラム、受信装置 Download PDF

Info

Publication number
JP4534174B2
JP4534174B2 JP2008112969A JP2008112969A JP4534174B2 JP 4534174 B2 JP4534174 B2 JP 4534174B2 JP 2008112969 A JP2008112969 A JP 2008112969A JP 2008112969 A JP2008112969 A JP 2008112969A JP 4534174 B2 JP4534174 B2 JP 4534174B2
Authority
JP
Japan
Prior art keywords
error
signal
updating
equalized signal
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008112969A
Other languages
English (en)
Other versions
JP2009267630A (ja
Inventor
勝美 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008112969A priority Critical patent/JP4534174B2/ja
Priority to US12/406,479 priority patent/US8358684B2/en
Publication of JP2009267630A publication Critical patent/JP2009267630A/ja
Application granted granted Critical
Publication of JP4534174B2 publication Critical patent/JP4534174B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/0307Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure using blind adaptation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/03044Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03726Switching between algorithms
    • H04L2025/03732Switching between algorithms according to the convergence state

Description

本発明は、復調回路、復調方法、プログラム、受信装置に関し、特に、チャネルの変動がある場合であっても等化器の動作を安定させることができるようにした復調回路、復調方法、プログラム、受信装置に関する。
地上デジタル放送においては、伝送時にマルチパス等の影響を受けることにより、振幅および位相が送信時のものと受信時のものとで異なるものになってしまう。そのため、受信側では、受信信号の振幅および位相が送信されたものと等しくなるように、信号の等化を復調の際に行う必要がある。
図1は、従来のデジタル復調装置(復調回路)に設けられる等化器1の構成例を示す図である。
図1に示されるように、等化器の構成方法の1つであるDFE(Decision Feedback Equalizer)によって構成される等化器1には、FFE(Feed Forward Equalizer)11とFBF(Feed Back Equalizer)14が設けられる。等化器1の前段に設けられる、同期処理を行う構成から出力された信号はFFE11に入力される。
FFE11はFIR(Finite Impulse Response)フィルタなどにより構成され、係数更新部16により設定されたフィルタ係数に基づいて入力信号にフィルタリングを施す。FFE11によりフィルタリングが施されることによって得られた信号は加算回路12に入力される。
加算回路12は、FFE11から供給された信号とFBE14から供給された信号を加算し、加算して得られた信号を等化後信号として出力する。加算回路12から出力された等化後信号は等化器1の後段に設けられる誤り訂正処理器などに供給されるとともに、スライサ13、ブラインドエラー算出部21、およびDD(Decision Directed)エラー算出部22に入力される。
スライサ13は、加算回路12から供給された等化後信号の硬判定値を求める。スライサ13においては、等化後信号により表される例えば1.5などの値から、それに近い値である1などの硬判定値が求められる。スライサ13により求められた硬判定値を表す信号はFBE14とDDエラー算出部22に入力される。
FBE14もFIRフィルタなどにより構成され、係数更新部16により設定されたフィルタ係数に基づいて、スライサ13により求められた硬判定値を表す信号にフィルタリングを施す。FBE14によりフィルタリングが施されることによって得られた信号は加算回路12に入力され、FFE11から出力された信号とともに等化後信号の生成に用いられる。
エラー算出部15は、ブラインドエラー算出部21、DDエラー算出部22、およびセレクタ23から構成される。
ブラインドエラー算出部21は、加算回路12から供給された等化後信号のエラーをブラインド方法によって算出する。ここで、ブラインド方法によって算出されたエラーを少なくする方向にフィルタ係数を更新して行われる等化をブラインド等化という。ブラインド等化によれば、入力とチャネルの特性が未知の状態で受信信号からチャンネルの逆特性を推定し、送信信号を再生することが可能になる。ブラインドエラー算出部21においては、変調方式によって定められる式と、加算回路12から供給された等化後信号によって表される値からエラーが算出される。ブラインドエラー算出部21により算出されたエラー(ブラインドエラー)を表す信号はセレクタ23に入力される。
DDエラー算出部22は、加算回路12から供給された等化後信号と、スライサ13から供給された硬判定値を表す信号に基づいて等化後信号のエラーをDD方法によって算出する。例えば、加算回路12から供給された等化後信号により表される値が上述したように1.5であり、スライサ13から供給された信号により表される硬判定値が1である場合、DDエラー算出部22においては、それらの差である0.5が等化後信号のエラーとして算出される。DDエラー算出部22により算出されたエラー(DDエラー)を表す信号はセレクタ23に入力される。
セレクタ23は、ブラインドエラー算出部21から供給されたブラインドエラーを表す信号とDDエラー算出部22から供給されたDDエラーを表す信号のうちのいずれかを選択し、選択した信号を係数更新部16に出力する。
係数更新部16は、セレクタ23から供給された信号により表されるエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新する。係数更新部16により、等化後信号のエラーを少なくする方向にフィルタ係数が更新される。
特許文献1には、エントロピー最小法に基づいて等化器出力を評価し、等化器出力を最適化するように等化器パラメータを調整する技術が開示されている。
特開2002−33682号公報
復調開始直後は等化器1が収束しておらず、フィルタ係数が最適な値になっていない。
そのため、一般的には、復調開始直後はブラインドエラーに基づいてフィルタ係数を更新するブラインド等化が用いられ、十分収束したタイミングで、DDエラーに基づいてフィルタ係数を更新するDDエラーによる等化が用いられる。
ブラインド等化はDDエラーによる等化に比べて所要C/Nの面で劣る為、このように、等化器1が十分収束したタイミングでDDエラーによる等化に切り替えられる。例えば、ブラインド等化によって十分収束すると考えられる復調開始からの時間がセレクタ23にあらかじめ与えられている。復調開始からあらかじめ与えられている時間が経過するまではブラインドエラー算出部21により算出されたブラインドエラーを表す信号を出力し、その時間が経過したとき以降はDDエラー算出部22により算出されたDDエラーを表す信号を出力するように、セレクタ23の出力が切り替えられる。
変動が少ないチャネルであれば、一度収束した後はDDエラーによる等化を続けたとしても問題ないが、チャネルの変動が大きすぎる場合、チャネルの変動にフィルタ係数の更新が追従できずに誤った硬判定値がスライサ13から出力されてしまう。その結果、誤った硬判定値を用いてDDエラーが算出され、フィルタ係数の更新が正確でないDDエラーに基づいて繰り返されることになるため等化器1が発散してしまう。
本発明はこのような状況に鑑みてなされたものであり、チャネルの変動がある場合であっても等化器の動作を安定させることができるようにするものである。
本発明の一側面の復調回路は、等化後信号の第1のエラーをブラインド方法によって算出する第1のエラー算出手段と、前記等化後信号の第2のエラーをDD方法によって算出する第2のエラー算出手段と、入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数を、前記第1または第2のエラーに基づいて更新する更新手段と、前記第1と第2のフィルタのフィルタ係数の更新が前記更新手段により前記第2のエラーに基づいて行われている場合、前記第2のエラーの大きさが第1の閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御する制御手段と、前記第1と第2の信号に基づいて前記等化後信号を生成する生成手段とを備え、前記第2のエラー算出手段は、さらに、既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーを算出し、前記制御手段は、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御した後、前記等化後信号と前記既知信号に基づいて前記第2のエラー算出手段により算出された前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御する
本発明の一側面の復調方法またはプログラムは、等化後信号の第1のエラーをブラインド方法によって算出し、前記等化後信号の第2のエラーをDD方法によって算出し、入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数を、前記第1または第2のエラーに基づいて更新し、前記第1と第2のフィルタのフィルタ係数の更新を前記第2のエラーに基づいて行っている場合、前記第2のエラーの大きさが閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数を前記第1のエラーに基づいて更新し、前記第1と第2の信号に基づいて前記等化後信号を生成し、既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーを算出し、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御した後、前記等化後信号と前記既知信号に基づいて算出した前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御するステップを含む。
本発明の他の側面の受信装置は、等化後信号の第1のエラーをブラインド方法によって算出する第1のエラー算出手段と、前記等化後信号の第2のエラーをDD方法によって算出する第2のエラー算出手段と、入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数を、前記第1または第2のエラーに基づいて更新する更新手段と、前記第1と第2のフィルタのフィルタ係数の更新が前記更新手段により前記第2のエラーに基づいて行われている場合、前記第2のエラーの大きさが閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御する制御手段と、前記第1と第2の信号に基づいて前記等化後信号を生成する生成手段とを備え、前記第2のエラー算出手段は、さらに、既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーを算出し、前記制御手段は、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御した後、前記等化後信号と前記既知信号に基づいて前記第2のエラー算出手段により算出された前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御する
本発明の一側面、または他の側面においては、等化後信号の第1のエラーがブラインド方法によって算出され、前記等化後信号の第2のエラーがDD方法によって算出される。また、入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数が、前記第1または第2のエラーに基づいて更新される。前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われている場合、前記第2のエラーの大きさが閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数が前記第1のエラーに基づいて更新され、前記第1と第2の信号に基づいて前記等化後信号が生成される。また、既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーが算出され、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御された後、前記等化後信号と前記既知信号に基づいて算出された前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御される。
本発明によれば、チャネルの変動がある場合であっても等化器の動作を安定させることができる。
図2は、本発明の一実施形態に係る受信装置の一部の構成例を示すブロック図である。
図2に示されるように、受信装置31にはチューナ42、A/D変換器43、同期処理器44、等化器45、および誤り訂正処理器46が含まれる。このうちの少なくとも等化器45は、復調回路としてLSI(Large Scale Integrated Circuit)の形で受信装置31内に設けられる。
チューナ42は、受信アンテナ41において受信されたRF信号をIF信号に周波数変換し、IF信号をA/D変換器43に出力する。
A/D変換器43は、チューナ42から供給されたIF信号に対してA/D変換を施し、デジタルのIF信号を同期処理器44に出力する。
同期処理器44は、A/D変換器43から供給されたIF信号に対して同期処理を施し、同期処理を施すことによって得られた信号を等化器45に出力する。
等化器45は、同期処理器44から供給された信号に含まれる伝送路の歪みの成分を除去し、得られた等化後信号を誤り訂正処理器46に出力する。
誤り訂正処理器46は、等化器45から供給された等化後信号に対して誤り訂正処理を施し、誤り訂正処理を施すことによって得られたデータを復号データとして後段の回路に出力する。
図3は、図2の等化器45の構成例を示す図である。
図3において、図1に示される構成と同じ構成には同じ符号を付してある。図3に示されるように、等化器45は、エラー制御部51をさらに有している点で図1の等化器1と異なる。等化器45の前段に設けられる同期処理器44から出力された信号はFFE11に入力される。
第1のフィルタとしてのFFE11はFIRフィルタなどにより構成され、係数更新部16により設定されたフィルタ係数に基づいて入力信号にフィルタリングを施す。FFE11によりフィルタリングが施されることによって得られた信号は加算回路12に入力される。
加算回路12は、FFE11から供給された信号とFBE14から供給された信号を加算し、加算して得られた信号を等化後信号として出力する。加算回路12から出力された等化後信号は誤り訂正処理器46に供給されるとともに、スライサ13、ブラインドエラー算出部21、およびDDエラー算出部22に入力される。
スライサ13は、加算回路12から供給された等化後信号の硬判定値を求める。スライサ13により求められた硬判定値を表す信号はFBE14とDDエラー算出部22に入力される。
第2のフィルタとしてのFBE14はFIRフィルタなどにより構成され、係数更新部16により設定されたフィルタ係数に基づいて、スライサ13により求められた硬判定値を表す信号にフィルタリングを施す。FBE14によりフィルタリングが施されることによって得られた信号は加算回路12に入力され、FFE11から出力された信号とともに等化後信号の生成に用いられる。
エラー算出部15は、ブラインドエラー算出部21、DDエラー算出部22、およびセレクタ23から構成される。
ブラインドエラー算出部21は、加算回路12から供給された等化後信号のエラーをブラインド方法によって算出する。ブラインドエラー算出部21においては、変調方式によって定められる式と、加算回路12から供給された等化後信号によって表される値からエラーが算出される。ブラインドエラー算出部21により算出されたブラインドエラー(第1のエラー)を表す信号はセレクタ23に入力される。ブラインドエラーの算出には、CMA(Constant Modulus Algorithm)、Sato、Stop & Goなどのアルゴリズムが用いられる。
DDエラー算出部22は、加算回路12から供給された等化後信号と、スライサ13から供給された信号に基づいて等化後信号のエラーをDD方法によって算出する。DDエラー算出部22により算出されたDDエラー(第2のエラー)を表す信号は、セレクタ23と、エラー制御部51のMSE算出部61に入力される。
セレクタ23は、ブラインドエラー算出部21から供給されたブラインドエラーを表す信号とDDエラー算出部22から供給されたDDエラーを表す信号のうちのいずれかを係数更新部16に出力する。セレクタ23に対しては、エラー制御部51の比較部63から出力されたエラー選択信号も入力される。
例えば、セレクタ23は、復調開始からあらかじめ与えられている時間が経過するまでは、ブラインドエラー算出部21により算出されたブラインドエラーを表す信号を出力し、その時間が経過したとき、DDエラー算出部22により算出されたDDエラーを表す信号の出力を開始する。セレクタ23には、ブラインド等化によって等化器45の動作が十分収束すると考えられる復調開始からの時間があらかじめ与えられている。
セレクタ23は、復調開始からあらかじめ与えられている時間が経過した後は、比較部63から供給されるエラー選択信号に従って出力を切り替える。
係数更新部16は、セレクタ23から供給された信号により表されるエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新する。係数更新部16により、等化後信号のエラーを少なくする方向にフィルタ係数が更新される。
エラー制御部51は、MSE(Mean Square Error)算出部61、平均化部62、および比較部63から構成される。
MSE算出部61は、DDエラー算出部22により算出されたDDエラーの二乗(MSE)を算出し、算出したMSEを表す信号を平均化部62に出力する。
平均化部62は、MSE算出部61により算出されたMSEの所定時間毎の平均値を算出し、平均化したMSEである平均化MSEを表す信号を比較部63に出力する。
比較部63は、平均化部62により算出された平均化MSEと、あらかじめ与えられている閾値を比較する。比較部63は、平均化MSEが閾値以上である場合、そのときの等化方法がDDエラーによる等化であるときには、DDエラーを表す信号に替えてブラインドエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。これにより、DDエラーが大きくなってきており、等化器45が発散しかけているようなタイミングで、DDエラーによる等化からブラインド等化に等化方法が切り替えられる。閾値としては、等化器45が発散する前のDDエラーの平均化MSEを表すような値が用意される。
また、比較部63は、平均化MSEが閾値未満である場合、再度、DDエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。
図4は、エラー選択信号の切り替えの例を示す図である。
図4の上方に示されるグラフの縦軸は平均化MSEを表し、横軸は時刻を表す。点線は比較部63に与えられる閾値を表す。波形は、復調開始から所定の時間が経過し、DDエラーによる等化が行われてからの平均化MSEを表す。
図4の例においては、平均化MSEが閾値以上になる時刻である時刻t1まではDDエラーを選択することを指示するエラー選択信号が比較部63からセレクタ23に対して出力されている。時刻t1から、平均化MSEが閾値未満になる時刻である時刻t2まで、ブラインドエラーを選択することを指示するエラー選択信号が比較部63からセレクタ23に対して出力され続ける。時刻t2以降は、平均化MSEが閾値未満であるため、DDエラーを選択することを指示するエラー選択信号が比較部63からセレクタ23に対して出力される。
ここで、以上のような構成を有する等化器45の処理について説明する。以下のフローチャートの各ステップの処理は、番号順に行われるだけでなく、適宜、他のステップの処理と並行して行われたりもする。
はじめに、図5のフローチャートを参照して、等化器45の等化処理について説明する。
ステップS1において、FFE11は、係数更新部16により設定されたフィルタ係数に基づいて入力信号にフィルタリングを施す。FFE11によりフィルタリングが施されることによって得られた信号は加算回路12に入力される。
ステップS2において、加算回路12は、FFE11から供給された信号とFBE14から供給された信号の加算を行い、等化後信号を出力する。加算回路12から出力された等化後信号はスライサ13、ブラインドエラー算出部21、およびDDエラー算出部22に入力される。
ステップS3において、スライサ13は、加算回路12から供給された等化後信号の硬判定値を求める。スライサ13により求められた硬判定値を表す信号はFBE14とDDエラー算出部22に入力される。
ステップS4において、FBE14は、スライサ13により求められた硬判定値を表す信号にフィルタリングを施す。FBE14によりフィルタリングが施されることによって得られた信号は加算回路12に入力され、FFE11から出力された信号とともに等化後信号の生成に用いられる。
ステップS5において、エラー算出部15は、ブラインドエラー算出部21においてブラインドエラーを算出し、DDエラー算出部22においてDDエラーを算出する。ブラインドエラー算出部21により算出されたブラインドエラーとDDエラー算出部22により算出されたDDエラーのうちのいずれかはフィルタ係数の更新に用いられる。DDエラー算出部22により算出されたDDエラーはMSE算出部61にも供給される。その後、ステップS1に戻り、以上の処理が繰り返される。
次に、図6のフローチャートを参照して、フィルタ係数を更新する等化器45の処理について説明する。この処理は、受信装置31において復調が開始されたときに開始される。
ステップS11において、セレクタ23は、ブラインドエラー算出部21から供給されたブラインドエラーを表す信号を出力する。図5のステップS5の処理においてブラインドエラー算出部21により算出されたブラインドエラーを表す信号とDDエラー算出部22により算出されたDDエラーを表す信号はセレクタ23に供給されており、そのうちのブラインドエラーを表す信号が出力されることになる。
ステップS12において、係数更新部16は、セレクタ23から供給された信号により表されるブラインドエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、ブラインド等化を行う。
ステップS13において、セレクタ23は、ブラインド等化によって等化器45の動作が収束したか否か、すなわち、あらかじめ与えられている所定の時間が経過したか否かを判定する。ステップS13において、等化器45の動作が収束していないと判定された場合、ステップS11以降の処理が繰り返される。
一方、ブラインド等化によって動作が収束したとステップS13において判定された場合、ステップS14において、比較部63は、DDエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。セレクタ23においては、DDエラー算出部22により算出されたDDエラーがブラインドエラーに替えて選択され、DDエラーを表す信号が係数更新部16に対して出力される。
ステップS15において、係数更新部16は、セレクタ23から供給された信号により表されるDDエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、DDエラーによる等化を行う。
ステップS16において、MSE算出部61は、DDエラー算出部22により算出されたDDエラーのMSEを算出し、算出したMSEを表す信号を平均化部62に出力する。
ステップS17において、平均化部62は、MSE算出部61により算出されたMSEの所定時間毎の平均値を算出し、平均化したMSEである平均化MSEを表す信号を比較部63に出力する。
ステップS18において、比較部63は、平均化部62により算出された平均化MSEが閾値以上であるか否かを判定する。平均化MSEが閾値以上ではないとステップS18において判定された場合、ステップS14以降の処理が繰り返され、DDエラーによる等化が続けられる。
一方、平均化MSEが閾値以上であるとステップS18において判定した場合、ステップS19において、比較部63は、ブラインドエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。セレクタ23においては、ブラインドエラー算出部21により算出されたブラインドエラーがDDエラーに替えて選択され、ブラインドエラーを表す信号が係数更新部16に対して出力される。
ステップS20において、係数更新部16は、セレクタ23から供給された信号により表されるブラインドエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、ブラインド等化を行う。
ステップS21において、MSE算出部61は、DDエラー算出部22により算出されたDDエラーのMSEを算出し、算出したMSEを表す信号を平均化部62に出力する。
ステップS22において、平均化部62は、MSE算出部61により算出されたMSEの所定時間毎の平均値を算出し、平均化したMSEである平均化MSEを表す信号を比較部63に出力する。
ステップS23において、比較部63は、平均化部62により算出された平均化MSEが閾値未満であるか否かを判定する。平均化MSEが閾値以上あり、等化器45が収束している状態にないことから、平均化MSEが閾値未満ではないとステップS23において判定された場合、ステップS19以降の処理が繰り返され、ブラインド等化が続けられる。
一方、平均化MSEが閾値未満であるとステップS23において判定された場合、ステップS14に戻り、それ以降の処理が繰り返される。比較部63からは、DDエラーを出力することを指示するエラー選択信号がセレクタ23に対して出力され、DDエラーによる等化が行われる。
以上の処理により、チャネルの変動が大きく、その変動にフィルタ係数の更新が追従できなくなってきていることをMSEの値から検出することが可能になる。
また、フィルタ係数の更新が追従できなくなってきていることが検出された場合には、DDエラーによる等化からブラインド等化に等化方法が適応的に切り替えられるようにすることにより、等化器45の動作が発散してしまうことを回避することができる。チャネルの変動が小さくなった場合は等化方法をDDエラーによる等化に切り替えることができるため、所要C/Nを劣化させることがなく、これにより、安定した等化器45の動作を実現することができる。
以上においては、DDエラーによる等化からブラインド等化に等化方法が切り替えられた後、DDエラーのMSEが閾値未満になったタイミングで、再度、DDエラーによる等化に切り替えられるものとしたが、DDエラーのMSEによらずに、復号開始直後と同様に、DDエラーによる等化からブラインド等化に切り替えられてから所定の時間が経過したタイミングでDDエラーによる等化に切り替えられるようにしてもよい。
図7は、等化器45の他の構成例を示す図である。
図7に示される等化器45の構成は、上側閾値と下側閾値の2つの閾値が比較部63に与えられている点で図3に示される構成と異なる。他の構成は図3に示される構成と同様であり、重複する説明については適宜省略する。
図7の比較部63は、平均化部62により算出された平均化MSEと、あらかじめ与えられている閾値を比較する。比較部63は、平均化MSEが上側閾値以上である場合、そのときの等化方法がDDエラーによる等化であるときには、DDエラーを表す信号に替えてブラインドエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。これにより、DDエラーによる等化からブラインド等化に等化方法が切り替えられる。
また、比較部63は、そのようにして等化方法をブラインド等化に切り替えた後、平均化MSEが、上側閾値ではなく、下側閾値未満になったタイミングで、DDエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。
このように、エラー選択信号にヒステリシス特性を持たせることにより、チャタリングのような、等化方法の切り替わり時に発生するばたつきをなくし、安定した動作を実現することができる。
図8は、エラー選択信号の切り替えの例を示す図である。
図8の例においては、平均化MSEが上側閾値以上になる時刻である時刻t11まではDDエラーを選択することを指示するエラー選択信号が比較部63からセレクタ23に対して出力されている。時刻t11から、平均化MSEが下側閾値未満になる時刻である時刻t12まで、ブラインドエラーを選択することを指示するエラー選択信号が比較部63からセレクタ23に対して出力され続ける。時刻t12以降は、平均化MSEが下側閾値未満であるため、DDエラーを選択することを指示するエラー選択信号が比較部63からセレクタ23に対して出力される。
次に、図9のフローチャートを参照して、フィルタ係数を更新する図7の等化器45の処理について説明する。
図7の等化器45においても、図5のフローチャートを参照して説明した処理と同じ処理が行われており、その処理と並行して図9の処理が行われる。図9の処理は、等化方法の切り替えを制御するためにDDエラーのMSEとの比較に用いる閾値が上側閾値と下側閾値である点を除いて、図6のフローチャートを参照して説明した処理と同様の処理である。
ステップS31において、セレクタ23は、ブラインドエラー算出部21から供給されたブラインドエラーを表す信号を出力する。
ステップS32において、係数更新部16は、セレクタ23から供給された信号により表されるブラインドエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、ブラインド等化を行う。
ステップS33において、セレクタ23は、ブラインド等化によって等化器45の動作が収束したか否かを判定する。ステップS33において、等化器45の動作が収束していないと判定された場合、ステップS31以降の処理が繰り返される。
一方、ブラインド等化によって動作が収束したとステップS33において判定された場合、ステップS34において、比較部63は、DDエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。セレクタ23においては、DDエラー算出部22により算出されたDDエラーがブラインドエラーに替えて選択され、DDエラーを表す信号が係数更新部16に対して出力される。DDエラー算出部22により算出されたDDエラーはMSE算出部61にも供給される。
ステップS35において、係数更新部16は、セレクタ23から供給された信号により表されるDDエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、DDエラーによる等化を行う。
ステップS36において、MSE算出部61は、DDエラー算出部22により算出されたDDエラーのMSEを算出し、算出したMSEを表す信号を平均化部62に出力する。
ステップS37において、平均化部62は、MSE算出部61により算出されたMSEの所定時間毎の平均値を算出し、平均化したMSEである平均化MSEを表す信号を比較部63に出力する。
ステップS38において、比較部63は、平均化部62により算出された平均化MSEが上側閾値以上であるか否かを判定する。平均化MSEが上側閾値以上ではないとステップS38において判定された場合、ステップS34以降の処理が繰り返され、DDエラーによる等化が続けられる。
一方、平均化MSEが上側閾値以上であるとステップS38において判定した場合、ステップS39において、比較部63は、ブラインドエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。セレクタ23においては、ブラインドエラー算出部21により算出されたブラインドエラーがDDエラーに替えて選択され、ブラインドエラーを表す信号が係数更新部16に対して出力される。
ステップS40において、係数更新部16は、セレクタ23から供給された信号により表されるブラインドエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、ブラインド等化を行う。
ステップS41において、MSE算出部61は、DDエラー算出部22により算出されたDDエラーのMSEを算出し、算出したMSEを表す信号を平均化部62に出力する。
ステップS42において、平均化部62は、MSE算出部61により算出されたMSEの所定時間毎の平均値を算出し、平均化したMSEである平均化MSEを表す信号を比較部63に出力する。
ステップS43において、比較部63は、平均化部62により算出された平均化MSEが下側閾値未満であるか否かを判定する。平均化MSEが下側閾値未満ではないとステップS43において判定された場合、ステップS39以降の処理が繰り返され、ブラインド等化が続けられる。
一方、平均化MSEが下側閾値未満であるとステップS43において判定された場合、ステップS34に戻り、それ以降の処理が繰り返される。比較部63からは、DDエラーを出力することを指示するエラー選択信号がセレクタ23に対して出力され、DDエラーによる等化が行われる。
以上の処理により、等化方法の切り替わり時に発生するばたつきをなくしつつ、等化器45の動作が発散してしまうことを回避することができる。
図10は、等化器45のさらに他の構成例を示す図である。
図10に示される等化器45の構成は、比較部63に替えて状態管理部81がエラー制御部51に設けられるとともに、フィールドシンク生成部71、セレクタ72がさらに設けられる点で図3に示される構成と異なる。他の構成は図3に示される構成と同様であり、重複する説明については適宜省略する。
図10の等化器45は、図2の受信装置31がATSC(Advanced Television Systems Committee)のフォーマットなどのように既知信号を含むフォーマットの放送波を受信する装置である場合に採用される。図11に示されるように、ATSCのフォーマットにおいては、1フィールドの先頭にフィールドシンク(Field Sync)と呼ばれる既知信号が割り当てられている。
フィールドシンクは、同期処理器44から出力された信号に基づいて図示せぬ検出器により検出される。フィールドシンクが検出された場合、その検出器から等化器45に対しては、フィールドシンクが検出されている期間であることを表すフィールドシンク期間信号が出力される。フィールドシンク期間信号は、等化器45のセレクタ72と状態管理部81に入力される。
フィールドシンク生成部71は、既知信号であるフィールドシンクを生成し、生成したフィールドシンクをセレクタ72に出力する。
セレクタ72は、フィールドシンク生成部71から供給されたフィールドシンクと、スライサ13から供給された硬判定値を表す信号のうちのいずれかを出力する。セレクタ72から出力された信号はFBE14とDDエラー算出部22に入力される。
例えば、セレクタ72は、フィールドシンク期間信号が供給されている期間、フィールドシンク生成部71から供給されたフィールドシンクを出力する。一方、フィールドシンク期間信号が供給されていない期間、スライサ13から供給された硬判定値を表す信号を出力する。
FBE14は、係数更新部16により設定されたフィルタ係数に基づいて、フィールドシンク生成部71により生成され、セレクタ72から供給されたフィールドシンクに対して、または、スライサ13により求められ、セレクタ72から供給された硬判定値を表す信号に対してフィルタリングを施す。FBE14によりフィルタリングが施されることによって得られた信号は加算回路12に入力され、FFE11から出力された信号とともに等化後信号の生成に用いられる。
DDエラー算出部22は、加算回路12から供給された等化後信号と、セレクタ72から供給された信号に基づいて等化後信号のエラーをDD方法によって算出する。DDエラー算出部22により算出されたDDエラーを表す信号は、セレクタ23と、エラー制御部51のMSE算出部61に入力される。フィールドシンク期間信号がセレクタ72に供給されている場合、既知信号であるフィールドシンクを用いてDDエラー算出部22によりDDエラーが算出され、算出されたDDエラーの平均化MSEに基づいて、等化方法が制御されることになる。
状態管理部81は、平均化部62から供給される信号により表される平均化MSEと、フィールドシンク期間信号の有無に応じて等化器45の動作の状態を管理し、そのときの状態に応じたエラー選択信号をセレクタ23に出力する。
図12は、状態遷移の例を示す図である。
左端に示される状態#1は復調が開始された直後の初期化の状態であり、初期化が終了した後、等化器45の状態は状態#2に遷移する。
状態#2は、ブラインド等化を行う状態である。状態管理部81からセレクタ23に対しては、ブラインドエラーを表す信号を出力することを指示するエラー選択信号が出力される。
状態#2において、フィールドシンク期間信号が供給され、かつ、平均化MSEがDD用閾値未満である場合、等化器45の状態は状態#3に遷移する。平均化MSEがDD用閾値未満であっても、そのタイミングが、フィールドシンク期間信号が供給されていないタイミングである場合には、等化器45の状態は状態#3に遷移しないことになる。DD用閾値として、例えば、図3でいう閾値、または、図7でいう下側閾値が設定される。
状態#3は、DDエラーによる等化を行う状態である。状態管理部81からセレクタ23に対しては、DDエラーを出力することを指示するエラー選択信号が出力される。
状態#3において、平均化MSEがブラインド用閾値を超えた場合、等化器45の状態は状態#2に遷移する。ブラインド用閾値として、例えば、図3でいう閾値、または、図7でいう上側閾値が設定される。
平均化MSEとの比較に用いられる閾値は、DD用閾値とブラインド用閾値とで同じ値になるようにしてもよいし、異なる値にしてもよい。DD用閾値とブラインド用閾値とで異なる値を用いる理由は以下の通りである。
フィールドシンクは既知信号であることから、フィールドシンク期間信号が入力されているときにセレクタ72から出力されるフィールドシンクを利用して算出されるDDエラーのMSEは精度の高いものになる。
しかし、フィルタ係数の更新がチャネルの変動に追従できなくなった際(平均化MSEが閾値以上になった際)、次のフィールドシンク期間信号まで待ってから等化方法をブラインド等化に切り替えるよりも即座に切り替え方がよい。
そこで、等化方法をDDエラーによる等化からブラインド等化に切り替える場合には、スライサ13により算出された硬判定値を使用して算出されたDDエラーのMSEを基にエラー選択信号が決定される。反対に、等化方法をブラインド等化からDDエラーによる等化に切り替える場合には、動作が十分に収束してからそれを行った方が安定度が増すため、フィールドシンクを使用して算出された精度の高いDDエラーのMSEを基にエラー選択信号が決定される。
例えばDD用閾値の方をブラインド用閾値より大きい値として設定しておくことにより、DDエラーによる等化からブラインド等化に等化方法を切り替えることを迅速に行うことができるとともに、ブラインド等化からDDエラーによる等化に等化方法を切り替えることを、安定さを確保するという点でより確実といえるタイミングで行うことができる。
ここで、図10の構成を有する等化器45の処理について説明する。
はじめに、図13のフローチャートを参照して、等化器45の等化処理について説明する。
図13の処理は、フィールドシンク期間信号が入力されているか否かに応じてDDエラーの算出に用いられる信号が変わる点を除いて、図5の処理と同様の処理である。
ステップS51において、FFE11は、係数更新部16により設定されたフィルタ係数に基づいて入力信号にフィルタリングを施す。FFE11によりフィルタリングが施されることによって得られた信号は加算回路12に入力される。
ステップS52において、加算回路12は、FFE11から供給された信号とFBE14から供給された信号の加算を行い、等化後信号を出力する。加算回路12から出力された等化後信号はスライサ13、ブラインドエラー算出部21、およびDDエラー算出部22に入力される。
ステップS53において、スライサ13は、加算回路12から供給された等化後信号の硬判定値を求める。スライサ13により求められた硬判定値を表す信号はセレクタ72に入力される。
ステップS54において、セレクタ72は、フィールドシンク期間であるか否かを、フィールドシンク期間信号の入力状況に基づいて判定する。
フィールドシンク期間であるとステップS54において判定した場合、ステップS55において、セレクタ72は、フィールドシンク生成部71により生成されたフィールドシンクを出力する。セレクタ72から出力されたフィールドシンクはFBE14とDDエラー算出部22に入力される。
一方、フィールドシンク期間ではないとステップS54において判定した場合、ステップS56において、セレクタ72は、スライサ13により算出された硬判定値を表す信号を出力する。セレクタ72から出力された硬判定値を表す信号はFBE14とDDエラー算出部22に入力される。
ステップS57において、FBE14は、セレクタ72から供給されたフィールドシンク、または硬判定値を表す信号にフィルタリングを施す。FBE14によりフィルタリングが施されることによって得られた信号は加算回路12に入力され、FFE11から出力された信号とともに等化後信号の生成に用いられる。
ステップS58において、エラー算出部15は、ブラインドエラー算出部21においてブラインドエラーを算出し、DDエラー算出部22においてDDエラーを算出する。DDエラーの算出には、フィールドシンク生成部71により生成されたフィールドシンクと、スライサ13により求められた硬判定値を表す信号のうち、セレクタ72により選択された方の信号が用いられる。その後、ステップS51に戻り、以上の処理が繰り返される。
次に、図14のフローチャートを参照して、フィルタ係数を更新する図10の等化器45の処理について説明する。この処理は、初期化が終了し、等化器45が図12の状態#2の状態にあるときに開始される。
ステップS61において、比較部63は、ブラインドエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。セレクタ23においては、ブラインドエラー算出部21により算出されたブラインドエラーが選択され、ブラインドエラーを表す信号が係数更新部16に対して出力される。
ステップS62において、係数更新部16は、セレクタ23から供給された信号により表されるブラインドエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、ブラインド等化を行う。
ステップS63において、MSE算出部61は、DDエラー算出部22により算出されたDDエラーのMSEを算出し、算出したMSEを表す信号を平均化部62に出力する。
ステップS64において、平均化部62は、MSE算出部61により算出されたMSEの所定時間毎の平均値を算出し、平均化したMSEである平均化MSEを表す信号を状態管理部81に出力する。
ステップS65において、状態管理部81は、フィールドシンク期間であり、かつ、平均化部62により算出された平均化MSEがDD用閾値未満であるか否かを判定する。フィールドシンク期間ではない、または、平均化MSEがDD用閾値未満ではないとステップS65において判定された場合、ステップS61以降の処理が繰り返され、ブラインド等化が続けられる。
一方、フィールドシンク期間であり、かつ、平均化MSEがDD用閾値未満であるとステップS65において判定した場合、ステップS66において、状態管理部81は、DDエラーを表す信号を出力することを指示するエラー選択信号をセレクタ23に出力する。セレクタ23においては、DDエラー算出部22により算出されたDDエラーがブラインドエラーに替えて選択され、DDエラーを表す信号が係数更新部16に対して出力される。
ステップS67において、係数更新部16は、セレクタ23から供給された信号により表されるDDエラーに基づいて、FFE11のフィルタ係数とFBE14のフィルタ係数を更新し、DDエラーによる等化を行う。
ステップS68において、MSE算出部61は、DDエラー算出部22により算出されたDDエラーのMSEを算出し、算出したMSEを表す信号を平均化部62に出力する。
ステップS69において、平均化部62は、MSE算出部61により算出されたMSEの所定時間毎の平均値を算出し、平均化したMSEである平均化MSEを表す信号を状態管理部81に出力する。
ステップS70において、状態管理部81は、平均化MSEがブラインド用閾値以上であるか否かを判定する。平均化MSEがブラインド用閾値以上ではないとステップS70において判定された場合、ステップS66以降の処理が繰り返され、DDエラーによる等化が続けられる。
一方、平均化MSEがブラインド用閾値以上であるとステップS70において判定された場合、ステップS61以降の処理が繰り返される。
以上の処理によっても、チャネルの変動がある場合であっても等化器45の動作を安定させることが可能になる。
また、DDエラーによる等化からブラインド等化に等化方法を切り替えることを迅速に行うことができるとともに、ブラインド等化からDDエラーによる等化に等化方法を切り替えることをより確実なタイミングで行うことができる。
以上においては、復調の開始から所定の時間が経過したタイミングでブラインド等化からDDエラーによる等化に等化方法が切り替えられるものとしたが、復調の開始直後からDDエラーのMSEの算出が行われ、平均化MSEが閾値未満になったタイミングでDDエラーによる等化に切り替えられるようにしてもよい。
上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされ
図15は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
CPU(Central Processing Unit)101、ROM(Read Only Memory)102、RAM(Random Access Memory)103は、バス104により相互に接続されている。
バス104には、さらに、入出力インタフェース105が接続されている。入出力インタフェース105には、キーボード、マウス、マイクロホンなどよりなる入力部106、ディスプレイ、スピーカなどよりなる出力部107、ハードディスクや不揮発性のメモリなどよりなる記憶部108、ネットワークインタフェースなどよりなる通信部109、光ディスクや半導体メモリなどのリムーバブルメディア111を駆動するドライブ110が接続されている。
以上のように構成されるコンピュータでは、CPU101が、例えば、記憶部108に記憶されているプログラムを入出力インタフェース105及びバス104を介してRAM103にロードして実行することにより、上述した一連の処理が行われる。
CPU101が実行するプログラムは、例えばリムーバブルメディア111に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部108にインストールされる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来の等化器の構成例を示す図である。 本発明の一実施形態に係る受信装置の一部の構成例を示すブロック図である。 図2の等化器の構成例を示す図である。 エラー選択信号の切り替えの例を示す図である。 等化器の等化処理について説明するフローチャートである。 等化器のフィルタ係数更新処理について説明するフローチャートである。 等化器の他の構成例を示す図である。 エラー選択信号の切り替えの他の例を示す図である。 等化器の他のフィルタ係数更新処理について説明するフローチャートである。 等化器のさらに他の構成例を示す図である。 ATSCのフォーマットを示す図である。 状態遷移の例を示す図である。 等化器の他の等化処理について説明するフローチャートである。 等化器のさらに他のフィルタ係数更新処理について説明するフローチャートである。 コンピュータのハードウエアの構成例を示すブロック図である。
符号の説明
11 FFE, 12 加算回路, 13 スライサ, 14 FBE, 15 エラー算出部, 16 係数更新部, 21 ブラインドエラー算出部, 22 DDエラー算出部, 31 受信装置, 45 等化器, 51 エラー制御部, 61 MSE算出部, 62 平均化部, 63 比較部

Claims (4)

  1. 等化後信号の第1のエラーをブラインド方法によって算出する第1のエラー算出手段と、
    前記等化後信号の第2のエラーをDD(Decision Directed)方法によって算出する第2のエラー算出手段と、
    入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数を、前記第1または第2のエラーに基づいて更新する更新手段と、
    前記第1と第2のフィルタのフィルタ係数の更新が前記更新手段により前記第2のエラーに基づいて行われている場合、前記第2のエラーの大きさが第1の閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御する制御手段と、
    前記第1と第2の信号に基づいて前記等化後信号を生成する生成手段と
    を備え
    前記第2のエラー算出手段は、さらに、既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーを算出し、
    前記制御手段は、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御した後、前記等化後信号と前記既知信号に基づいて前記第2のエラー算出手段により算出された前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御する
    復調回路。
  2. 等化後信号の第1のエラーをブラインド方法によって算出し、
    前記等化後信号の第2のエラーをDD方法によって算出し、
    入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数を、前記第1または第2のエラーに基づいて更新し、
    前記第1と第2のフィルタのフィルタ係数の更新を前記第2のエラーに基づいて行っている場合、前記第2のエラーの大きさが閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数を前記第1のエラーに基づいて更新し、
    前記第1と第2の信号に基づいて前記等化後信号を生成し、
    既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーを算出し、
    前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御した後、前記等化後信号と前記既知信号に基づいて算出した前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御する
    ステップを含む復調方法。
  3. 等化後信号の第1のエラーをブラインド方法によって算出し、
    前記等化後信号の第2のエラーをDD方法によって算出し、
    入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数を、前記第1または第2のエラーに基づいて更新し、
    前記第1と第2のフィルタのフィルタ係数の更新を前記第2のエラーに基づいて行っている場合、前記第2のエラーの大きさが閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数を前記第1のエラーに基づいて更新し、
    前記第1と第2の信号に基づいて前記等化後信号を生成し、
    既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーを算出し、
    前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御した後、前記等化後信号と前記既知信号に基づいて算出した前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御する
    ステップを含む処理をコンピュータに実行させるプログラム。
  4. 等化後信号の第1のエラーをブラインド方法によって算出する第1のエラー算出手段と、
    前記等化後信号の第2のエラーをDD方法によって算出する第2のエラー算出手段と、
    入力信号にフィルタリングを施し、前記等化後信号の生成に用いられる第1の信号を生成する第1のフィルタのフィルタ係数と、前記等化後信号の硬判定値を表す信号にフィルタリングを施し、前記等化後信号の生成に用いられる第2の信号を生成する第2のフィルタのフィルタ係数を、前記第1または第2のエラーに基づいて更新する更新手段と、
    前記第1と第2のフィルタのフィルタ係数の更新が前記更新手段により前記第2のエラーに基づいて行われている場合、前記第2のエラーの大きさが閾値より大きくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御する制御手段と、
    前記第1と第2の信号に基づいて前記等化後信号を生成する生成手段と
    を備え
    前記第2のエラー算出手段は、さらに、既知信号が受信されている期間、前記等化後信号と前記既知信号に基づいて前記第2のエラーを算出し、
    前記制御手段は、前記第1と第2のフィルタのフィルタ係数の更新が前記第1のエラーに基づいて行われるように制御した後、前記等化後信号と前記既知信号に基づいて前記第2のエラー算出手段により算出された前記第2のエラーが第2の閾値より小さくなることに応じて、前記第1と第2のフィルタのフィルタ係数の更新が前記第2のエラーに基づいて行われるように制御する
    受信装置。
JP2008112969A 2008-04-23 2008-04-23 復調回路、復調方法、プログラム、受信装置 Expired - Fee Related JP4534174B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008112969A JP4534174B2 (ja) 2008-04-23 2008-04-23 復調回路、復調方法、プログラム、受信装置
US12/406,479 US8358684B2 (en) 2008-04-23 2009-03-18 Demodulation circuit, demodulation method, program, and reception apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008112969A JP4534174B2 (ja) 2008-04-23 2008-04-23 復調回路、復調方法、プログラム、受信装置

Publications (2)

Publication Number Publication Date
JP2009267630A JP2009267630A (ja) 2009-11-12
JP4534174B2 true JP4534174B2 (ja) 2010-09-01

Family

ID=41214996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008112969A Expired - Fee Related JP4534174B2 (ja) 2008-04-23 2008-04-23 復調回路、復調方法、プログラム、受信装置

Country Status (2)

Country Link
US (1) US8358684B2 (ja)
JP (1) JP4534174B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743943B2 (en) * 2005-07-28 2014-06-03 Altera Corporation High-speed data reception circuitry and methods
US9401826B2 (en) * 2012-02-17 2016-07-26 Sony Corporation Signal processing unit employing a blind channel estimation algorithm and method of operating a receiver apparatus
CN107786475B (zh) * 2016-08-26 2020-04-10 深圳市中兴微电子技术有限公司 盲均衡误差计算方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005523635A (ja) * 2002-04-17 2005-08-04 トムソン ライセンシング ソシエテ アノニム 等化器モード・スイッチ
JP2006074314A (ja) * 2004-09-01 2006-03-16 Japan Radio Co Ltd ブラインド適応等化器における引込方法及びブラインド適応等化器
JP2008544709A (ja) * 2005-06-27 2008-12-04 インテル・コーポレーション シンボルエラー分布に基づくイコライザモード選択

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134340B1 (ko) * 1993-06-02 1998-04-27 김광호 블라인드 등화시스템의 알고리즘제어방법
US5526378A (en) * 1994-12-14 1996-06-11 Thomson Consumer Electronics, Inc. Blind multipath correction for digital communication channel
US5712873A (en) * 1996-06-04 1998-01-27 Thomson Consumer Electronics, Inc. Multi-mode equalizer in a digital video signal processing system
JP2002033682A (ja) 2000-07-18 2002-01-31 Spectra:Kk ブラインド適応等化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005523635A (ja) * 2002-04-17 2005-08-04 トムソン ライセンシング ソシエテ アノニム 等化器モード・スイッチ
JP2006074314A (ja) * 2004-09-01 2006-03-16 Japan Radio Co Ltd ブラインド適応等化器における引込方法及びブラインド適応等化器
JP2008544709A (ja) * 2005-06-27 2008-12-04 インテル・コーポレーション シンボルエラー分布に基づくイコライザモード選択

Also Published As

Publication number Publication date
JP2009267630A (ja) 2009-11-12
US20090268800A1 (en) 2009-10-29
US8358684B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
JP4922293B2 (ja) シンボルエラー分布に基づくイコライザモード選択
EP1497916B1 (en) Decision feedback equalizer
US7158568B2 (en) Equalizer/forward error correction automatic mode selector
JPH09214982A (ja) 基準信号を用いる等化方法及び等化器
JP2008544709A5 (ja)
JP4773427B2 (ja) Atsc−dtv受信器におけるデュアルモード等化器
JP4534174B2 (ja) 復調回路、復調方法、プログラム、受信装置
JP4578107B2 (ja) データ信号を受信する装置および方法
US7038731B2 (en) Adaptive equalizer method and apparatus for American ATSC system
JP4783432B2 (ja) 波形等化装置
US20050265439A1 (en) Waveform equalize, waveform equalization method, and integrated circuit
JP4553663B2 (ja) ブラインド適応等化器における引込方法及びブラインド適応等化器
US20040091070A1 (en) Equalizer for a single-carrier receiver and equalization method therefor
KR19990084482A (ko) 기준신호를 갖는 변복조방식 디지털통신시스템 수신장치에서의신호처리 방법 및 장치와 동일채널간섭신호 제거를 위한 방법및 장치
JP2503726B2 (ja) 判定帰還形等化器
JP4425520B2 (ja) 高精細度テレビジョン信号用のブラインド等化装置
JP2005204186A (ja) 波形等化装置
JP5375801B2 (ja) ダイバーシティ受信装置、ダイバーシティ受信システム及びそれらに用いるダイバーシティ受信方法
KR100281390B1 (ko) 8-vsb 적응 채널등화기 및 계수 갱신방법
US8064509B1 (en) Adaptive equalization based on signal overshoot
WO2014192269A1 (ja) 適応等化処理回路および適応等化処理方法
JP2009502097A (ja) 適応等化器のタップのステップサイズ
KR100762135B1 (ko) 디지털 방송 수신 시스템에서의 채널 등화 장치 및 그 방법
JP2004199754A (ja) デジタル再生装置
JP2008042293A (ja) 適応等化器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees