JP2503726B2 - 判定帰還形等化器 - Google Patents
判定帰還形等化器Info
- Publication number
- JP2503726B2 JP2503726B2 JP13611290A JP13611290A JP2503726B2 JP 2503726 B2 JP2503726 B2 JP 2503726B2 JP 13611290 A JP13611290 A JP 13611290A JP 13611290 A JP13611290 A JP 13611290A JP 2503726 B2 JP2503726 B2 JP 2503726B2
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- signal
- tap
- decision
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は判定帰還形等化器に関し、特に強度なマルチ
パス条件下における後方等化器の発散を防止する判定帰
還等化器に関する。
パス条件下における後方等化器の発散を防止する判定帰
還等化器に関する。
（従来の技術） 従来の判定帰還形等化器（DFE）の構成を第３図に示
す。第３図において、１は前方等化器（FE）、２は後方
等化器（BE）、３は判定器、４および５は減算器、６は
レベル検出器、31は制御器、32は切換え器である。FE1
およびBE2は共にトランスバーサルフィルタで構成され
ている。FE1とBE2の詳細について、第４図に示す単純化
された判定帰還形等化器を用いて説明する。FE1およびB
E2の各タップ係数は通常LMSアルゴリズムにより修正さ
れ、判定器３から出力される誤差信号εの自乗平均値ξ
を最小とするように適応動作が行なわれる。第４図のタ
ップ係数修正回路では以下に示すようにタップ係数を逐
次算出する。
す。第３図において、１は前方等化器（FE）、２は後方
等化器（BE）、３は判定器、４および５は減算器、６は
レベル検出器、31は制御器、32は切換え器である。FE1
およびBE2は共にトランスバーサルフィルタで構成され
ている。FE1とBE2の詳細について、第４図に示す単純化
された判定帰還形等化器を用いて説明する。FE1およびB
E2の各タップ係数は通常LMSアルゴリズムにより修正さ
れ、判定器３から出力される誤差信号εの自乗平均値ξ
を最小とするように適応動作が行なわれる。第４図のタ
ップ係数修正回路では以下に示すようにタップ係数を逐
次算出する。
ここでμおよびνはタップ修正係数、u1はFE1のタップ
上の受信信号、ｎ−１は判定信号がｎの時のBE2の
タップ上の判定信号である。
上の受信信号、ｎ−１は判定信号がｎの時のBE2の
タップ上の判定信号である。
入力信号の瞬断または波形歪が等化能力限界を越えた
場合、判定器３の出力である判定信号は判定シンボル誤
りを生じる。この判定シンボル誤りが持続すると、BE2
はもはや判定帰還の等化を行なっているのではなく、逆
に干渉を主信号に加えることになる。これがDFEの誤り
伝搬として知られている現象である。誤った判定信号を
用いて、（１）および（２）式のタップ係数の修正を行
なっているとBE2のタップ係数は正しい値からしだいに
ずれ、やがて発散に至る。またFE1のタップ係数につい
ては、判定信号が誤っているから、入力受信信号と相関
が取れず、零に収束する。従って、BE2の発散により、F
E1の出力は零になる。この場合、判定器３とBE2とが作
るループが発振現象を起こす。判定器３の出力は、オー
ル零となるか、ある信号点の値を持続するか、または異
なる信号点の値を振動的に繰り返し出力する。
場合、判定器３の出力である判定信号は判定シンボル誤
りを生じる。この判定シンボル誤りが持続すると、BE2
はもはや判定帰還の等化を行なっているのではなく、逆
に干渉を主信号に加えることになる。これがDFEの誤り
伝搬として知られている現象である。誤った判定信号を
用いて、（１）および（２）式のタップ係数の修正を行
なっているとBE2のタップ係数は正しい値からしだいに
ずれ、やがて発散に至る。またFE1のタップ係数につい
ては、判定信号が誤っているから、入力受信信号と相関
が取れず、零に収束する。従って、BE2の発散により、F
E1の出力は零になる。この場合、判定器３とBE2とが作
るループが発振現象を起こす。判定器３の出力は、オー
ル零となるか、ある信号点の値を持続するか、または異
なる信号点の値を振動的に繰り返し出力する。
この発散状態から脱して等化器を引き込ませるために
は、BE2と判定器３でなるループを一度オープンとする
必要がある。第３図において、BE発散状態では、必ずFE
1の出力レベルが低下しているので、このレベル低下を
レベル検出器６により検出する。制御器31はそのレベル
低下をBE2が発散する程度と判断した場合、切換え器32
をオフにし、BE2と判定器３でなるループを解放する。
その後BE2の発散が解消すると、FE1の出力レベルが回復
する。この場合、制御器31は切換え器32をオンとし、BE
2と判定器３でなるループを閉じ、通常のDFE動作に戻
し、等化器を引き込ませる。
は、BE2と判定器３でなるループを一度オープンとする
必要がある。第３図において、BE発散状態では、必ずFE
1の出力レベルが低下しているので、このレベル低下を
レベル検出器６により検出する。制御器31はそのレベル
低下をBE2が発散する程度と判断した場合、切換え器32
をオフにし、BE2と判定器３でなるループを解放する。
その後BE2の発散が解消すると、FE1の出力レベルが回復
する。この場合、制御器31は切換え器32をオンとし、BE
2と判定器３でなるループを閉じ、通常のDFE動作に戻
し、等化器を引き込ませる。
以上に述べた動作により等化器の初期引き込みが成立
する例を第５図に示す。第５図において、（ａ）は判定
シンボル誤り、（ｂ）は判定器３の入出力間の誤差信号
εの自乗平均値ξ、（ｃ）は制御器31が出力する切換え
器32の切換え信号、（ｄ）はBE2のd1タップ係数値、
（ｅ）は伝送系のインパルス応答が“主波＋１シンボル
遅れ波”の２波モデルであると仮定した場合、遅れ波と
主波の比で示されるエコー比ρである。第５図の（ｅ）
の波形はエコー比ρの時間的変化を示す。
する例を第５図に示す。第５図において、（ａ）は判定
シンボル誤り、（ｂ）は判定器３の入出力間の誤差信号
εの自乗平均値ξ、（ｃ）は制御器31が出力する切換え
器32の切換え信号、（ｄ）はBE2のd1タップ係数値、
（ｅ）は伝送系のインパルス応答が“主波＋１シンボル
遅れ波”の２波モデルであると仮定した場合、遅れ波と
主波の比で示されるエコー比ρである。第５図の（ｅ）
の波形はエコー比ρの時間的変化を示す。
第５図（ａ）に示すように、判定シンボル誤りが持続
していると、εの自乗平均値ξは第５図（ｂ）のように
シンボル誤りを起こすしきい値rxを越えてしまう。時刻
t1までのエコー比ρは第５図（ｅ）に示すように1.0で
ある。従って、遅れ波による符号間干渉を除去するため
には、BE2のd1タップ係数は1.0となる必要がある。しか
し第５図（ａ）のように判別シンボル誤りが生じている
から、タップ係数の修正過程においてd1タップ係数は理
想値からずれる。第５図（ｄ）では、d1タップ係数が理
想値の1.0を越えた値となったと仮定している。伝送系
が時間変動し、時刻t2にてエコー比ρが減少し、マルチ
パス歪が減少したとする。しかし、時刻t3にて、第５図
（ｃ）の切換え信号によりBE2と判定器３でなるループ
が開放されるまではBE2の発振状態が続くから、判定シ
ンボル誤りは継続する。t3からt4の間はBE2の発振は停
止するが、判定帰還の等化が行なわれないから、第５図
（ｅ）に示すエコー比ρによる歪が誤差信号εとして、
第５図（ｂ）に示すように残る。時刻t4にてBE2と判定
器３でなるループが再び閉じると、BE2のd1タップ係数
がマルチパス歪を除去すべく、理想値まで成長し、等化
を行なう。従って、第５図（ｂ）に示す誤差信号εの自
乗平均値ξはt4以降零に近ずく。また時刻t5でエコー比
ρが1.0と増大しt6で一定となった場合でも、BE2が適応
等化を行なっていく。以上に述べた例では、BE2と判定
器３でなるループがオープンになっている間、マルチパ
ス歪が判定誤りを生じさせるほど強くないことが条件と
なっている。この条件が満足されない例を第６図に示
す。ここではエコー比ρが1.0となる状態が持続したと
仮定している。時刻t1でBE2と判定器３でなるループを
開放しても、マルチパス歪が強く、BE2がオープンルー
プとなっている間は等化できず、第６図（ａ）に示すよ
うに判定シンボル誤りが続く。そのため、t2にてBE2と
判定器３でなるループをクローズしても正しくBE2の等
化が行なわれない。その後t3,t5において同様の操作を
繰り返しても、第６図（ｅ）に示すρが減少していない
ことには等化器の初期引き込みが成立しない。
していると、εの自乗平均値ξは第５図（ｂ）のように
シンボル誤りを起こすしきい値rxを越えてしまう。時刻
t1までのエコー比ρは第５図（ｅ）に示すように1.0で
ある。従って、遅れ波による符号間干渉を除去するため
には、BE2のd1タップ係数は1.0となる必要がある。しか
し第５図（ａ）のように判別シンボル誤りが生じている
から、タップ係数の修正過程においてd1タップ係数は理
想値からずれる。第５図（ｄ）では、d1タップ係数が理
想値の1.0を越えた値となったと仮定している。伝送系
が時間変動し、時刻t2にてエコー比ρが減少し、マルチ
パス歪が減少したとする。しかし、時刻t3にて、第５図
（ｃ）の切換え信号によりBE2と判定器３でなるループ
が開放されるまではBE2の発振状態が続くから、判定シ
ンボル誤りは継続する。t3からt4の間はBE2の発振は停
止するが、判定帰還の等化が行なわれないから、第５図
（ｅ）に示すエコー比ρによる歪が誤差信号εとして、
第５図（ｂ）に示すように残る。時刻t4にてBE2と判定
器３でなるループが再び閉じると、BE2のd1タップ係数
がマルチパス歪を除去すべく、理想値まで成長し、等化
を行なう。従って、第５図（ｂ）に示す誤差信号εの自
乗平均値ξはt4以降零に近ずく。また時刻t5でエコー比
ρが1.0と増大しt6で一定となった場合でも、BE2が適応
等化を行なっていく。以上に述べた例では、BE2と判定
器３でなるループがオープンになっている間、マルチパ
ス歪が判定誤りを生じさせるほど強くないことが条件と
なっている。この条件が満足されない例を第６図に示
す。ここではエコー比ρが1.0となる状態が持続したと
仮定している。時刻t1でBE2と判定器３でなるループを
開放しても、マルチパス歪が強く、BE2がオープンルー
プとなっている間は等化できず、第６図（ａ）に示すよ
うに判定シンボル誤りが続く。そのため、t2にてBE2と
判定器３でなるループをクローズしても正しくBE2の等
化が行なわれない。その後t3,t5において同様の操作を
繰り返しても、第６図（ｅ）に示すρが減少していない
ことには等化器の初期引き込みが成立しない。
（発明が解決しようとする課題） 上述した従来の判定帰還形等化器では、後方等化器の
発散状態から脱し、等化器を引き込ませる手段として、
後方等化器と判定器でなるループの開閉を行なっている
から、厳しいマルチパス状態が長時間生じる場合、等化
器の初期引き込みが成立せず、引き込ませるためにはマ
ルチパス状態が緩和されるまで待たなければならないと
いう欠点があった。
発散状態から脱し、等化器を引き込ませる手段として、
後方等化器と判定器でなるループの開閉を行なっている
から、厳しいマルチパス状態が長時間生じる場合、等化
器の初期引き込みが成立せず、引き込ませるためにはマ
ルチパス状態が緩和されるまで待たなければならないと
いう欠点があった。
そこで本発明の目的は、厳しいマルチパス状態が持続
していても判定帰還形等化器を発散することなく速やか
に引き込ませることが可能な判定帰還形等化器を提供す
ることにある。
していても判定帰還形等化器を発散することなく速やか
に引き込ませることが可能な判定帰還形等化器を提供す
ることにある。
（課題を解決するための手段） 本発明の判定帰還形等化器は、トランスバーサルフィ
ルタでなり入力する信号に対して線形等化を行なう前方
等化器と、トランスバーサルフィルタでなり入力する信
号に対して非線形等化を行なう後方等化器と、前記前方
等化器と前記後方等化器とからそれぞれ出力される信号
の差を生成する第１の減算器と、前記差信号の判定を行
なって判定信号を前記後方等化器に出力する判定器と、
該判定器の入出力間の差を取って、誤差信号εを出力す
る第２の減算器と、前記誤差信号εを用いて前記前方等
化器および前記後方等化器のタップ係数の修正を行なう
タップ係数修正器と、前記前方等化器の出力信号レベル
を検出するレベル検出器と、前記出力信号レベルの低下
に応じて前記後方等化器のタップ係数を通常動作時の値
より低下させ、前記誤差信号εの自乗平均値ξの低下に
応じて前記後方等化器のタップ係数を通常動作時の値に
戻すタップ係数制御器とを備える。
ルタでなり入力する信号に対して線形等化を行なう前方
等化器と、トランスバーサルフィルタでなり入力する信
号に対して非線形等化を行なう後方等化器と、前記前方
等化器と前記後方等化器とからそれぞれ出力される信号
の差を生成する第１の減算器と、前記差信号の判定を行
なって判定信号を前記後方等化器に出力する判定器と、
該判定器の入出力間の差を取って、誤差信号εを出力す
る第２の減算器と、前記誤差信号εを用いて前記前方等
化器および前記後方等化器のタップ係数の修正を行なう
タップ係数修正器と、前記前方等化器の出力信号レベル
を検出するレベル検出器と、前記出力信号レベルの低下
に応じて前記後方等化器のタップ係数を通常動作時の値
より低下させ、前記誤差信号εの自乗平均値ξの低下に
応じて前記後方等化器のタップ係数を通常動作時の値に
戻すタップ係数制御器とを備える。
（実施例） 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図で
ある。第１図において、１は前方等化器（FE）、２は後
方等化器（BE）、３は判定器、４および５は減算器、６
はレベル検出器、７はタップ修正係数制御器である。第
２図は本実施例の動作を示す図である。
ある。第１図において、１は前方等化器（FE）、２は後
方等化器（BE）、３は判定器、４および５は減算器、６
はレベル検出器、７はタップ修正係数制御器である。第
２図は本実施例の動作を示す図である。
第１図において、構成要素の前方等化器１、後方等化
器２、判定器３、減算器４、減算器５、およびレベル検
出器６の動作は第３図の従来の判定帰還形等化器と同じ
動作を行なう。BE2が発散した時、FE1の出力は零にな
り、レベル検出器６はレベル低下を検出し、その情報を
タップ修正係数制御器７に伝達する。BE2の発散状態で
は、第２図（ｂ）に示すように誤差信号εの自乗平均値
ξが、判定誤りを起こすしきい値γｘを越えている。
器２、判定器３、減算器４、減算器５、およびレベル検
出器６の動作は第３図の従来の判定帰還形等化器と同じ
動作を行なう。BE2が発散した時、FE1の出力は零にな
り、レベル検出器６はレベル低下を検出し、その情報を
タップ修正係数制御器７に伝達する。BE2の発散状態で
は、第２図（ｂ）に示すように誤差信号εの自乗平均値
ξが、判定誤りを起こすしきい値γｘを越えている。
タップ修正係数制御器７は判定器３の誤差信号εを監
視している。εの自乗平均値ξに対して、第２図（ｂ）
に示すように、制御用しきい値γ１γ２を用意してお
り、ξの大きさがこれらのしきい値のどの範囲に入って
いるかを監視している。第２図において、時刻ｔ＝０に
てタップ修正係数制御器７は（２）式で示されているタ
ップ修正係数νをν０＝０と全てオール零にリセットす
る。この場合は、BE2と判定器３でなるループを開放し
たのと等化である。タップ修正係数制御器７は時刻t1に
てνを通常の修正係数より小さな値ν１に設定する。こ
の場合、タップ修正係数が小さいから、第２図（ａ）の
ように判定シンボル誤りがあるとしても、BE2の発散は
免れる。また判定シンボル誤りはすべてのシンボルが誤
っているわけではなく、受信信号は“0"と“1"のディジ
タル信号であるから、送信シンボルと判定結果とは1/2
の確率で一致する。従って、第２図（ｄ）に示すBE2のd
1タップ係数は収束速度は遅いながらも1.0に収束し、少
しずつBE2による等化が行なわれる。第２図（ｂ）では
時刻txにてξがγｘ以下となり、判定シンボル誤りが無
くなることを示している。その後t2にてξがタップ修正
係数制御器７が設定しているしきい値γ１を下回る。こ
の時、タップ修正係数制御器７はタップ修正係数νをν
１より少し大きな値のν２に切り換える。時刻t2では判
定シンボル誤りを起こさない程度にマルチパス歪が除去
されているので、タップ修正係数νを大きな値に切り換
えても、BE2の誤り伝搬を引き起こさない。タップ修正
係数νが大きくなった分、収束速度が上がり、歪が除去
されていく。ξがγ２を下回ると、νは通常値のν３に
切り換えられる。その後t4にてBE2による等化がほぼ収
束し、厳しいマルチパス歪を適応等化していく。
視している。εの自乗平均値ξに対して、第２図（ｂ）
に示すように、制御用しきい値γ１γ２を用意してお
り、ξの大きさがこれらのしきい値のどの範囲に入って
いるかを監視している。第２図において、時刻ｔ＝０に
てタップ修正係数制御器７は（２）式で示されているタ
ップ修正係数νをν０＝０と全てオール零にリセットす
る。この場合は、BE2と判定器３でなるループを開放し
たのと等化である。タップ修正係数制御器７は時刻t1に
てνを通常の修正係数より小さな値ν１に設定する。こ
の場合、タップ修正係数が小さいから、第２図（ａ）の
ように判定シンボル誤りがあるとしても、BE2の発散は
免れる。また判定シンボル誤りはすべてのシンボルが誤
っているわけではなく、受信信号は“0"と“1"のディジ
タル信号であるから、送信シンボルと判定結果とは1/2
の確率で一致する。従って、第２図（ｄ）に示すBE2のd
1タップ係数は収束速度は遅いながらも1.0に収束し、少
しずつBE2による等化が行なわれる。第２図（ｂ）では
時刻txにてξがγｘ以下となり、判定シンボル誤りが無
くなることを示している。その後t2にてξがタップ修正
係数制御器７が設定しているしきい値γ１を下回る。こ
の時、タップ修正係数制御器７はタップ修正係数νをν
１より少し大きな値のν２に切り換える。時刻t2では判
定シンボル誤りを起こさない程度にマルチパス歪が除去
されているので、タップ修正係数νを大きな値に切り換
えても、BE2の誤り伝搬を引き起こさない。タップ修正
係数νが大きくなった分、収束速度が上がり、歪が除去
されていく。ξがγ２を下回ると、νは通常値のν３に
切り換えられる。その後t4にてBE2による等化がほぼ収
束し、厳しいマルチパス歪を適応等化していく。
（発明の効果） 以上に詳しく説明したように、本発明の判定帰還形等
化器には、厳しいマルチパス状態が長時間持続する条件
下にて、瞬断などによって、適応等化動作が外れたとし
ても、速やかに復旧し、等化器の初期引き込みが確実に
行なわれるという効果がある。
化器には、厳しいマルチパス状態が長時間持続する条件
下にて、瞬断などによって、適応等化動作が外れたとし
ても、速やかに復旧し、等化器の初期引き込みが確実に
行なわれるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の等化器引き込み過程を示す図、第３図は
従来の判定帰還形等化器の構成を示すブロック図、第４
図は単純化した判定帰還形等化器において前方等化器お
よび後方等化器の詳細を示す図、第５図および第６図は
従来の判定帰還形等化器の等化器引き込み過程を示す図
である。 １……前方等化器、２……後方等化器、３……判定器、
４……減算器、５……減算器、６……レベル検出器、７
……タップ修正係数制御器、31……制御器、32……切換
え器。
２図は本発明の等化器引き込み過程を示す図、第３図は
従来の判定帰還形等化器の構成を示すブロック図、第４
図は単純化した判定帰還形等化器において前方等化器お
よび後方等化器の詳細を示す図、第５図および第６図は
従来の判定帰還形等化器の等化器引き込み過程を示す図
である。 １……前方等化器、２……後方等化器、３……判定器、
４……減算器、５……減算器、６……レベル検出器、７
……タップ修正係数制御器、31……制御器、32……切換
え器。
Claims (1)
- 【請求項１】トランスバーサルフィルタでなり入力する
信号に対して線形等化を行なう前方等化器と、トランス
バーサルフィルタでなり入力する信号に対して非線形等
化を行なう後方等化器と、前記前方等化器と前記後方等
化器とからそれぞれ出力される信号の差を生成する第１
の減算器と、前記差信号の判定を行なって判定信号を前
記後方等化器に出力する判定器と、該判定器の入出力間
の差を取って誤差信号εを出力する第２の減算器と、前
記誤差信号εを用いて前記前方等化器および前記後方等
化器のタップ係数の修正を行なうタップ係数修正器と、
前記前方等化器の出力信号レベルを検出するレベル検出
器と、前記出力信号レベルの低下に応じて前記後方等化
器のタップ係数を通常動作時の値より低下させ、前記誤
差信号εの自乗平均値ξの低下に応じて前記後方等化器
のタップ係数を通常動作時の値に戻すタップ係数制御器
とを備えることを特徴とする判定帰還形等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13611290A JP2503726B2 (ja) | 1990-05-25 | 1990-05-25 | 判定帰還形等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13611290A JP2503726B2 (ja) | 1990-05-25 | 1990-05-25 | 判定帰還形等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435113A JPH0435113A (ja) | 1992-02-05 |
| JP2503726B2 true JP2503726B2 (ja) | 1996-06-05 |
Family
ID=15167578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13611290A Expired - Lifetime JP2503726B2 (ja) | 1990-05-25 | 1990-05-25 | 判定帰還形等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503726B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0483439B1 (en) * | 1990-10-30 | 1995-06-28 | International Business Machines Corporation | Self-training adaptive equalization method and apparatus |
| JP3270289B2 (ja) * | 1995-03-15 | 2002-04-02 | 日本電気株式会社 | 判定帰還形等化器 |
| JP3846546B2 (ja) | 2000-08-29 | 2006-11-15 | 日本電気株式会社 | 周波数オフセット推定器 |
| US7813420B2 (en) * | 2005-06-02 | 2010-10-12 | Adaptive Spectrum And Signal Alignment, Inc. | Adaptive GDFE |
| JP5454799B2 (ja) * | 2008-11-07 | 2014-03-26 | 日本電気株式会社 | 判定帰還型等化器 |
-
1990
- 1990-05-25 JP JP13611290A patent/JP2503726B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435113A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4922293B2 (ja) | シンボルエラー分布に基づくイコライザモード選択 | |
| US20020150155A1 (en) | Convergence speed, lowering the excess noise and power consumption of equalizers | |
| US8750367B1 (en) | Transceiver with single coefficient based equalizer taps | |
| KR100540292B1 (ko) | 디지털비디오신호처리시스템내의다중-모드등화기 | |
| US8705672B2 (en) | Method of compensating for nonlinearity in a DFE-based receiver | |
| US8116364B2 (en) | Selective slicing equalizer | |
| US20070286315A1 (en) | Digital signal processor, receiver, corrector and methods for the same | |
| US8102910B2 (en) | Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver | |
| JPH10335982A (ja) | 等化器を収束させる方法 | |
| US5027369A (en) | Rapid convergence decision feedback equalizer | |
| JP2008544709A5 (ja) | ||
| JP3270289B2 (ja) | 判定帰還形等化器 | |
| US20090097538A1 (en) | Methods And Apparatus For Adaptive Equalization Using Pattern Detection Methods | |
| WO2005112582A2 (en) | Dual-mode equalizer in an atsc-dtv receiver | |
| KR20030095104A (ko) | 블라인드 판정궤환등화 장치 및 그 방법 | |
| JPH0575498A (ja) | 判定帰還形自動等化器 | |
| KR19990083149A (ko) | 일정 모듈러스 알고리즘 및 다중 모듈러스 알고리즘의 연합적 사용을 갖는 맹목적 등화 알고리즘 | |
| JP2503726B2 (ja) | 判定帰還形等化器 | |
| JP2616152B2 (ja) | 自動等化器 | |
| JP4834275B2 (ja) | 同一チャネル干渉が存在する場合のｖｓｂ高精細度テレビジョン信号を等化する方法 | |
| KR100340178B1 (ko) | Ｄｆｅ 구조를 갖는 등화기 | |
| JPH06188788A (ja) | 適応形自動等化器 | |
| US8644369B1 (en) | Equalizer adaptation for heavily compressed or clipped communications signals | |
| JP2009267630A (ja) | 復調回路、復調方法、プログラム、受信装置 | |
| JP4425520B2 (ja) | 高精細度テレビジョン信号用のブラインド等化装置 |