JP2006074314A - ブラインド適応等化器における引込方法及びブラインド適応等化器 - Google Patents

ブラインド適応等化器における引込方法及びブラインド適応等化器 Download PDF

Info

Publication number
JP2006074314A
JP2006074314A JP2004253863A JP2004253863A JP2006074314A JP 2006074314 A JP2006074314 A JP 2006074314A JP 2004253863 A JP2004253863 A JP 2004253863A JP 2004253863 A JP2004253863 A JP 2004253863A JP 2006074314 A JP2006074314 A JP 2006074314A
Authority
JP
Japan
Prior art keywords
carrier
phase error
signal
pull
carrier recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004253863A
Other languages
English (en)
Other versions
JP4553663B2 (ja
Inventor
Masatoshi Nagayasu
正俊 永安
Hideo Osawa
英男 大澤
Kazutoshi Tsuda
和俊 津田
Tadashi Uchiyama
忠 内山
Hajime Nakamura
肇 中村
Hidetoshi Suzuki
秀俊 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Japan Radio Co Ltd
Original Assignee
NTT Docomo Inc
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc, Japan Radio Co Ltd filed Critical NTT Docomo Inc
Priority to JP2004253863A priority Critical patent/JP4553663B2/ja
Publication of JP2006074314A publication Critical patent/JP2006074314A/ja
Application granted granted Critical
Publication of JP4553663B2 publication Critical patent/JP4553663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】適応等化器において、トレーニング信号を用いないで引込時間を短くする。
【解決手段】キャリア再生回路(CR)12と判定帰還型等化器(DFE)16とを組み合わせた適応等化器で引込を行う際、引込開始時ステップでは、キャリアの位相回転に影響しないCMAアルゴリズム(Godard)でDFEのタップ係数を更新させ、それと同時にキャリア再生回路の判定範囲を限定した位相誤差検出を用いてキャリア再生を開始する。キャリア再生が収束し、かつ等化誤差電力が十分小さくなった後、引込終了時ステップでは、判定範囲を限定しない位相誤差検出のキャリア再生に替えかつDFEタップ更新をCMAから判定指向(LMS)で行うアルゴリズムに切り替える。
【選択図】図3

Description

この発明は、デジタル通信分野の復調器に適用される適応等化器に関し、特にトレーニング信号(参照信号)を必要としないブラインド適応等化器における引込方法及びブラインド適応等化器に関する。
デジタル通信分野において、劣化した受信信号から、元の送信信号を復元する際に適応等化器が使用される。この適応等化器は、従来、キャリア再生回路と判定帰還型等化器の直列回路構成とされ、前記の判定帰還型等化器ではトレーニング信号が用いられている(非特許文献1参照)。
「7GHz帯ディジタルFPUに望まれる性能とQAM方式FPUの波形等化方式の検討」映像情報メディア学会誌 Vol.51,No.9,pp.1550〜1559(1997)(図6、図7)
しかしながら、上記従来技術に係る適応等化器においては、トレーニング信号を必要とするため、通信の中断や冗長なトレーニング信号が必要であり、引込に時間がかかり、かつ構成が複雑であるという問題がある。
この発明はこのような課題を考慮してなされたものであり、引込が容易でかつ構成が簡単なブラインド適応等化器における引込方法及びブラインド適応等化器を提供することを目的とする。
この発明のブラインド適応等化器における引込方法は、複素入力信号とキャリア再生信号とを乗算する乗算器と、前記乗算器の出力が供給され等化出力信号と判定出力信号を得る判定帰還型等化器と、前記等化出力信号と前記判定出力信号が供給され前記キャリア再生信号を出力するキャリア再生回路とを備えるブラインド適応等化器における引込方法において、前記判定帰還型等化器のタップ係数を、前記キャリアの位相回転に影響しないCMAアルゴリズムで更新させるとともに、前記キャリア再生回路のキャリア再生を、判定範囲を限定した位相誤差検出を用いて開始する引込開始時ステップと、前記判定帰還型等化器における等化誤差信号が小さくなり、かつ前記キャリア再生回路でのキャリア再生が収束した後、前記判定帰還型等化器のタップ係数を、判定指向アルゴリズムで更新させるように切り替えるとともに、前記キャリア再生回路のキャリア再生を、判定範囲を限定しない位相誤差検出を用いて行うように切り替える引込終了時ステップとを有することを特徴とする。
この発明によれば、引込開始時ステップにおいて、判定帰還型等化器のタップ係数を、キャリアの位相回転に影響しないCMA(Constant Modulus Algorithm)アルゴリズムで更新させるとともに、キャリア再生回路の判定範囲を限定した位相誤差検出を用いてキャリア再生を開始し、判定帰還型等化器における等化誤差信号が小さくなり、かつキャリア再生回路でのキャリア再生が収束した後、引込終了時ステップにおいて、判定帰還型等化器のタップ係数の更新を判定指向アルゴリズムに切り替えるとともに、キャリア再生回路のキャリア再生を、判定範囲を限定しない位相誤差検出を用いるキャリア再生に切り替えるようにしている。
このように構成することにより、トレーニング信号が不要となり、かつ実際上、劣悪なフェージング環境下でも引込が容易になる。結果として、引込時間を短縮できる。
ここで、CMAアルゴリズムとしては、ゴダード(Godard)アルゴリズムを採用することが可能であり、判定指向アルゴリズムとしては、LMS(Least Mean Square)アルゴリズムやRLS(Recursive Least Square)アルゴリズムを採用することができる。
なお、引込開始時ステップにおける前記キャリア再生回路の判定範囲を限定した位相誤差検出は、多値QAM(Quadrature Amplitude Modulation:16QAM、64QAM、256QAM、1024QAM、…)変調方式において、IQ座標上の原点から見て最外郭の4個のシンボルのみ又はこの4個のシンボルを含む近傍のシンボル、例えば12(3×4)個のシンボル、あるいは24(6×4)個のシンボル等を検出する領域内に判定範囲を限定して行うようにすることで、引込開始時におけるシンボルの引込範囲を広げることができる。
この場合、最外郭の4個のシンボルあるいはこの4個のシンボルを含む近傍のシンボルが、判定範囲にあるかどうかを簡単に見分けるために、キャリア再生回路への入力信号(受信信号)である等化出力信号のI、Q値の絶対値を採って第1象限に集め、さらにπ/4だけ負方向に回転させ、I軸上に重なるあるいはI軸上及びその近傍にくるようにする(実際には、I軸近傍にばらつくことになる)。そして、判定範囲を、このI軸に重ねたシンボル点あるいはこのシンボル点と近傍のシンボル点を含む長方形の範囲とする。この長方形の範囲内にシンボルがあるかどうかを判定することで、ソフトウエア及びハードウエアの構成が簡単になる。
また、この発明に係るブラインド適応等化器は、複素入力信号とキャリア再生信号とを乗算する乗算器と、前記乗算器の出力が供給され等化出力信号と判定出力信号を得る判定帰還型等化器と、前記等化出力信号と前記判定出力信号が供給され前記キャリア再生信号を出力するキャリア再生回路とを備えるブラインド適応等化器において、前記判定帰還型等化器は、CMAアルゴリズムでタップ係数を更新するタップ第1更新器と、判定指向アルゴリズムでタップ係数を更新するタップ第2更新器とを有し、前記キャリア再生回路は、判定範囲を限定してキャリア再生を行う第1位相誤差検出器と、判定範囲を限定しない全範囲でキャリア再生を行う第2位相誤差検出器とを有し、引込開始時には、前記タップ第1更新器と前記第1位相誤差検出器を用いてキャリアを再生し、引込終了時には、前記タップ第2更新器と前記第2位相誤差検出器を用いてキャリアの再生を行うことを特徴とする。
この構成により、トレーニング信号が不要であり、かつ引込時間を短くすることができる。
この場合においても、第1位相誤差検出器は、多値QAM変調方式において、IQ座標上の原点から見て最外郭の4個のシンボルのみ又はこの4個のシンボルを含む近傍のシンボルを検出する領域内に判定範囲を限定して位相誤差の検出を行うように構成することが好ましい。
この発明によれば、トレーニング信号を用いないブラインド適応等化器における引込時において、まず、キャリア再生回路の判定範囲を限定しかつCMAアルゴリズムを採用した引込開始時処理を行い、終了時には、キャリア再生回路の判定範囲を全範囲としかつ判定指向アルゴリズムを採用した引込終了時処理を行うように工夫したので引込時間を短縮することができる。また、ブラインド適応等化器の構成を簡単にできる。
以下、この発明の実施形態について図面を参照して説明する。
図1は、この発明の一実施形態に係るブラインド適応等化器における引込方法が実施されるブラインド適応等化器10の構成を示している。
このブラインド適応等化器10は、基本的には、キャリアを再生するキャリア再生回路(Carrier Recovery Circuit)12と、キャリア再生回路12で再生されたキャリア再生信号exp(jθn)の共役信号exp(−jθn)と複素入力信号r(n)=I+jQとを乗算する乗算器14と、乗算器14の出力{r(n)×exp(−jθn)}=u’(n)が入力信号u’(n)として供給され等化出力信号y(n)=yi+jyqと判定出力信号y^(n)=I^+jQ^とを生成する判定帰還型等化器(Decision Feedback Equalizer)16とを備える。
ここで、変数nは、サンプル時間であり、この実施形態では、Ts/2に採っている。また、θnは、n時刻のキャリア再生位相である。jは、虚数単位である。さらに、IはI座標値を意味し、QはQ座標値を意味する。さらに「^」は、判定出力を意味する。
ここで、キャリア再生回路12は、等化出力信号y(n)から判定範囲を限定して位相誤差を検出する第1位相誤差検出器(Phase Detector)21と、等化出力信号y(n)又は判定出力信号y^(n)とから判定範囲を限定しない全範囲で位相誤差を検出する第2位相誤差検出器22と、第1位相誤差検出器21と第2位相誤差検出器22の出力を切り替えるスイッチ(切替器)24と、第1及び第2位相誤差検出器21、22から出力された位相誤差をフィルタして低域信号化するループフィルタ26と、ループフィルタ26の出力値に応じた周波数のキャリア再生信号exp(jθn)を出力する数値制御発振器(Numerical Controlled Oscillator)28とから構成される。
ここで、第1位相誤差検出器21は、検出したシンボルのキャリア位相誤差の判定範囲を、図2に示すように、例えば64QAM方式において、IQ座標上の原点から見て最外郭の4個のシンボル(最大振幅のシンボル)79のみを検出するリング状の枠領域66内に限定して、位相誤差検出を行うように構成している。
第2位相誤差検出器22は、64個全てのシンボルを対象としてキャリア位相誤差を検出する構成となっている。
一方、判定帰還型等化器16は、複数(この実施形態では4個)の1/2シンボル時間(Ts/2)の遅延器52と、対応する数(この実施形態では5個)のタップ係数器54と、各タップ係数器54の出力を加算する加算器33からなるフィードフォワードフィルタ(Feed Forward Filter)30と、複数(この実施形態では2個)の1シンボル時間(Ts)の遅延器56と、対応する数(この実施形態では2個)のタップ係数器58と、各タップ係数器58の出力を加算する加算器34からなるフィードバックフィルタ(Feed Back Filter)32と、フィードフォワードフィルタ30とフィードバックフィルタ32の出力を加算して等化出力信号y(n)を出力する加算器35とを有する。
判定帰還型等化器16は、さらに、等化出力信号y(n)=yi+jyqが供給されて、シンボル位置を判定し、判定後のシンボル位置を表す判定出力信号y^(n)=I^+jQ^を出力する判定器36を有し、さらにまた、等化出力信号y(n)に基づきタップ係数器54、58のタップ係数を更新するタップ第1更新器41と、等化出力信号y(n)又は判定出力信号y^(n)に基づきタップ係数器54、58のタップ係数を更新するタップ第2更新器42と、タップ第1更新器41とタップ第2更新器42とを切り替えるスイッチ(切替器)44からなるタップ更新器38を備える。
ここで、タップ第1更新器41は、キャリアの位相回転に影響しない、例えばゴダード(Godard)アルゴリズム等のCMAアルゴリズムでタップ係数を更新させるように構成され、タップ第2更新器42は、タップ係数をLMSアルゴリズムやRLSアルゴリズム等の判定指向アルゴリズムで更新させるように構成される。
例えば、ゴダードアルゴリズムによるタップ係数更新式は、公知のように、次の(1)式で与えられ、LMSアルゴリズムによるタップ係数更新式は、公知のように、次の(2)式で与えられる。
すなわち、(1)式において、今回のタップ係数w(n+1)は、前回のタップ係数w(n)に、入力信号u(n)と等化出力信号y(n)に関する等化誤差信号e(n)の共役を乗算した項を加えたもので与えられる。(2)式において、今回のタップ係数w(n+1)は、前回のタップ係数w(n)に、入力信号u(n)と等化出力信号y(n)及び判定出力信号y^(n)に関する等化誤差信号e(n)の共役を乗算した項を加えたもので与えられる。
w(n+1)=w(n)+μ1u(n)e*(n),e(n)=y(n)(R2−|y(n)|2) …(1)
w(n+1)=w(n)+μ2u(n)e*(n),e(n)=y^(n)−y(n) …(2)
w(n+1),w(n):タップ係数(ベクトル)
u(n):入力信号(ベクトル)
e(n):誤差信号
*(n):共役誤差信号。「*」は、共役を表す。
y(n):等化出力信号{y(n)=w*(n)u(n)=yi+jyq}
y^(n):判定出力信号
R2:定数
μ1,μ2:ステップサイズ
さらに、ブラインド適応等化器10は、キャリア再生回路12及び判定帰還型等化器16に対して信号の送受を行い、かつ必要な計算を行って、スイッチ24、44を切り替える等の制御を全体的に行う制御ユニット60を備える。
図1に示したブラインド適応等化器10は、例えば、無線受信機において、低雑音増幅器、BPF(Band Pass Filter)、ダウンコンバータ、直交検波器を通じて得られたアナログ信号のI、Q信号をそれぞれA/D変換器でデジタル信号とした複素入力信号r(n)=I+jQを処理するデジタル信号処理器(Digital Signal Processor)である。
次に、上述の実施形態の動作について、図3に示す動作フローに基づき説明する。
まず、制御ユニット60は、引込モード中の時点t0(復調開始時点)以降の引込開始時ステップにおいて、判定帰還型等化器16のスイッチ44をタップ第1更新器41側に接続し、判定帰還型等化器16のタップ係数を、キャリアの位相回転に影響しないCMAアルゴリズムで更新させるとともに、キャリア再生回路12のスイッチ24を第1位相誤差検出器21側に接続し、キャリア再生回路12の判定範囲を限定した位相誤差検出を用いてキャリア再生を開始する。
このとき、タップ係数の初期値は、例えばフィードフォワードフィルタ30のタップ係数F0を「1」にし、その他のフィードフォワードフィルタ30のタップ係数器54のタップ係数及びフィードバックフィルタ32のタップ係数器58のタップ係数を全て「0」とする。
CMAアルゴリズムでは、公知である導出原理から分かるように、入力信号u(n)の振幅情報のみを評価対象としているため、位相変動、例えばキャリア周波数オフセットの有無に影響しない。このため、受信開始初期のような、判定帰還型等化器16の入力信号u(n)に送受間の周波数オフセットが含まれたままの入力信号u(n)であっても、タップ係数が更新され、等化出力信号y(n)のアイパターンが開いていく。
図4は、値を0〜1の範囲に正規化したDFE平均等化誤差電力Pe(Peは、判定器36の入出力の絶対値の2乗、すなわち|y^(n)−y(n)|2の平均値あるいは移動平均値である。)の時間的な変化を示している。
図5は、ループフィルタ26から得られるキャリア周波数誤差fe[Hz]の時間的な変化を示している。
図5から分かるように、引込開始時の時点t0以降には、アイパターンがある程度開いていくので、キャリア再生回路12の第1位相誤差検出器21が正常な動作を行うようになり、周波数オフセットの補償がなされ、周波数オフセットが減少していき、キャリア周波数誤差feが減少する。
図6は、第1位相誤差検出器21の動作手順を示す説明図である。この第1位相誤差検出器21では、64QAM多値変調の最外郭のシンボル(4点のアウターシンボル)79のみを位相誤差検出に用いる。図6では、第1象限のみを示しているが、シンボル毎に、受信点がこの判定範囲70にあるかどうかを確認し、判定範囲70内にあれば、理想点(最外郭の4点のこと)からの位相誤差を算出し、算出した位相誤差をループフィルタ26に供給する。
判定範囲70は、本来の判定範囲であるが、受信信号である等化出力信号y(n)=yi+jyqがこの判定範囲70に入っているかどうかを見分けるためのソフトウエアやハードウエアが複雑であるので、この実施形態では、新しい判定範囲72を用いて位相誤差検出を行うことにしている。
図7をも参照して新しく設定した判定範囲72を説明する。
新しい判定範囲72を用いるために、第1に、受信点である等化出力信号y(n)において、I成分=yi、Q成分=yqの絶対値|yi|、|yq|を採り、第1象限に集める。
第2に、第1象限に集めた最外郭のシンボル79からなる受信点である等化出力信号y(n)にexp(−jπ/4)をかけて45゜右回転させ、第1象限に集めた最外郭のシンボル79からなる受信点をI軸に集める。この値を、等化出力信号y’(n)=y’i+jy’qとする。
第3に、受信点である等化出力信号y’(n)=y’i+jy’qが、長方形の判定範囲72内にあるかどうかを確認する。長方形の判定範囲72は、調整可能にしておく。すなわち、判定範囲72は、等化出力判定振幅中央値と、等化出力判定振幅範囲半値と、等化出力判定位相範囲半値を制御ユニット60により設定することで決定される。
第4に、受信点である等化出力信号y’(n)=y’i+jy’qが、長方形の判定範囲72内にある場合には、基準シンボル点Rsと受信信号である等化出力信号y’(n)=y’i+jy’qの位相誤差である−sign(yq)・yi+sign(yi)・yqをループフィルタ26に供給する。判定範囲72内にない場合には、前回の位相誤差をループフィルタ26に供給する。この位相誤差の検出は、キャリアの振幅(シンボル点の振幅)が大きいのでフェージングによる誤差の影響を受けにくい。なお、符号関数sign(X)は、Xが正のとき、+1、Xが負のときに−1を採る関数である。
このような引込開始時t0の設定での動作中に、すなわち、キャリア再生回路12の判定範囲を最外郭の4個のシンボル79に限定しかつCMAアルゴリズムによるタップ第1更新器41を採用した引込開始時ステップでの動作中に、図4に示すDFE平均等化誤差電力Peの値が、所定の閾値以下となったとき、あるいは時点t0から予め定めた時間経過後に、この実施形態では、引込モード中の時点t1において、スイッチ44をタップ第2更新器42側に切り替え、判定帰還型等化器16のタップ係数の更新をLMSアルゴリズムに切り替える。LMSアルゴリズムに切り替えることで、タップ係数がより正確に収束する。
次いで、この引込モード中の時点t2において、換言すれば、周波数オフセットの補償後の残留成分であるキャリア周波数誤差feがほとんどなくなった時点t2(図5参照)において、スイッチ24を第1位相誤差検出器21側から第2位相誤差検出器22側に切り替え、判定範囲を全範囲とし全シンボルの位相誤差を検出してキャリア再生を行う。このとき、タップ更新器38は、スイッチ44によりLMSアルゴリズムでタップ更新を行うタップ第2更新器42側に切り替わっているので、等化誤差電力はさらに小さくなり、誤判定の頻度も少なくなっている。
この時点t2以降では、判定帰還型等化器16における等化誤差信号が小さくなり、かつキャリア再生回路12でのキャリア再生が収束しているので、判定帰還型等化器16のタップ係数を、タップ第2更新器42よるLMSアルゴリズムで更新し、かつキャリア再生回路12のキャリア再生を、判定範囲を限定しない全範囲での位相誤差検出を用いて行う引込終了時ステップで動作させている。
次いで、図3に示すように、時点t2から所定時間経過後の時点t3、あるいはDFE平均等化誤差電力Peが所定の閾値以下となったときの時点t3において復調データを有効と判定して引込モードを終了し、引込終了時ステップでの動作形態のまま、すなわち第2位相誤差検出器22を用いたキャリア再生及びタップ第2更新器42を用いた動作形態のまま、受信信号である複素入力信号r(n)の判定出力信号y^(n)によるデータ再生を行うトラッキングモードに入る。
以上のように、上述した実施形態においては、図3に示すように、引込モードにおいて引込開始時ステップと引込終了時ステップを有するように構成することにより、トレーニング信号(参照信号)が不要となり、かつ実際上、劣悪なフェージング環境下でも引込が容易になるブラインド適応等化器10を実現できる。結果として、引込時間(引込モードの継続時間:t3−t0)を短縮することができる。
なお、引込開始時ステップと引込終了時ステップとの間の時点t1及び時点t2におけるスイッチ44、24の切り替えはどちらを先に切り替えてもよく、同時に切り替えてもよい。実際の設置時において、その設置地点あるいは受信時刻のフェージング環境下で引込モードの引込時間が短くなるように切替順序を選択することができる。
なお、この発明は、上述した実施形態に限らず、例えば、判定帰還型等化器16を線形等化器に変更する、あるいは第1位相誤差検出器21では、64QAM多値変調の最外郭のシンボル(4点のアウターシンボル)79とその近傍の内側のシンボル80、81(図6参照、計8点のシンボル)を位相誤差検出に用いる等、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。
なお、第1位相誤差検出器21において、外郭の3点のシンボル79〜81、合計12個のシンボルを用いた場合には、判定範囲72を広げることになるのでシンボルを検出できる確率が高くなり収束時間がより短くなる可能性があるが、同時に誤差が大きくなることにより収束時間が長くなる場合があり、これら2つのトレードオフにより決定することになる。したがって、図示はしないが、外郭の6点のシンボル、合計24個のシンボルを用いることもできる。
一実施形態に係るブラインド適応等化器の構成図である。 引込開始時ステップにおける判定範囲の説明図である。 一実施形態の動作フロー図である。 DFE平均等化誤差電力の説明図である。 キャリア周波数誤差の説明図である。 最外郭のシンボルのみを使用した位相誤差検出の説明図である。 最外郭のシンボルのみを使用した位相誤差検出の他の説明図である。
符号の説明
10…ブラインド適応等化器 12…キャリア再生回路
14…乗算器 16…判定帰還型等化器(DFE)
21…第1位相誤差検出器 22…第2位相誤差検出器
24、44…スイッチ 30…フィードフォワードフィルタ
32…フィードバックフィルタ 41…タップ第1更新器
42…タップ第2更新器 79、80、81…シンボル

Claims (4)

  1. 複素入力信号とキャリア再生信号とを乗算する乗算器と、前記乗算器の出力が供給され等化出力信号と判定出力信号を得る判定帰還型等化器と、前記等化出力信号と前記判定出力信号が供給され前記キャリア再生信号を出力するキャリア再生回路とを備えるブラインド適応等化器における引込方法において、
    前記判定帰還型等化器のタップ係数を、前記キャリアの位相回転に影響しないCMAアルゴリズムで更新させるとともに、前記キャリア再生回路のキャリア再生を、判定範囲を限定した位相誤差検出を用いて開始する引込開始時ステップと、
    前記判定帰還型等化器における等化誤差信号が小さくなり、かつ前記キャリア再生回路でのキャリア再生が収束した後、前記判定帰還型等化器のタップ係数を、判定指向アルゴリズムで更新させるように切り替えるとともに、前記キャリア再生回路のキャリア再生を、判定範囲を限定しない位相誤差検出を用いて行うように切り替える引込終了時ステップと
    を有することを特徴とするブラインド適応等化器における引込方法。
  2. 請求項1記載の引込方法において、
    前記引込開始時ステップにおける前記キャリア再生回路の判定範囲を限定した位相誤差検出は、多値QAM変調方式において、IQ座標上の原点から見て最外郭の4個のシンボルのみ又はこの4個のシンボルを含む近傍のシンボルを検出する領域内に判定範囲を限定して行う
    ことを特徴とするブラインド適応等化器における引込方法。
  3. 複素入力信号とキャリア再生信号とを乗算する乗算器と、前記乗算器の出力が供給され等化出力信号と判定出力信号を得る判定帰還型等化器と、前記等化出力信号と前記判定出力信号が供給され前記キャリア再生信号を出力するキャリア再生回路とを備えるブラインド適応等化器において、
    前記判定帰還型等化器は、CMAアルゴリズムでタップ係数を更新するタップ第1更新器と、判定指向アルゴリズムでタップ係数を更新するタップ第2更新器とを有し、
    前記キャリア再生回路は、判定範囲を限定してキャリア再生を行う第1位相誤差検出器と、判定範囲を限定しない全範囲でキャリア再生を行う第2位相誤差検出器とを有し、
    引込開始時には、前記タップ第1更新器と前記第1位相誤差検出器を用いてキャリアを再生し、引込終了時には、前記タップ第2更新器と前記第2位相誤差検出器を用いてキャリアの再生を行う
    ことを特徴とするブラインド適応等化器。
  4. 請求項3記載のブラインド適応等化器において、
    前記第1位相誤差検出器は、多値QAM変調方式において、IQ座標上の原点から見て最外郭の4個のシンボルのみ又はこの4個のシンボルを含む近傍のシンボルを検出する領域内に判定範囲を限定して位相誤差の検出を行う
    ことを特徴とするブラインド適応等化器。

JP2004253863A 2004-09-01 2004-09-01 ブラインド適応等化器における引込方法及びブラインド適応等化器 Active JP4553663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004253863A JP4553663B2 (ja) 2004-09-01 2004-09-01 ブラインド適応等化器における引込方法及びブラインド適応等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004253863A JP4553663B2 (ja) 2004-09-01 2004-09-01 ブラインド適応等化器における引込方法及びブラインド適応等化器

Publications (2)

Publication Number Publication Date
JP2006074314A true JP2006074314A (ja) 2006-03-16
JP4553663B2 JP4553663B2 (ja) 2010-09-29

Family

ID=36154468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253863A Active JP4553663B2 (ja) 2004-09-01 2004-09-01 ブラインド適応等化器における引込方法及びブラインド適応等化器

Country Status (1)

Country Link
JP (1) JP4553663B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267630A (ja) * 2008-04-23 2009-11-12 Sony Corp 復調回路、復調方法、プログラム、受信装置
JP2014060712A (ja) * 2012-09-14 2014-04-03 Fujitsu Ltd 等化器係数の更新装置、方法、受信機、及び光通信システム
US8966353B2 (en) 2011-10-31 2015-02-24 Hewlett-Packard Development Company L.P. Receiver with tap-coefficient adjustments
JP6063041B2 (ja) * 2013-05-29 2017-01-18 Necネットワーク・センサ株式会社 適応等化処理回路および適応等化処理方法
JP2018019129A (ja) * 2016-07-25 2018-02-01 株式会社日立国際電気 受信機および波形等化器
JP2019220797A (ja) * 2018-06-18 2019-12-26 日本無線株式会社 搬送波再生回路
JP2020048083A (ja) * 2018-09-19 2020-03-26 日本無線株式会社 搬送波再生回路
JP2020048084A (ja) * 2018-09-19 2020-03-26 日本無線株式会社 適応等化器および搬送波再生回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244040A (ja) * 1991-07-26 1993-09-21 General Instr Corp 適応等化器のための搬送波位相再生
JPH10243042A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 信号を処理する方法および装置、ならびに搬送波再生回路
WO2003010889A1 (fr) * 2001-07-24 2003-02-06 Japan Science And Technology Corporation Circuit inducteur actif et circuit lc oscillant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05244040A (ja) * 1991-07-26 1993-09-21 General Instr Corp 適応等化器のための搬送波位相再生
JPH10243042A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 信号を処理する方法および装置、ならびに搬送波再生回路
WO2003010889A1 (fr) * 2001-07-24 2003-02-06 Japan Science And Technology Corporation Circuit inducteur actif et circuit lc oscillant

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267630A (ja) * 2008-04-23 2009-11-12 Sony Corp 復調回路、復調方法、プログラム、受信装置
JP4534174B2 (ja) * 2008-04-23 2010-09-01 ソニー株式会社 復調回路、復調方法、プログラム、受信装置
US8358684B2 (en) 2008-04-23 2013-01-22 Sony Corporation Demodulation circuit, demodulation method, program, and reception apparatus
US8966353B2 (en) 2011-10-31 2015-02-24 Hewlett-Packard Development Company L.P. Receiver with tap-coefficient adjustments
JP2014060712A (ja) * 2012-09-14 2014-04-03 Fujitsu Ltd 等化器係数の更新装置、方法、受信機、及び光通信システム
JP6063041B2 (ja) * 2013-05-29 2017-01-18 Necネットワーク・センサ株式会社 適応等化処理回路および適応等化処理方法
US9559876B2 (en) 2013-05-29 2017-01-31 Nec Network And Sensor Systems, Ltd. Adaptive equalization processing circuit and adaptive equalization processing method
JP2018019129A (ja) * 2016-07-25 2018-02-01 株式会社日立国際電気 受信機および波形等化器
JP2019220797A (ja) * 2018-06-18 2019-12-26 日本無線株式会社 搬送波再生回路
JP2020048083A (ja) * 2018-09-19 2020-03-26 日本無線株式会社 搬送波再生回路
JP2020048084A (ja) * 2018-09-19 2020-03-26 日本無線株式会社 適応等化器および搬送波再生回路
JP7102072B2 (ja) 2018-09-19 2022-07-19 日本無線株式会社 適応等化器および搬送波再生回路

Also Published As

Publication number Publication date
JP4553663B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
JP3866375B2 (ja) ディジタル・ビデオ信号処理システムにおけるマルチモード・イコライザ
US7580482B2 (en) Joint, adaptive control of equalization, synchronization, and gain in a digital communications receiver
US7006565B1 (en) Hybrid soft and hard decision feedback equalizer
JP2003338780A (ja) 復調装置
KR100692601B1 (ko) 디지털 수신장치를 위한 판정 궤환 채널 등화기 및 그 방법
JP3859386B2 (ja) 波形等化器、波形等化装置及び受信装置
JP4553663B2 (ja) ブラインド適応等化器における引込方法及びブラインド適応等化器
TW201312981A (zh) 時序恢復模組與時序恢復方法
WO2006025212A1 (ja) クロック再生回路
JP3594297B2 (ja) データ再生方式およびデータ再生器
JPH11317782A (ja) レシ―バ及びモデム用のブラインド自動ゲイン制御システム
JPH06188788A (ja) 適応形自動等化器
JPH09186635A (ja) 等化器
JP4534174B2 (ja) 復調回路、復調方法、プログラム、受信装置
JPH07202853A (ja) 復調装置
JP4283689B2 (ja) 波形等化装置
JP6063041B2 (ja) 適応等化処理回路および適応等化処理方法
JPH09275426A (ja) 復調器
JP2006101003A (ja) 適応等化処理装置及びディジタル無線受信装置
JP6082125B2 (ja) マルチキャリア変調信号のための受信機
JP7254411B2 (ja) 適応等化器および搬送波再生回路
JP7080566B2 (ja) 搬送波再生回路
JP5881453B2 (ja) 等化装置、受信装置及び等化方法
JP7023583B2 (ja) 搬送波再生回路
JP7102072B2 (ja) 適応等化器および搬送波再生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4553663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250