JP3866375B2 - ディジタル・ビデオ信号処理システムにおけるマルチモード・イコライザ - Google Patents
ディジタル・ビデオ信号処理システムにおけるマルチモード・イコライザ Download PDFInfo
- Publication number
- JP3866375B2 JP3866375B2 JP14667297A JP14667297A JP3866375B2 JP 3866375 B2 JP3866375 B2 JP 3866375B2 JP 14667297 A JP14667297 A JP 14667297A JP 14667297 A JP14667297 A JP 14667297A JP 3866375 B2 JP3866375 B2 JP 3866375B2
- Authority
- JP
- Japan
- Prior art keywords
- decision
- dff
- signal
- fff
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号処理システムに関する。より詳述すると、本発明は、例えば、高精細テレビジョン（ＨＤＴＶ）情報を含んでいるビデオ信号の適応的等化処理に関する。
【０００２】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第０８／６５５，２６９号（１９９６年６月４日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】
ディジタル情報をシンボル形式(symbol form) で伝達する被変調信号(modulated signal)からデータを回復するためには、通常、受信装置側に３つの機能が必要になる。この３つの機能とは、シンボル同期化のためのタイミング回復、搬送波回復（ベースバンドへの周波数復調）、および等化(equalization)である。タイミング回復(timing recovery) とは、受信装置クロック（タイムベース）を送信装置クロックに同期させるプロセスのことである。これにより、受信された信号は最適時点でサンプリングされるので、受信されたシンボル値の決定指向処理(decision-directed processing)に関連したスライシング誤差(slicing error) の機会を少なくすることができる。搬送波回復(carrier recovery)とは、受信されたＲＦ信号が、より低い中間周波帯域（例えば、ベースバンド付近）に周波数ダウン変換された後、ベースバンドに周波数シフトされ、そのことにより、変調ベースバンド情報の回復を可能にするプロセスである。
【０００４】
多くのディジタル・データ通信システムは、信号伝送チャネル上で変化するチャネル状態と妨害の影響を補償するために、適応等化(adaptive equalization) を行っている。等化は、伝送チャネルの低域通過フィルタ効果(low pass filtering effect) を含む、伝送チャネル妨害が原因で起こるベースバンド・シンボル間干渉（baseband intersymbol interference - ＩＳＩ）を除去するものである。このＩＳＩは、あるシンボルの値が先行および後続シンボルの値によって歪みを生じる原因となっており、また、ＩＳＩは、ある決定領域(decision region) における基準シンボル位置(reference symbol location) に関して、進んだシンボルと遅れたシンボルを含んでいるため、これは、本質的には、シンボル「ゴースト(ghost) 」を表わしている。
【０００５】
適応イコライザ(adaptative equalizer)は、本質的には適応ディジタル・フィルタである。適応イコライザを採用するシステムでは、チャネル歪みを適切に補償するようにフィルタ応答を適応させる方法を備えていることが必要である。いくつかの公知のアルゴリズムでは、フィルタ係数を適応させ、これによりフィルタ応答を適応させている。広く使用されているある方法では、最小二乗平均(Least Mean Squares - ＬＭＳ）アルゴリズムを採用している。このアルゴリズムでは、代表的エラー信号の関数として係数値を変化させることにより、イコライザ出力信号を基準データ・シーケンスに近似的に等しくなるようにしている。このエラー信号はイコライザ出力信号を基準データ・シーケンスから減算することによって得られる。エラー信号がゼロに近づくに伴い、イコライザは収束(convergence) に近づき、このことにより、イコライザ出力信号と基準データ・シーケンスはほぼ等しくなる。
【０００６】
イコライザの動作が開始されるとき、係数値（フィルタ・タップ・ウェイト）はチャネル歪みが適切に補償されるような値にセットされていないのが通常である。イコライザ係数の初期収束を強制的に行うためには、公知の「トレーニング(training)」信号を基準信号として使用することができる。この信号は送信装置側と受信装置側の両方でプログラムされている。エラー信号は、トレーニング信号の局部的に生成されたコピーを適応イコライザの出力から減算することによって、受信装置側で得られる。トレーニング信号は、公知のように、受信された信号の初期に閉じた「アイ(eye) 」を開くのに役立つ。トレーニング信号で適応したあと、この「アイ」は充分に開いているので、イコライザは決定指向(decision-directed) 動作モードに切り替えられる。このモードにあるとき、フィルタ・タップ・ウェイトの最終的収束は、トレーニング信号を使用するのではなく、イコライザの出力からのシンボルの実際値を使用することによって達成される。決定指向等化モードは、周期的に送信されるトレーニング信号を使用する方法よりも、経時的に変化するチャネル歪みを高速にトラッキングし、キャンセルすることができる。決定指向等化を行うにあたり、信頼性ある収束と安定した係数値を得るためには、その決定の約９０％が正確でなければならない。トレーニング信号は、イコライザがこの９０％正確な決定レベルを達成するのに役立つ。
【０００７】
しかし、実際には、トレーニング信号は常に利用できるとは限らない。そのような場合には、イコライザ係数値の初期収束を得、そしてアイを開かさせるために、「ブラインド」等化がしばしば使用されている。このブラインド等化は幅広く研究され、例えば、ＱＡＭシステム用に使用されている。ブラインド等化アルゴリズムの中で最も普及しているものとして、一定モジュラス・アルゴリズム(Constant Modulus Algorithm - ＣＭＡ）、および、低減コンステレーション・アルゴリズム（Reduced Constellation Algorithm - ＲＣＡ）がある。これらのアルゴリズムは、例えば、Proakis 著「ディジタル・コミュニケーション(Digital Communications)」、MaGraw-Hill, New York, 1989 および Godard 著「２次元データ・コミュニケーション・システムにおける自己回復等化および搬送波トラッキング(Self-Recovering Equalization and Carrier Tracking in Two Dimensional Data Communication Systems) 」、IEEE Transactions on Communications, Nov. 1980で論じられている。要約して説明すると、ＣＭＡは、決定の瞬時において、検出されたデータ・シンボルのモジュラスは異なる直径のいくつかの（コンステレーション）サークルの１つを定義している点の軌跡上にあるはずであるとの事実を基礎にしている。ＲＣＡは、メイン・トランスミッテド・コンステレーション内に「スーパ・コンステレーション(super constellations)」を形成することを基礎にしている。データ信号は、まずスーパ・コンステレーションの中に収まるようにされ、次に、スーパ・コンステレーションはコンステレーション全体を含むように細分割(subdivide) される。
【０００８】
【発明が解決しようとする課題】
フィード・フォワード・フィルタ（ＦＦＦ）および決定フィードバック・フィルタ（ＤＦＦ）をイコライザとして使用している従来のシステムでは、ＦＦＦは初期信号獲得インターバル中に適応ブラインド等化（決定指向でない）を行うのが一般的である。ＤＦＦはこの時点では等化を行わない。ブラインド等化インターバルが終了すると、決定指向等化のためにＤＦＦがアクチベートされる。この時点で、ＦＦＦとＤＦＦは共に、ある決定指向モードにおいてローカルに生成された制御信号に応答して適応（更新）されるそれぞれの係数を持つ。例えば、スライサ・ネットワーク(slicer network)の入力と出力に現れるシンボル・サンプル間の差分に基づいて、適応（更新）される。この解決手法にはいくつかの欠点がある。顕著なＩＳＩおよびゴースト効果が存在する場合は、フィルタ・センタ・タップがシンボル「ゴースト」で汚染されるので、ＦＦＦは等化を達成することが困難になる。プリ・ゴースト(pre-ghost) とポスト・ゴースト(post-ghost)を等化するために、ＦＦＦはプリ・カーソル・タップ(pre-cursor tap)とポスト・カーソル・タップ(post-cursor tap) の両方を採用している。ＦＦＦのポスト・カーソル・タップはＤＦＦのポスト・カーソル・タップとオーバラップしているため、フィルタ・タップの使用が効率的でない。本発明によるシステムはこの欠点を解決したものである。
【０００９】
【課題を解決するための手段】
本発明の原理によれば、ディジタル信号プロセッサは、決定指向等化の前とその期間中では異なる動作モードを示す決定フィードバック・フィルタ(decision feedback filter - ＤＦＦ）を含んでいる。特に、ＤＦＦは、ブラインド等化(blind equalization)の期間中にはリニア・フィードバック・フィルタとして動作し、ブラインド等化の後には決定指向モードにおいてノンリニア・フィルタとして動作する。
【００１０】
好適な実施の形態は、フィード・フォワード・フィルタ（feed-forward filter - ＦＦＦ）、決定フィードバック・フィルタ(decision feedback filter - ＤＦＦ）、およびシンボル・スライサ(symbol slicer) を含んでいる。ブラインド等化の初期フェーズ期間には、スライサ出力信号はＤＦＦから切り離されて、スライサ入力信号で置き換えられ、ＦＦＦはその係数が適応されない静的状態(static)にあり、そして、ＤＦＦは、ブラインド適応アルゴリズムを使用してその係数を適応する、リニア・フィードバック・フィルタとして非決定指向モードで動作する。その後のブラインド等化インターバルでは、ＦＦＦ係数はブラインド・アルゴリズムを使用して更新され、また、ＤＦＦは以前と同じように動作する。その後、決定指向モードにおいて、スライサ出力信号はＤＦＦを含む回路に入力され、ＦＦＦ係数は制御信号に応答して適応され、ＤＦＦは決定指向ノンリニア・フィルタとして動作し、その係数は制御信号に応答して適応される。開示されているシステムによれば、イコライザ・フィルタ・タップのより良い利用が行われ、さらに決定指向ＤＦＦ等化システムの能力を高めることにより、大きなゴースト信号が存在するとき高速収束を達成するという利点が得られる。
【００１１】
本発明の特徴によれば、ＦＦＦはプリ・ゴースト信号およびポスト・ゴースト信号の両方を補償するのではなく、プリ・ゴースト信号を補償し、ＤＦＦはプリ・ゴースト信号が実質上除かれたポスト・ゴースト信号を補償する。
【００１２】
【発明の実施の形態】
図１に示すように、変調されたアナログＨＤＴＶ信号はアンテナ１０によって受信され、例えば、ＲＦチューニング回路と、中間周波通過帯域（パスバンド）出力信号を出力するダブル変換チューナ(double conversion tuner) と、適切な利得制御回路とを含んでいる入力ネットワーク（回路網）１４によって処理される。受信された信号は直交振幅変調 (quadrature amplitude modulation)（例えば、公知の１６−ＱＡＭまたは３２−ＱＡＭ）を呈していることもあれば、ＱＰＳＫあるいはＶＳＢなどの、他の形態のＰＡＭ変調を呈していることもある。ＱＡＭはパルス振幅変調（pulse amplitude modulated - ＰＡＭ）信号の一種であり、ここで、ディジタル信号は直交する実数(Real)軸と虚数(Imaginary) 軸によって定義された２次元グリッド状シンボル・コンステレーションにより表される。ＶＳＢ信号は、例えば、米国においてグランド・アライアンスＨＤＴＶシステムで使用するために提案されているように、１次元データ・シンボル・コンステレーションで表され、ここでは、受信装置で回復される量子化データは１つの軸だけに収められている。図を簡略化するために、図示されている機能ブロックをクロックするための信号や、受信された信号からタイミング信号およびクロック信号を取り出すためのタイミング回復ネットワークは図に示されていない。
【００１３】
入力プロセッサ１４からの通過帯域出力信号はアナログ・ディジタル・コンバータ１６によってアナログからディジタルに変換され、位相スプリッタ(phase splitter)１８に入力され、そこでユニット１６からの信号の直角位相「Ｉ」および「Ｑ」複素（実数および虚数）成分に分離される。ユニット１８からのＩ信号およびＱ信号は、ディジタル・データのほかに、伝送チャネル妨害およびアーティファクト(artifacts) が原因で起こるシンボル間干渉（inter-symbol interference - ＩＳＩ）も含んでいる。この信号はイコライザ（等化器）、例えば、フラクショナル・スペース・イコライザ(fractionally spaced equalizer) として動作する複素フィード・フォワード・フィルタ（ＦＦＦ）に入力される。このフィルタは、このケースでは、ディジタルＦＩＲフィルタとして実現されている。ある動作モードにあるとき、イコライザ・フィルタ２０の係数値（タップ・ウェイト）は制御信号ジェネレータ２６からの制御信号によって適応的に制御されるが、これについては以下で説明する。ユニット２０からの等化された信号は、ユニット２２によってデシメート（ダウンサンプル）される。デシメータ(decimator) ２２は、ＦＦＦ２０からの出力信号のシンボル・レートを２サンプル／シンボルから１サンプル／シンボルに低減して、このシステムの後続ネットワークで扱えるようにする。デシメータ２２の使用は任意(optional)であり、システムによっては必要でない場合もある。
【００１４】
ユニット１９はユニット１８からの出力信号について予備的復調（これは公知である）を行い、その出力信号はイコライザ２０に入力される。この予備的復調は、信号をベースバンドに近づけることによって、後続の回路がより高い中間周波数（ＩＦ）の信号を処理しないで済むようにするものである。この目的のために使用されるローカル生成搬送周波数は、送信搬送周波数に正確に一致していないことがあるので、この復調を行うと、位相誤差が生じることになる。これらの位相誤差は、搬送波回復ネットワーク４６と関連したデ・ロテータ(de-rotator)３６（複素マルチプライヤ）およびスライサ４０を含む別の復調プロセスによって補正される。ネットワーク４６は、シンボル入力とスライサ４０の対応するシンボル出力との間の差分に応じて、正弦波位相誤差を表す信号(sinusoidal phase error representative signal)Ｅを出力する。各シンボルごとに、スライサ４０は、シンボル・コンステレーションの中で入力シンボル・サンプルに最も近い点に対応するデータ・シンボルをその決定として、プログラムされたルックアップ・テーブルから選択する。すなわち、スライサ４０は、そのアルファベットの中で入力シンボル・サンプルに最も近いユークリッド距離にあるシンボルをその決定として選択する。誤差信号Ｅはこの距離の関数である。この誤差信号は、搬送周波数オフセットが原因で起こるシンボル・コンステレーションの回転を停止するために、デ・ロテータ３６の制御入力端に印加される。予備的復調、搬送波回復、スライシングおよびデロテーティング動作に関しては、Lee およびMesserschmitt 共著「ディジタル・コミュニケーション(Digital Communication) 」、Kluwer Academic Publishers, Boston MA USA に詳しく説明されている。
【００１５】
ユニット２２からの出力信号は、イコライザとして動作する決定フィードバック・フィルタ（ＤＦＦ）３０からの等化された出力信号と加算器２４によって結合される。なお、これについては以下に述べる。ＤＦＦ３０は、ＦＦＦ２０で除去されなかったシンボル間干渉を除去する。加算器２４からの出力信号は、前述したように搬送周波数オフセットに起因する回転シンボル・コンステレーションを示している。この回転は、正弦波誤差制御信号Ｅを搬送波回復ネットワーク４６の出力端からデ・ロテータ３６のマルチプライヤ入力端の１つに印加することによって停止され、そして信号はベースバンドに移される。
【００１６】
スライサ４０の出力信号または入力信号はどちらかが、決定指向スイッチ(decision directed switch)４２からの制御信号に応答して、マルチプレクサ（ＭＵＸ）４４を介してリ・ロテータ(re-rotator)５０（複素マルチプライヤ）の入力端に入力される。これについては後述する。リ・ロテータ５０の別の入力端には、複素共役ネットワーク(complex conjugation network) ５２から複素誤差信号Ｅの共役バージョンが入力される。ネットワーク５２は、誤差信号Ｅの虚数成分を公知の信号処理手法を用いて反転することによって、誤差信号の複素共役(complex conjugate) を発生する。この複素共役により、マルチプライヤ５０はその入力端に印加された信号を、デ・ロテータ３６と同量だけ、反対方向に回転させる。かくして、再回転すると、シンボル・コンステレーションは回転し、ユニット３６によるデ・ロテーション以前の状態に戻る。これが必要になる理由は、加算器２４でＤＦＦ３０からの等化出力信号がＦＦＦ２０からの等化出力信号に加算されるので、ユニット２４によって加算された等化信号を、シンボル・コンステレーションの回転特性について時間的に一致させる必要があるからである。
【００１７】
ＦＦＦ２０とＤＦＦ３０は共に、ブラインド・モードおよび決定指向モードの期間中に制御信号ジェネレータ２６からの係数制御(Coefficient Control) 信号に応答して適応（更新）される係数値をもっている。ジェネレータ２６は、また、ブラインド・モードと決定指向等化モードとの間に、スイッチ４２の動作を制御するためのスライス誤差信号も発生する。ユニット２６の動作は後に詳しく説明する。
【００１８】
等化されたベースバンド信号は、ユニット６０によってデコード（復号）化され、出力ネットワーク６４によって処理される。デコーダ（復号器）６０は、例えば、公知のように、デ・インタリーバ(de-interleaver)、リード・ソロモン(Reed-Solomon)誤り訂正およびオーディオ／ビデオ・デコーダ・ネットワークで構成することができる。出力プロセッサ６４はオーディオ／ビデオ・プロセッサおよびオーディオ／ビデオ再生デバイスを含むことができる。
【００１９】
ＦＦＦ２０とＤＦＦ３０は共にディジタル・フィルタであり、それぞれが等化を行う機能を備えている。これらのフィルタを１つの集合として考えると、これらはデコーダ６０への入力信号を等化する集合イコライザ(aggregate equalizer) となる。ＦＦＦ２０およびＤＦＦ３０は、ブラインド等化インターバルと決定指向等化インターバルにわたって、異なる動作モードを呈する。特に、ＤＦＦ３０はブラインド等化期間中にはリニア・フィードバック・フィルタとして動作し、ブラインド等化に続く決定指向モードではノンリニア・フィルタとして動作する。ＦＦＦ２０は、ブラインド等化インターバルの初期部分の期間中には静的であるので、その係数は更新されないが、ブラインド等化インターバルの残余期間中と決定指向インターバル期間中には適応的に動作する。これらの機能は、スイッチ４２とマルチプレクサ４４によって容易化されている。
【００２０】
等化動作は、ブラインド等化インターバルと、そのあとに続く決定指向インターバルにわたっている。ブラインド・インターバルは、初期フェーズと最終フェーズを含んでいる。ブラインド等化の初期フェーズは、例えば、システムに初めて電源を入れたときや、システムがリセットされたとき、開始される。この時点において、電源投入またはリセットに応答してローカル・マイクロコントローラにより生成されるモード選択(Mode Select) 信号は、ブラインド等化が実行されることを示す状態(state) を表している。モード選択信号のこの状態(condition) に応答して、マルチプレクサ（ＭＵＸ）２３はＭＵＸ入力信号Ｑを、ＦＦＦ２０およびＤＦＦ３０の係数制御信号として、その出力端に切替出力する。信号Ｑは、加算器２４から出力された出力信号に応答して、ＣＭＡアルゴリズム（公知である）を採用するネットワーク２５によって与えられる。なお、ここで注意すべきことは、ＤＦＦ３０の係数はブラインド等化インターバルの初期部分の期間中に係数制御信号に応答して適応されるが、ＦＦＦ２０の係数はこの時点では適応されないことである。ＦＦＦ２０のこの静的状態(static condition)は、あらかじめ決められた個数のシンボルがサンプルされるまで維持されている。
【００２１】
ブラインド等化の初期フェーズ期間中には、ＤＦＦ３０は、ＣＭＡブラインド適応アルゴリズムによって得られた係数制御信号に応答して、リニア・フィルタとして動作する。ＤＦＦ３０がリニア・フィルタとして初期動作すると、ある程度の収束が得られるので、以下に述べるように、特に顕著な信号ゴーストが存在するときシステムによる等化が容易化される。あらかじめ決められた個数のシンボルがサンプリングされると、例えば、１０，０００個のシンボルがサンプリングされると、ＦＦＦ２０は適応動作(adaptive operation)を行うようにイネーブルされ、その係数はＣＭＡブラインド適応アルゴリズムを使用して得られた係数制御信号に応答して更新される。ＤＦＦ３０は、ブラインド適応アルゴリズムを使用することによりリニア・フィードバック・フィルタとしてブラインド等化を行うことを続ける。ＦＦＦ２０は、ＦＦＦ２０の係数制御回路と関連づけてカウンタ、アキュムレータおよびコンパレータを使用することによって適応等化を行うようにイネーブルされることができる。これらのエレメントは図面を簡略化するために示されていない。あらかじめ決められた個数のシンボルがサンプリングされたこと（これはブラインド等化インターバルの初期フェーズの終了を意味する）をコンパレータが検知した後、ＦＦＦ２０の係数制御回路は、コンパレータからの制御信号に応答して適切なスイッチング・ネットワークによりイネーブルされる。
【００２２】
ブラインド等化インターバルの初期フェーズと最終フェーズの全期間を通して、制御ジェネレータ２６内の差分シンボル・プロセッサ(differential symbol processor) ２１は、スライサ４０の対応する入力シンボルと出力シンボルの位置の間の差分を評価し、この差分の関数として出力スライス誤差(Slice Error) 制御信号を出力する。このプロセスは周知である。スライス誤差(Slice Error) 信号は、ブラインド等化モードと決定指向等化モードとの間におけるスイッチ４２のスイッチング動作を制御する。具体的には、あらかじめ決めた決定領域内で、プログラムされた（予測）シンボル点を取り巻くシンボル点の数があらかじめ決めた値まで達したことをスイッチ４２が検知したとき、システムは決定指向モードに切り替わる。決定領域内のシンボル点の数が増加したことは、収束が増大したことを示している。
【００２３】
例えば、シンボル・サンプル数が与えられているときの、決定領域の内側に位置するデータ点の数は、ユニット４２内のアキュムレータとカウンタによって測定される。決定領域内の測定されたサンプル数がスライス誤差(Slice Error) 信号の値で示された、あらかじめ決められたしきい値を越えていれば（例えば、１０００サンプルのうち５００）、スイッチ４２内のコンパレータはその値を検知し、ＭＵＸ４４をブラインド・モードから決定指向モードにスイッチさせる出力制御信号を出力する。決定指向モードでは、ＭＵＸ４４はスライサ４０の出力信号をデコーダ６０に伝達すると共に、リ・ロテータ５０を経由してＤＦＦ３０に伝達する。これと同時に、スイッチ４２で生成された制御信号は、（ローカル・マイクロコントローラを介して）ＭＵＸ２３のモード選択制御信号の状態を変更するために使用され、従って、決定指向モードにあるとき、ＭＵＸ２３は、スライス誤差信号（入力Ｐ）を決定指向モードにおけるＦＦＦ２０とＤＦＦ３０の係数制御信号として選択できるようにする。他の方法として、別のコンパレータをこの目的のために使用することも可能である。
【００２４】
ジェネレータ２６はスライス誤差信号を生成し、これを係数制御信号として決定指向インターバル期間中にＦＦＦ２０とＤＦＦ３０へ送り、それぞれに関連する係数の値を適応させる。従って、決定指向等化モードでは、ＦＦＦ２０は適応的に動作し、ＤＦＦ３０はノンリニア決定指向フィードバック・フィルタとして適応的に動作する。
【００２５】
この例では、ＦＦＦ２０は等化範囲が制限され、プリ・ゴースト成分とポスト・ゴースト成分の両方を等化するのではなく、プリ・ゴースト成分だけを等化する。これはアンチ・コーザル等化(anti-causal equalization - 反因果的等化) として知られている。ＤＦＦ３０はポスト・ゴースト成分だけを等化する。つまり、コーザル等化（causal equalization - 因果的等化) である。ＦＦＦ２０とＤＦＦ３０のこのような構成は、時間ドメインにおいて、特にポスト・ゴーストに関してタップ・オーバラップ（冗長タップ）が回避されるので、フィルタ・タップの効率的使用を意味する。
【００２６】
上述したシステムによれば、ブラインド等化インターバルの開始時にＦＦＦに頼らないでゴーストの等化が行われるので、大きなゴーストが存在するとき等化が高速化され、効率化される。その代わりに、ブラインド等化の開始時には、ＤＦＦ３０がリニアＩＩＲフィルタとして使用され、ポスト・ゴーストを等化したあとでＦＦＦ２０が適応化される。この結果は前述したように、リ・ロテータ５０の使用によって容易化される。ブラインド等化インターバルの開始時に、ＤＦＦ３０をリニア・フィードバック・フィルタとして動作させることの利点は、非常に大きな(far-out) ゴースト成分をキャンセルするフィードバック・フィルタの能力を示すことである。
【００２７】
さらに、上述したシステムによれば、ＦＦＦおよびＤＦＦの等化を用いた従来のシステムに比べて、ブラインド等化後にリニア動作モードからノンリニア決定指向モードへの移行がよりスムーズ化される。その理由は、ＤＦＦ３０は、リニア・モードで動作することによって事前に条件づけられたあとで、すなわち、その係数の多くがそれらの最終値の方向に適応化されたあとで、ノンリニア・モードで動作することを開始するからである。
【００２８】
以上の説明から理解されるように、従来のシステムでは、ＤＦＦとＦＦＦが共にブラインド等化インターバルの開始時に適応的に動作する場合、ＦＦＦのセンタ・タップはゴースト成分によって汚染される傾向があるので、ＦＦＦは不良チャネル(bad channel) を等化できないことになる。タップが汚染されると、ゴースト・エネルギがＤＣゲイン（利得）として除かれるので、イコライザの出力が減少することになる。これに対して、ここで開示したシステムでは、ブラインド等化モードにあるとき、遅延されたゴーストはＤＦＦ３０に関連したポスト・カーソル・フィルタ・タップによって除去される。開示したシステムでは、ブラインド等化インターバルの初期部分の期間中にＦＦＦを実質的に「凍結(freeze)」し、その１つの初期ノンゼロ・センタ・タップではゲインを一定に保ち、この初期インターバル期間中に可能な限りポスト・ゴースト・エネルギを減衰するためにＤＦＦのリニア・フィードバック動作を利用することによって、従来の解決方法の制約を回避している。従って、開示したシステムによると、ＦＦＦとＤＦＦの動作が分割されるので、プリ・ゴーストとポスト・ゴーストを効果的に減衰できるという利点がある。
【００２９】
本発明の原理を採用する他の構成も可能である。例えば、例えば、デ・ロテータ(de-rotator)３６は図示のように加算器２４の後ではなく、ＦＦＦ２０の前に置くことも可能である。しかし、このような構成では、ＦＦＦ２０に関連した遅延が搬送波回復ネットワーク制御ループに起こるので、搬送波回復ネットワークの効率性が低下することもあり得る。しかし、この場合には、リ・ロテータ(re-rotator)５０が不要になるので、ハードウェアが節減されることになる。
【００３０】
本発明の原理は、トレーニング信号に応答するシステムにも応用される。そのような場合には、トレーニング信号は誤差信号を生成するために使用され、この誤差信号は、ノンリニア決定指向モードに先行するＤＦＦの初期リニア動作モードにあるときＤＦＦ係数を更新するために使用される。
【００３１】
さらに、本発明の原理は、マルチポイント・マイクロウェーブ・ディストリビューション・システム(multipoint microwave distribution system - ＭＭＤＳ）などの地上放送システム、および、例えば、１６−ＱＡＭ、３２−ＱＡＭ、２５６−ＱＡＭなどの種々のＱＡＭフォーマットで使用することが可能である。
【図面の簡単な説明】
【図１】高精細テレビジョン（ＨＤＴＶ）受信装置などのように、本発明の原理によるイコライザ・システムを含んでいるテレビジョン受信装置の一部分を示すブロック図である。
【符号の説明】
１０ アンテナ
１６ Ａ／Ｄコンバータ
１８ 位相スプリッタ
２０ フィード・フォワード・フィルタ
２３ マルチプレクサ
２６ 制御ジェネレータ
３０ 決定フィードバック・イコライザ
３６ デ・ロテータ
４０ スライサ
４４ マルチプレクサ
４６ 搬送波回復ネットワーク
５０ リ・ロテータ
６０ デコーダ
６４ 出力プロセッサ
【発明の属する技術分野】
本発明は、ディジタル信号処理システムに関する。より詳述すると、本発明は、例えば、高精細テレビジョン（ＨＤＴＶ）情報を含んでいるビデオ信号の適応的等化処理に関する。
【０００２】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第０８／６５５，２６９号（１９９６年６月４日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】
ディジタル情報をシンボル形式(symbol form) で伝達する被変調信号(modulated signal)からデータを回復するためには、通常、受信装置側に３つの機能が必要になる。この３つの機能とは、シンボル同期化のためのタイミング回復、搬送波回復（ベースバンドへの周波数復調）、および等化(equalization)である。タイミング回復(timing recovery) とは、受信装置クロック（タイムベース）を送信装置クロックに同期させるプロセスのことである。これにより、受信された信号は最適時点でサンプリングされるので、受信されたシンボル値の決定指向処理(decision-directed processing)に関連したスライシング誤差(slicing error) の機会を少なくすることができる。搬送波回復(carrier recovery)とは、受信されたＲＦ信号が、より低い中間周波帯域（例えば、ベースバンド付近）に周波数ダウン変換された後、ベースバンドに周波数シフトされ、そのことにより、変調ベースバンド情報の回復を可能にするプロセスである。
【０００４】
多くのディジタル・データ通信システムは、信号伝送チャネル上で変化するチャネル状態と妨害の影響を補償するために、適応等化(adaptive equalization) を行っている。等化は、伝送チャネルの低域通過フィルタ効果(low pass filtering effect) を含む、伝送チャネル妨害が原因で起こるベースバンド・シンボル間干渉（baseband intersymbol interference - ＩＳＩ）を除去するものである。このＩＳＩは、あるシンボルの値が先行および後続シンボルの値によって歪みを生じる原因となっており、また、ＩＳＩは、ある決定領域(decision region) における基準シンボル位置(reference symbol location) に関して、進んだシンボルと遅れたシンボルを含んでいるため、これは、本質的には、シンボル「ゴースト(ghost) 」を表わしている。
【０００５】
適応イコライザ(adaptative equalizer)は、本質的には適応ディジタル・フィルタである。適応イコライザを採用するシステムでは、チャネル歪みを適切に補償するようにフィルタ応答を適応させる方法を備えていることが必要である。いくつかの公知のアルゴリズムでは、フィルタ係数を適応させ、これによりフィルタ応答を適応させている。広く使用されているある方法では、最小二乗平均(Least Mean Squares - ＬＭＳ）アルゴリズムを採用している。このアルゴリズムでは、代表的エラー信号の関数として係数値を変化させることにより、イコライザ出力信号を基準データ・シーケンスに近似的に等しくなるようにしている。このエラー信号はイコライザ出力信号を基準データ・シーケンスから減算することによって得られる。エラー信号がゼロに近づくに伴い、イコライザは収束(convergence) に近づき、このことにより、イコライザ出力信号と基準データ・シーケンスはほぼ等しくなる。
【０００６】
イコライザの動作が開始されるとき、係数値（フィルタ・タップ・ウェイト）はチャネル歪みが適切に補償されるような値にセットされていないのが通常である。イコライザ係数の初期収束を強制的に行うためには、公知の「トレーニング(training)」信号を基準信号として使用することができる。この信号は送信装置側と受信装置側の両方でプログラムされている。エラー信号は、トレーニング信号の局部的に生成されたコピーを適応イコライザの出力から減算することによって、受信装置側で得られる。トレーニング信号は、公知のように、受信された信号の初期に閉じた「アイ(eye) 」を開くのに役立つ。トレーニング信号で適応したあと、この「アイ」は充分に開いているので、イコライザは決定指向(decision-directed) 動作モードに切り替えられる。このモードにあるとき、フィルタ・タップ・ウェイトの最終的収束は、トレーニング信号を使用するのではなく、イコライザの出力からのシンボルの実際値を使用することによって達成される。決定指向等化モードは、周期的に送信されるトレーニング信号を使用する方法よりも、経時的に変化するチャネル歪みを高速にトラッキングし、キャンセルすることができる。決定指向等化を行うにあたり、信頼性ある収束と安定した係数値を得るためには、その決定の約９０％が正確でなければならない。トレーニング信号は、イコライザがこの９０％正確な決定レベルを達成するのに役立つ。
【０００７】
しかし、実際には、トレーニング信号は常に利用できるとは限らない。そのような場合には、イコライザ係数値の初期収束を得、そしてアイを開かさせるために、「ブラインド」等化がしばしば使用されている。このブラインド等化は幅広く研究され、例えば、ＱＡＭシステム用に使用されている。ブラインド等化アルゴリズムの中で最も普及しているものとして、一定モジュラス・アルゴリズム(Constant Modulus Algorithm - ＣＭＡ）、および、低減コンステレーション・アルゴリズム（Reduced Constellation Algorithm - ＲＣＡ）がある。これらのアルゴリズムは、例えば、Proakis 著「ディジタル・コミュニケーション(Digital Communications)」、MaGraw-Hill, New York, 1989 および Godard 著「２次元データ・コミュニケーション・システムにおける自己回復等化および搬送波トラッキング(Self-Recovering Equalization and Carrier Tracking in Two Dimensional Data Communication Systems) 」、IEEE Transactions on Communications, Nov. 1980で論じられている。要約して説明すると、ＣＭＡは、決定の瞬時において、検出されたデータ・シンボルのモジュラスは異なる直径のいくつかの（コンステレーション）サークルの１つを定義している点の軌跡上にあるはずであるとの事実を基礎にしている。ＲＣＡは、メイン・トランスミッテド・コンステレーション内に「スーパ・コンステレーション(super constellations)」を形成することを基礎にしている。データ信号は、まずスーパ・コンステレーションの中に収まるようにされ、次に、スーパ・コンステレーションはコンステレーション全体を含むように細分割(subdivide) される。
【０００８】
【発明が解決しようとする課題】
フィード・フォワード・フィルタ（ＦＦＦ）および決定フィードバック・フィルタ（ＤＦＦ）をイコライザとして使用している従来のシステムでは、ＦＦＦは初期信号獲得インターバル中に適応ブラインド等化（決定指向でない）を行うのが一般的である。ＤＦＦはこの時点では等化を行わない。ブラインド等化インターバルが終了すると、決定指向等化のためにＤＦＦがアクチベートされる。この時点で、ＦＦＦとＤＦＦは共に、ある決定指向モードにおいてローカルに生成された制御信号に応答して適応（更新）されるそれぞれの係数を持つ。例えば、スライサ・ネットワーク(slicer network)の入力と出力に現れるシンボル・サンプル間の差分に基づいて、適応（更新）される。この解決手法にはいくつかの欠点がある。顕著なＩＳＩおよびゴースト効果が存在する場合は、フィルタ・センタ・タップがシンボル「ゴースト」で汚染されるので、ＦＦＦは等化を達成することが困難になる。プリ・ゴースト(pre-ghost) とポスト・ゴースト(post-ghost)を等化するために、ＦＦＦはプリ・カーソル・タップ(pre-cursor tap)とポスト・カーソル・タップ(post-cursor tap) の両方を採用している。ＦＦＦのポスト・カーソル・タップはＤＦＦのポスト・カーソル・タップとオーバラップしているため、フィルタ・タップの使用が効率的でない。本発明によるシステムはこの欠点を解決したものである。
【０００９】
【課題を解決するための手段】
本発明の原理によれば、ディジタル信号プロセッサは、決定指向等化の前とその期間中では異なる動作モードを示す決定フィードバック・フィルタ(decision feedback filter - ＤＦＦ）を含んでいる。特に、ＤＦＦは、ブラインド等化(blind equalization)の期間中にはリニア・フィードバック・フィルタとして動作し、ブラインド等化の後には決定指向モードにおいてノンリニア・フィルタとして動作する。
【００１０】
好適な実施の形態は、フィード・フォワード・フィルタ（feed-forward filter - ＦＦＦ）、決定フィードバック・フィルタ(decision feedback filter - ＤＦＦ）、およびシンボル・スライサ(symbol slicer) を含んでいる。ブラインド等化の初期フェーズ期間には、スライサ出力信号はＤＦＦから切り離されて、スライサ入力信号で置き換えられ、ＦＦＦはその係数が適応されない静的状態(static)にあり、そして、ＤＦＦは、ブラインド適応アルゴリズムを使用してその係数を適応する、リニア・フィードバック・フィルタとして非決定指向モードで動作する。その後のブラインド等化インターバルでは、ＦＦＦ係数はブラインド・アルゴリズムを使用して更新され、また、ＤＦＦは以前と同じように動作する。その後、決定指向モードにおいて、スライサ出力信号はＤＦＦを含む回路に入力され、ＦＦＦ係数は制御信号に応答して適応され、ＤＦＦは決定指向ノンリニア・フィルタとして動作し、その係数は制御信号に応答して適応される。開示されているシステムによれば、イコライザ・フィルタ・タップのより良い利用が行われ、さらに決定指向ＤＦＦ等化システムの能力を高めることにより、大きなゴースト信号が存在するとき高速収束を達成するという利点が得られる。
【００１１】
本発明の特徴によれば、ＦＦＦはプリ・ゴースト信号およびポスト・ゴースト信号の両方を補償するのではなく、プリ・ゴースト信号を補償し、ＤＦＦはプリ・ゴースト信号が実質上除かれたポスト・ゴースト信号を補償する。
【００１２】
【発明の実施の形態】
図１に示すように、変調されたアナログＨＤＴＶ信号はアンテナ１０によって受信され、例えば、ＲＦチューニング回路と、中間周波通過帯域（パスバンド）出力信号を出力するダブル変換チューナ(double conversion tuner) と、適切な利得制御回路とを含んでいる入力ネットワーク（回路網）１４によって処理される。受信された信号は直交振幅変調 (quadrature amplitude modulation)（例えば、公知の１６−ＱＡＭまたは３２−ＱＡＭ）を呈していることもあれば、ＱＰＳＫあるいはＶＳＢなどの、他の形態のＰＡＭ変調を呈していることもある。ＱＡＭはパルス振幅変調（pulse amplitude modulated - ＰＡＭ）信号の一種であり、ここで、ディジタル信号は直交する実数(Real)軸と虚数(Imaginary) 軸によって定義された２次元グリッド状シンボル・コンステレーションにより表される。ＶＳＢ信号は、例えば、米国においてグランド・アライアンスＨＤＴＶシステムで使用するために提案されているように、１次元データ・シンボル・コンステレーションで表され、ここでは、受信装置で回復される量子化データは１つの軸だけに収められている。図を簡略化するために、図示されている機能ブロックをクロックするための信号や、受信された信号からタイミング信号およびクロック信号を取り出すためのタイミング回復ネットワークは図に示されていない。
【００１３】
入力プロセッサ１４からの通過帯域出力信号はアナログ・ディジタル・コンバータ１６によってアナログからディジタルに変換され、位相スプリッタ(phase splitter)１８に入力され、そこでユニット１６からの信号の直角位相「Ｉ」および「Ｑ」複素（実数および虚数）成分に分離される。ユニット１８からのＩ信号およびＱ信号は、ディジタル・データのほかに、伝送チャネル妨害およびアーティファクト(artifacts) が原因で起こるシンボル間干渉（inter-symbol interference - ＩＳＩ）も含んでいる。この信号はイコライザ（等化器）、例えば、フラクショナル・スペース・イコライザ(fractionally spaced equalizer) として動作する複素フィード・フォワード・フィルタ（ＦＦＦ）に入力される。このフィルタは、このケースでは、ディジタルＦＩＲフィルタとして実現されている。ある動作モードにあるとき、イコライザ・フィルタ２０の係数値（タップ・ウェイト）は制御信号ジェネレータ２６からの制御信号によって適応的に制御されるが、これについては以下で説明する。ユニット２０からの等化された信号は、ユニット２２によってデシメート（ダウンサンプル）される。デシメータ(decimator) ２２は、ＦＦＦ２０からの出力信号のシンボル・レートを２サンプル／シンボルから１サンプル／シンボルに低減して、このシステムの後続ネットワークで扱えるようにする。デシメータ２２の使用は任意(optional)であり、システムによっては必要でない場合もある。
【００１４】
ユニット１９はユニット１８からの出力信号について予備的復調（これは公知である）を行い、その出力信号はイコライザ２０に入力される。この予備的復調は、信号をベースバンドに近づけることによって、後続の回路がより高い中間周波数（ＩＦ）の信号を処理しないで済むようにするものである。この目的のために使用されるローカル生成搬送周波数は、送信搬送周波数に正確に一致していないことがあるので、この復調を行うと、位相誤差が生じることになる。これらの位相誤差は、搬送波回復ネットワーク４６と関連したデ・ロテータ(de-rotator)３６（複素マルチプライヤ）およびスライサ４０を含む別の復調プロセスによって補正される。ネットワーク４６は、シンボル入力とスライサ４０の対応するシンボル出力との間の差分に応じて、正弦波位相誤差を表す信号(sinusoidal phase error representative signal)Ｅを出力する。各シンボルごとに、スライサ４０は、シンボル・コンステレーションの中で入力シンボル・サンプルに最も近い点に対応するデータ・シンボルをその決定として、プログラムされたルックアップ・テーブルから選択する。すなわち、スライサ４０は、そのアルファベットの中で入力シンボル・サンプルに最も近いユークリッド距離にあるシンボルをその決定として選択する。誤差信号Ｅはこの距離の関数である。この誤差信号は、搬送周波数オフセットが原因で起こるシンボル・コンステレーションの回転を停止するために、デ・ロテータ３６の制御入力端に印加される。予備的復調、搬送波回復、スライシングおよびデロテーティング動作に関しては、Lee およびMesserschmitt 共著「ディジタル・コミュニケーション(Digital Communication) 」、Kluwer Academic Publishers, Boston MA USA に詳しく説明されている。
【００１５】
ユニット２２からの出力信号は、イコライザとして動作する決定フィードバック・フィルタ（ＤＦＦ）３０からの等化された出力信号と加算器２４によって結合される。なお、これについては以下に述べる。ＤＦＦ３０は、ＦＦＦ２０で除去されなかったシンボル間干渉を除去する。加算器２４からの出力信号は、前述したように搬送周波数オフセットに起因する回転シンボル・コンステレーションを示している。この回転は、正弦波誤差制御信号Ｅを搬送波回復ネットワーク４６の出力端からデ・ロテータ３６のマルチプライヤ入力端の１つに印加することによって停止され、そして信号はベースバンドに移される。
【００１６】
スライサ４０の出力信号または入力信号はどちらかが、決定指向スイッチ(decision directed switch)４２からの制御信号に応答して、マルチプレクサ（ＭＵＸ）４４を介してリ・ロテータ(re-rotator)５０（複素マルチプライヤ）の入力端に入力される。これについては後述する。リ・ロテータ５０の別の入力端には、複素共役ネットワーク(complex conjugation network) ５２から複素誤差信号Ｅの共役バージョンが入力される。ネットワーク５２は、誤差信号Ｅの虚数成分を公知の信号処理手法を用いて反転することによって、誤差信号の複素共役(complex conjugate) を発生する。この複素共役により、マルチプライヤ５０はその入力端に印加された信号を、デ・ロテータ３６と同量だけ、反対方向に回転させる。かくして、再回転すると、シンボル・コンステレーションは回転し、ユニット３６によるデ・ロテーション以前の状態に戻る。これが必要になる理由は、加算器２４でＤＦＦ３０からの等化出力信号がＦＦＦ２０からの等化出力信号に加算されるので、ユニット２４によって加算された等化信号を、シンボル・コンステレーションの回転特性について時間的に一致させる必要があるからである。
【００１７】
ＦＦＦ２０とＤＦＦ３０は共に、ブラインド・モードおよび決定指向モードの期間中に制御信号ジェネレータ２６からの係数制御(Coefficient Control) 信号に応答して適応（更新）される係数値をもっている。ジェネレータ２６は、また、ブラインド・モードと決定指向等化モードとの間に、スイッチ４２の動作を制御するためのスライス誤差信号も発生する。ユニット２６の動作は後に詳しく説明する。
【００１８】
等化されたベースバンド信号は、ユニット６０によってデコード（復号）化され、出力ネットワーク６４によって処理される。デコーダ（復号器）６０は、例えば、公知のように、デ・インタリーバ(de-interleaver)、リード・ソロモン(Reed-Solomon)誤り訂正およびオーディオ／ビデオ・デコーダ・ネットワークで構成することができる。出力プロセッサ６４はオーディオ／ビデオ・プロセッサおよびオーディオ／ビデオ再生デバイスを含むことができる。
【００１９】
ＦＦＦ２０とＤＦＦ３０は共にディジタル・フィルタであり、それぞれが等化を行う機能を備えている。これらのフィルタを１つの集合として考えると、これらはデコーダ６０への入力信号を等化する集合イコライザ(aggregate equalizer) となる。ＦＦＦ２０およびＤＦＦ３０は、ブラインド等化インターバルと決定指向等化インターバルにわたって、異なる動作モードを呈する。特に、ＤＦＦ３０はブラインド等化期間中にはリニア・フィードバック・フィルタとして動作し、ブラインド等化に続く決定指向モードではノンリニア・フィルタとして動作する。ＦＦＦ２０は、ブラインド等化インターバルの初期部分の期間中には静的であるので、その係数は更新されないが、ブラインド等化インターバルの残余期間中と決定指向インターバル期間中には適応的に動作する。これらの機能は、スイッチ４２とマルチプレクサ４４によって容易化されている。
【００２０】
等化動作は、ブラインド等化インターバルと、そのあとに続く決定指向インターバルにわたっている。ブラインド・インターバルは、初期フェーズと最終フェーズを含んでいる。ブラインド等化の初期フェーズは、例えば、システムに初めて電源を入れたときや、システムがリセットされたとき、開始される。この時点において、電源投入またはリセットに応答してローカル・マイクロコントローラにより生成されるモード選択(Mode Select) 信号は、ブラインド等化が実行されることを示す状態(state) を表している。モード選択信号のこの状態(condition) に応答して、マルチプレクサ（ＭＵＸ）２３はＭＵＸ入力信号Ｑを、ＦＦＦ２０およびＤＦＦ３０の係数制御信号として、その出力端に切替出力する。信号Ｑは、加算器２４から出力された出力信号に応答して、ＣＭＡアルゴリズム（公知である）を採用するネットワーク２５によって与えられる。なお、ここで注意すべきことは、ＤＦＦ３０の係数はブラインド等化インターバルの初期部分の期間中に係数制御信号に応答して適応されるが、ＦＦＦ２０の係数はこの時点では適応されないことである。ＦＦＦ２０のこの静的状態(static condition)は、あらかじめ決められた個数のシンボルがサンプルされるまで維持されている。
【００２１】
ブラインド等化の初期フェーズ期間中には、ＤＦＦ３０は、ＣＭＡブラインド適応アルゴリズムによって得られた係数制御信号に応答して、リニア・フィルタとして動作する。ＤＦＦ３０がリニア・フィルタとして初期動作すると、ある程度の収束が得られるので、以下に述べるように、特に顕著な信号ゴーストが存在するときシステムによる等化が容易化される。あらかじめ決められた個数のシンボルがサンプリングされると、例えば、１０，０００個のシンボルがサンプリングされると、ＦＦＦ２０は適応動作(adaptive operation)を行うようにイネーブルされ、その係数はＣＭＡブラインド適応アルゴリズムを使用して得られた係数制御信号に応答して更新される。ＤＦＦ３０は、ブラインド適応アルゴリズムを使用することによりリニア・フィードバック・フィルタとしてブラインド等化を行うことを続ける。ＦＦＦ２０は、ＦＦＦ２０の係数制御回路と関連づけてカウンタ、アキュムレータおよびコンパレータを使用することによって適応等化を行うようにイネーブルされることができる。これらのエレメントは図面を簡略化するために示されていない。あらかじめ決められた個数のシンボルがサンプリングされたこと（これはブラインド等化インターバルの初期フェーズの終了を意味する）をコンパレータが検知した後、ＦＦＦ２０の係数制御回路は、コンパレータからの制御信号に応答して適切なスイッチング・ネットワークによりイネーブルされる。
【００２２】
ブラインド等化インターバルの初期フェーズと最終フェーズの全期間を通して、制御ジェネレータ２６内の差分シンボル・プロセッサ(differential symbol processor) ２１は、スライサ４０の対応する入力シンボルと出力シンボルの位置の間の差分を評価し、この差分の関数として出力スライス誤差(Slice Error) 制御信号を出力する。このプロセスは周知である。スライス誤差(Slice Error) 信号は、ブラインド等化モードと決定指向等化モードとの間におけるスイッチ４２のスイッチング動作を制御する。具体的には、あらかじめ決めた決定領域内で、プログラムされた（予測）シンボル点を取り巻くシンボル点の数があらかじめ決めた値まで達したことをスイッチ４２が検知したとき、システムは決定指向モードに切り替わる。決定領域内のシンボル点の数が増加したことは、収束が増大したことを示している。
【００２３】
例えば、シンボル・サンプル数が与えられているときの、決定領域の内側に位置するデータ点の数は、ユニット４２内のアキュムレータとカウンタによって測定される。決定領域内の測定されたサンプル数がスライス誤差(Slice Error) 信号の値で示された、あらかじめ決められたしきい値を越えていれば（例えば、１０００サンプルのうち５００）、スイッチ４２内のコンパレータはその値を検知し、ＭＵＸ４４をブラインド・モードから決定指向モードにスイッチさせる出力制御信号を出力する。決定指向モードでは、ＭＵＸ４４はスライサ４０の出力信号をデコーダ６０に伝達すると共に、リ・ロテータ５０を経由してＤＦＦ３０に伝達する。これと同時に、スイッチ４２で生成された制御信号は、（ローカル・マイクロコントローラを介して）ＭＵＸ２３のモード選択制御信号の状態を変更するために使用され、従って、決定指向モードにあるとき、ＭＵＸ２３は、スライス誤差信号（入力Ｐ）を決定指向モードにおけるＦＦＦ２０とＤＦＦ３０の係数制御信号として選択できるようにする。他の方法として、別のコンパレータをこの目的のために使用することも可能である。
【００２４】
ジェネレータ２６はスライス誤差信号を生成し、これを係数制御信号として決定指向インターバル期間中にＦＦＦ２０とＤＦＦ３０へ送り、それぞれに関連する係数の値を適応させる。従って、決定指向等化モードでは、ＦＦＦ２０は適応的に動作し、ＤＦＦ３０はノンリニア決定指向フィードバック・フィルタとして適応的に動作する。
【００２５】
この例では、ＦＦＦ２０は等化範囲が制限され、プリ・ゴースト成分とポスト・ゴースト成分の両方を等化するのではなく、プリ・ゴースト成分だけを等化する。これはアンチ・コーザル等化(anti-causal equalization - 反因果的等化) として知られている。ＤＦＦ３０はポスト・ゴースト成分だけを等化する。つまり、コーザル等化（causal equalization - 因果的等化) である。ＦＦＦ２０とＤＦＦ３０のこのような構成は、時間ドメインにおいて、特にポスト・ゴーストに関してタップ・オーバラップ（冗長タップ）が回避されるので、フィルタ・タップの効率的使用を意味する。
【００２６】
上述したシステムによれば、ブラインド等化インターバルの開始時にＦＦＦに頼らないでゴーストの等化が行われるので、大きなゴーストが存在するとき等化が高速化され、効率化される。その代わりに、ブラインド等化の開始時には、ＤＦＦ３０がリニアＩＩＲフィルタとして使用され、ポスト・ゴーストを等化したあとでＦＦＦ２０が適応化される。この結果は前述したように、リ・ロテータ５０の使用によって容易化される。ブラインド等化インターバルの開始時に、ＤＦＦ３０をリニア・フィードバック・フィルタとして動作させることの利点は、非常に大きな(far-out) ゴースト成分をキャンセルするフィードバック・フィルタの能力を示すことである。
【００２７】
さらに、上述したシステムによれば、ＦＦＦおよびＤＦＦの等化を用いた従来のシステムに比べて、ブラインド等化後にリニア動作モードからノンリニア決定指向モードへの移行がよりスムーズ化される。その理由は、ＤＦＦ３０は、リニア・モードで動作することによって事前に条件づけられたあとで、すなわち、その係数の多くがそれらの最終値の方向に適応化されたあとで、ノンリニア・モードで動作することを開始するからである。
【００２８】
以上の説明から理解されるように、従来のシステムでは、ＤＦＦとＦＦＦが共にブラインド等化インターバルの開始時に適応的に動作する場合、ＦＦＦのセンタ・タップはゴースト成分によって汚染される傾向があるので、ＦＦＦは不良チャネル(bad channel) を等化できないことになる。タップが汚染されると、ゴースト・エネルギがＤＣゲイン（利得）として除かれるので、イコライザの出力が減少することになる。これに対して、ここで開示したシステムでは、ブラインド等化モードにあるとき、遅延されたゴーストはＤＦＦ３０に関連したポスト・カーソル・フィルタ・タップによって除去される。開示したシステムでは、ブラインド等化インターバルの初期部分の期間中にＦＦＦを実質的に「凍結(freeze)」し、その１つの初期ノンゼロ・センタ・タップではゲインを一定に保ち、この初期インターバル期間中に可能な限りポスト・ゴースト・エネルギを減衰するためにＤＦＦのリニア・フィードバック動作を利用することによって、従来の解決方法の制約を回避している。従って、開示したシステムによると、ＦＦＦとＤＦＦの動作が分割されるので、プリ・ゴーストとポスト・ゴーストを効果的に減衰できるという利点がある。
【００２９】
本発明の原理を採用する他の構成も可能である。例えば、例えば、デ・ロテータ(de-rotator)３６は図示のように加算器２４の後ではなく、ＦＦＦ２０の前に置くことも可能である。しかし、このような構成では、ＦＦＦ２０に関連した遅延が搬送波回復ネットワーク制御ループに起こるので、搬送波回復ネットワークの効率性が低下することもあり得る。しかし、この場合には、リ・ロテータ(re-rotator)５０が不要になるので、ハードウェアが節減されることになる。
【００３０】
本発明の原理は、トレーニング信号に応答するシステムにも応用される。そのような場合には、トレーニング信号は誤差信号を生成するために使用され、この誤差信号は、ノンリニア決定指向モードに先行するＤＦＦの初期リニア動作モードにあるときＤＦＦ係数を更新するために使用される。
【００３１】
さらに、本発明の原理は、マルチポイント・マイクロウェーブ・ディストリビューション・システム(multipoint microwave distribution system - ＭＭＤＳ）などの地上放送システム、および、例えば、１６−ＱＡＭ、３２−ＱＡＭ、２５６−ＱＡＭなどの種々のＱＡＭフォーマットで使用することが可能である。
【図面の簡単な説明】
【図１】高精細テレビジョン（ＨＤＴＶ）受信装置などのように、本発明の原理によるイコライザ・システムを含んでいるテレビジョン受信装置の一部分を示すブロック図である。
【符号の説明】
１０ アンテナ
１６ Ａ／Ｄコンバータ
１８ 位相スプリッタ
２０ フィード・フォワード・フィルタ
２３ マルチプレクサ
２６ 制御ジェネレータ
３０ 決定フィードバック・イコライザ
３６ デ・ロテータ
４０ スライサ
４４ マルチプレクサ
４６ 搬送波回復ネットワーク
５０ リ・ロテータ
６０ デコーダ
６４ 出力プロセッサ
Claims (8)
- シンボルのコンステレーションを含み、望ましくない妨害を受けやすい受信信号を処理するシステムであって、
前記受信信号を等化するための適応フィード・フォワード・フィルタ（ＦＦＦ）と、
前記受信信号を等化するための適応決定フィードバック・フィルタ（ＤＦＦ）と、
等化された信号に応答するデモジュレータとを備え、
前記ＦＦＦは、（１）非決定指向等化インターバルの初期フェーズ期間には非適応動作を呈し、（２）前記非決定指向等化インターバルより後のフェーズ期間には非決定指向適応動作を呈し、（３）前記非決定指向等化インターバルに続く最終的等化インターバル期間には決定指向適応動作を呈し、
前記ＤＦＦは、（１）前記初期非決定指向等化フェーズ期間には非決定指向適応リニア動作を呈し、（２）前記非決定指向等化インターバルより後のフェーズ期間には非決定指向適応リニア動作を呈し、（３）前記最終的等化インターバル期間には非リニア決定指向適応動作を呈する
ことを特徴とするシステム。 - 請求項２に記載のシステムにおいて、
前記デモジュレータは前記ＦＦＦおよび前記ＤＦＦの少なくとも一方からの出力信号に応答し、該デモジュレータは受信信号の搬送周波数オフセットを表わしている制御信号を出力する制御ネットワークと、前記制御信号に応答して受信シンボル・コンステレーションを第１の方向に回転する第１のロテータとを含んでおりデモジュレーションを達成するようにしたデモジュレータと、
前記デモジュレータの出力信号に応答して、前記デモジュレータ出力信号を前記第１のロテータの方向とは反対の方向に回転し、再回転されたシンボル・コンステーション信号を得る第２のロテータと、
前記再回転信号を前記ＤＦＦに入力して等化を行う手段と
を含んでいることを特徴とするシステム。 - 請求項２に記載のシステムにおいて、
前記デモジュレータはシンボル・スライサを含み、該スライサは入力と出力をもち、該出力は前記非決定指向等化インターバル期間には切り離されていることを特徴とするシステム。 - 請求項１に記載のシステムにおいて、
前記非決定指向インターバルはブラインド等化インターバルであることを特徴とするシステム。 - 望ましくない妨害を受けやすい受信信号を処理するシステムであって、該システムはフィード・フォワード・フィルタ（ＦＦＦ）と決定フィードバック・フィルタ（ＤＦＦ）とを含んでいるものにおいて、該信号を等化する方法であって、
（ａ）非決定指向等化インターバルの初期フェーズ期間には、
（１）前記ＦＦＦの係数が更新されない静的条件下で前記ＦＦＦを動作させるステップと、
（２）前記ＤＦＦを非決定指向手法で適応させるステップと、
（ｂ）前記非決定指向等化インターバルより後のフェーズ期間には、
（１）前記ＦＦＦを非決定指向手法で適応させるステップと、
（２）前記ＤＦＦを非決定指向手法で適応させるステップと、
（ｃ）前記非決定指向等化インターバルに後続する等化インターバル期間には、
（１）前記ＦＦＦを決定指向モードで適応させるステップと、
（２）前記ＤＦＦを決定指向モードで適応させるステップと
を含んでいることを特徴とする方法。 - 請求項５に記載の方法において、
前記ＤＦＦは前記非決定指向等化インターバル期間にはリニア・フィルタとして動作し、
前記ＤＦＦは前記後続するインターバル期間には非リニア・フィルタとして動作することを特徴とする方法。 - 請求項５に記載の方法において、さらに、
（ｄ）前記受信信号の搬送周波数オフセットを表わしている制御信号を生成するステップと、
（ｅ）前記制御信号を前記決定指向モードにおいて前記ＦＦＦおよび前記ＤＦＦに入力するステップとを含むことを特徴とする方法。 - 請求項５に記載の方法において、
前記非決定指向インターバルはブラインド等化インターバルであることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US655,269 | 1996-06-04 | ||
| US08/655,269 US5712873A (en) | 1996-06-04 | 1996-06-04 | Multi-mode equalizer in a digital video signal processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075385A JPH1075385A (ja) | 1998-03-17 |
| JP3866375B2 true JP3866375B2 (ja) | 2007-01-10 |
Family
ID=24628229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14667297A Expired - Fee Related JP3866375B2 (ja) | 1996-06-04 | 1997-06-04 | ディジタル・ビデオ信号処理システムにおけるマルチモード・イコライザ |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5712873A (ja) |
| EP (1) | EP0812105B1 (ja) |
| JP (1) | JP3866375B2 (ja) |
| KR (1) | KR100540292B1 (ja) |
| CN (1) | CN1112041C (ja) |
| DE (1) | DE69734418T2 (ja) |
| HK (1) | HK1008290A1 (ja) |
| MY (1) | MY115670A (ja) |
| SG (1) | SG50838A1 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104442A (en) * | 1994-06-28 | 2000-08-15 | Samsung Electronics Co., Ltd. | Radio receiver for receiving both VSB and QAM digital HDTV signals |
| US20040213358A1 (en) * | 1994-05-23 | 2004-10-28 | Samsung Electronics Co., Ltd. | Radio receiver for receiving both VSB and QAM digital HDTV signals |
| US6005640A (en) * | 1996-09-27 | 1999-12-21 | Sarnoff Corporation | Multiple modulation format television signal receiver system |
| US6069917A (en) * | 1997-05-23 | 2000-05-30 | Lucent Technologies Inc. | Blind training of a decision feedback equalizer |
| US6356598B1 (en) * | 1998-08-26 | 2002-03-12 | Thomson Licensing S.A. | Demodulator for an HDTV receiver |
| US6178201B1 (en) * | 1998-03-11 | 2001-01-23 | Agilent Technologies Inc. | Controlling an adaptive equalizer in a demodulator |
| WO1999057805A1 (en) * | 1998-05-04 | 1999-11-11 | Libit Signal Processing Ltd. | Methods and apparatus for timing recovery of vestigial sideband (vsb) modulated signals |
| KR100309098B1 (ko) * | 1998-05-07 | 2001-11-15 | 윤종용 | 기준신호를갖는변복조방식디지털통신시스템수신장치에서의신호처리방법및장치와동일채널간섭신호제거를위한방법및장치 |
| US6816548B1 (en) * | 1998-06-23 | 2004-11-09 | Thomson Licensing S.A. | HDTV channel equalizer |
| US6483872B2 (en) * | 1998-08-25 | 2002-11-19 | Stmicroelectronics, Inc. | Method and apparatus for reducing convergence time |
| KR100442818B1 (ko) * | 1998-10-14 | 2004-09-18 | 삼성전자주식회사 | 순차적 갱신 적응형 등화기 및 그 방법 |
| US6842495B1 (en) * | 1998-11-03 | 2005-01-11 | Broadcom Corporation | Dual mode QAM/VSB receiver |
| AU1607400A (en) * | 1998-11-03 | 2000-05-22 | Broadcom Corporation | Dual mode qam/vsb receiver |
| US6775334B1 (en) * | 1998-11-03 | 2004-08-10 | Broadcom Corporation | Equalization and decision-directed loops with trellis demodulation in high definition TV |
| US20010028630A1 (en) * | 1998-11-09 | 2001-10-11 | Doron Burshtein | Methods and apparatus for robust and low-complexity QAM modulation |
| US6219379B1 (en) | 1998-11-17 | 2001-04-17 | Philips Electronics North America Corporation | VSB receiver with complex equalization for improved multipath performance |
| US6693958B1 (en) * | 1998-12-22 | 2004-02-17 | Thomson Licensing S.A. | Adaptive channel equalizer having a training mode |
| US6418164B1 (en) * | 1999-01-14 | 2002-07-09 | Nxtwave Communications, Inc. | Adaptive equalizer with enhanced error quantization |
| US6724706B1 (en) * | 1999-02-26 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Digital adaptive equalizer for different quality signals |
| KR100338755B1 (ko) * | 1999-07-12 | 2002-05-30 | 윤종용 | 디지털 신호 수신장치 및 그 방법 |
| US6870882B1 (en) * | 1999-10-08 | 2005-03-22 | At&T Corp. | Finite-length equalization over multi-input multi-output channels |
| US6628707B2 (en) * | 2001-05-04 | 2003-09-30 | Radiant Networks Plc | Adaptive equalizer system for short burst modems and link hopping radio networks |
| AU2003213579B2 (en) * | 2002-03-04 | 2008-11-13 | Glowlink Communications Technology | Detecting and measuring interference contained within a digital carrier |
| AU2003213704A1 (en) * | 2002-03-19 | 2003-10-08 | Thomson Licensing S.A. | Slicing algorithm for multi-level modulation equalizing schemes |
| US7110449B2 (en) * | 2002-04-16 | 2006-09-19 | Thomson Licensing | Decision feedback equalizer |
| AU2003226054A1 (en) * | 2002-04-17 | 2003-11-03 | Seo Weon Heo | Equalizer mode switch |
| KR100480881B1 (ko) * | 2002-06-27 | 2005-04-07 | 학교법인대우학원 | 에러궤환을 이용한 블라인드 적응결정 궤환 등화기 |
| KR100446304B1 (ko) * | 2002-08-16 | 2004-08-31 | 삼성전자주식회사 | 고화질 텔레비전에 사용되는 등화기 및 등화 방법 |
| US20050002474A1 (en) * | 2003-01-27 | 2005-01-06 | Limberg Allen Leroy | PAM radio signal receiver with phase-tracker succeeding adaptive FIR filtering and preceding adaptive IIR filtering |
| US7263122B2 (en) * | 2003-07-29 | 2007-08-28 | Synopsys, Inc. | Receiver based decision feedback equalization circuitry and techniques |
| KR100587336B1 (ko) * | 2003-12-01 | 2006-06-08 | 엘지전자 주식회사 | 위상보정 결정궤환 채널등화기 |
| DE602004032007D1 (de) * | 2003-12-19 | 2011-05-12 | Broadcom Corp | Entscheidungsrückgekoppelte Entzerrer und Takt- und Daten-Rückgewinnungsschaltung für Hochgeschwindigkeitsanwendungen |
| US7342981B2 (en) * | 2004-01-15 | 2008-03-11 | Ati Technologies Inc. | Digital receiver having adaptive carrier recovery circuit |
| WO2005114935A1 (en) * | 2004-05-12 | 2005-12-01 | Thomson Licensing | Carrier recovery architecture with improved acquisition |
| KR100605610B1 (ko) | 2004-12-09 | 2006-07-31 | 한국전자통신연구원 | 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법 |
| KR100623064B1 (ko) | 2005-05-23 | 2006-09-13 | 인하대학교 산학협력단 | 선형 등화기와 비선형 등화기를 결합한 적응형 등화 시스템및 방법 |
| KR100801055B1 (ko) * | 2006-10-16 | 2008-02-04 | 삼성전자주식회사 | 데이터 수신기 및 이를 구비하는 반도체 장치 |
| US8341506B2 (en) * | 2007-03-30 | 2012-12-25 | HGST Netherlands B.V. | Techniques for correcting errors using iterative decoding |
| US8116364B2 (en) * | 2007-04-18 | 2012-02-14 | Mediatek Inc. | Selective slicing equalizer |
| JP4534174B2 (ja) * | 2008-04-23 | 2010-09-01 | ソニー株式会社 | 復調回路、復調方法、プログラム、受信装置 |
| WO2014127514A1 (en) * | 2013-02-21 | 2014-08-28 | Qualcomm Incorporated | Method and apparatus for data aided timing recovery in 10gbase-t system |
| US9246587B2 (en) * | 2013-04-15 | 2016-01-26 | Broadcom Corporation | Compensation for optical multi-path interference |
| US9553743B2 (en) * | 2014-08-25 | 2017-01-24 | Broadcom Corporation | Two-dimensional (2D) decision feedback equalizer (DFE) slicer within communication systems |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2428946A1 (fr) * | 1978-06-13 | 1980-01-11 | Ibm France | Procede et dispositif pour initialiser un egaliseur adaptatif a partir d'un signal de donnees inconnu dans un systeme de transmission utilisant la modulation d'amplitude en quadrature |
| FR2454732A1 (fr) * | 1979-04-17 | 1980-11-14 | Ibm France | Procede et dispositif pour initialiser un egaliseur adaptatif a partir d'un signal de donnees inconnu dans un systeme de transmission utilisant une modulation a double bande laterale-porteuses en quadrature |
| AU655384B2 (en) * | 1991-07-26 | 1994-12-15 | General Instrument Corporation | Carrier phase recovery for an adaptive equalizer |
| JP2542470B2 (ja) * | 1992-01-31 | 1996-10-09 | 富士通株式会社 | デ―タモ―ド収束装置及び方法 |
| US5539773A (en) * | 1992-02-17 | 1996-07-23 | Thomson Consumer Electronics S.A. | Method and apparatus for ghost cancelling and/or equalizing |
| JP2795053B2 (ja) * | 1992-05-25 | 1998-09-10 | 日本電気株式会社 | 復調装置 |
| JPH0744473B2 (ja) * | 1993-02-02 | 1995-05-15 | 日本電気株式会社 | 復調システム |
| JPH06244879A (ja) * | 1993-02-19 | 1994-09-02 | Fujitsu Ltd | 特殊トレーニングパターンを用いた変復調方式 |
| US5414732A (en) * | 1993-05-17 | 1995-05-09 | Loral Aerospace Corp. | Adaptive equalizer and method for operation at high symbol rates |
| KR970009687B1 (ko) * | 1993-06-02 | 1997-06-17 | 삼성전자 주식회사 | 디지탈통신을 위한 적응 등화시스템 |
| US5733374A (en) * | 1993-07-19 | 1998-03-31 | Ekenberg; Tor | Painting booth and robotic painting installation therefor |
| KR0124597B1 (ko) * | 1994-04-12 | 1997-12-01 | 구자홍 | 에이치디티브이(hdtv)용 채널등화기 |
| US5471504A (en) * | 1994-04-14 | 1995-11-28 | Computer & Communication Research Laboratories | Bilinear decision feedback equalizer |
| US5539774A (en) * | 1994-06-15 | 1996-07-23 | International Business Machines Corporation | Dual decision equalization method and device |
| US5517213A (en) * | 1994-09-29 | 1996-05-14 | Thomson Consumer Electronics, Inc. | Process for fast blind equalization of an adaptive equalizer |
| US5550596A (en) * | 1994-11-25 | 1996-08-27 | Thomson Multimedia Sa | Digital television signal processing system including a co-channel rejection filter |
| US5602872A (en) * | 1994-12-19 | 1997-02-11 | Texas Instruments Incorporated | Method and system for controlling an adaptive, blind, fractionally spaced equalizer |
| US5572547A (en) * | 1995-10-04 | 1996-11-05 | Zenith Electronics Corporation | System for controlling the operating mode of an adaptive equalizer |
| KR0166270B1 (ko) * | 1995-11-30 | 1999-02-01 | 배순훈 | Qam 신호 결정 궤환 등화기 |
-
1996
- 1996-06-04 US US08/655,269 patent/US5712873A/en not_active Expired - Lifetime
-
1997
- 1997-05-28 EP EP97108576A patent/EP0812105B1/en not_active Expired - Lifetime
- 1997-05-28 DE DE69734418T patent/DE69734418T2/de not_active Expired - Lifetime
- 1997-06-03 CN CN97112968.1A patent/CN1112041C/zh not_active Expired - Fee Related
- 1997-06-03 MY MYPI97002444A patent/MY115670A/en unknown
- 1997-06-03 KR KR1019970022854A patent/KR100540292B1/ko not_active IP Right Cessation
- 1997-06-04 JP JP14667297A patent/JP3866375B2/ja not_active Expired - Fee Related
- 1997-06-30 SG SG1997001838A patent/SG50838A1/en unknown
-
1998
- 1998-07-17 HK HK98109241A patent/HK1008290A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG50838A1 (en) | 1998-07-20 |
| DE69734418D1 (de) | 2005-12-01 |
| EP0812105A2 (en) | 1997-12-10 |
| EP0812105A3 (en) | 1999-09-22 |
| JPH1075385A (ja) | 1998-03-17 |
| KR100540292B1 (ko) | 2006-03-22 |
| KR980004315A (ko) | 1998-03-30 |
| CN1112041C (zh) | 2003-06-18 |
| MX9704115A (es) | 1998-06-30 |
| HK1008290A1 (en) | 1999-05-07 |
| MY115670A (en) | 2003-08-30 |
| DE69734418T2 (de) | 2006-06-14 |
| CN1171013A (zh) | 1998-01-21 |
| US5712873A (en) | 1998-01-27 |
| EP0812105B1 (en) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866375B2 (ja) | ディジタル・ビデオ信号処理システムにおけるマルチモード・イコライザ | |
| US6816548B1 (en) | HDTV channel equalizer | |
| JP4845246B2 (ja) | トレーニングモードを有する適応チャネル等化器 | |
| KR100385030B1 (ko) | 디지탈비디오신호처리시스템 | |
| EP0752173B1 (en) | Blind equalizer for a vestigial sideband signal | |
| US6985549B1 (en) | Blind cost criterion timing recovery | |
| US5835532A (en) | Blind equalizer for a vestigial sideband signal | |
| JP3969745B2 (ja) | 複数ディジタル変調フォーマットを復調できる受信機 | |
| US7031405B1 (en) | Carrier phase estimation based on single-axis constant modulus cost criterion and Bussgang criteria | |
| KR20040102096A (ko) | 등화기 상태 모니터 | |
| EP1759476B1 (en) | Dual-mode equalizer in an atsc-dtv receiver | |
| US20080031316A1 (en) | Carrier Recovery Architecture With Improved Acquisition | |
| JP4425520B2 (ja) | 高精細度テレビジョン信号用のブラインド等化装置 | |
| Bouttier | A truly recursive blind equalization algorithm | |
| MXPA97004115A (en) | Multimodal equalizer in a digi video signal processing system | |
| Chung et al. | Fast recovery blind equalization for time-varying channels using “run-and-go” approach | |
| MXPA00012800A (en) | Hdtv channel equalizer | |
| KR20000034434A (ko) | 디지털 지상방송 및 케이블방송 수신기의 복조회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060922 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |