KR0166270B1 - Qam 신호 결정 궤환 등화기 - Google Patents

Qam 신호 결정 궤환 등화기 Download PDF

Info

Publication number
KR0166270B1
KR0166270B1 KR1019950045873A KR19950045873A KR0166270B1 KR 0166270 B1 KR0166270 B1 KR 0166270B1 KR 1019950045873 A KR1019950045873 A KR 1019950045873A KR 19950045873 A KR19950045873 A KR 19950045873A KR 0166270 B1 KR0166270 B1 KR 0166270B1
Authority
KR
South Korea
Prior art keywords
signal
phase channel
unit
filter
subtractor
Prior art date
Application number
KR1019950045873A
Other languages
English (en)
Other versions
KR970031619A (ko
Inventor
이창의
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950045873A priority Critical patent/KR0166270B1/ko
Publication of KR970031619A publication Critical patent/KR970031619A/ko
Application granted granted Critical
Publication of KR0166270B1 publication Critical patent/KR0166270B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 QAM 신호 결정 궤환 등화기에 관한 것으로, 본 발명의 등화기는 피드포워드 필터부(150)와; 피드백 필터부(152); 감산부(154); 복소수 곱셈부(156); 신호 판별부(158); 탭계수 연산부(160); 및 디지탈 위상 동기 루프(162)로 구성되어 있으며, 본 발명에 따르면 변형된 복소 필터링 알고리즘을 사용하여 피드포워드 필터부와 피드백 필터부를 구현함으로써 유한 충격 응답 필터의 수를 1/4 정도 줄일 수 있게 되어 하드웨어 내의 칩 사이즈를 감소시킬 수 있다.

Description

QAM 신호 결정 궤환 등화기
제1도는 결정 궤환 등화기에 대한 블럭도.
제2도는 유한 충격 응답 필터의 구성도.
제3도는 유한 충격 응답 적응 디지탈 필터부의 세부 구성도.
제4도는 종래의 QAM 신호 결정 궤환 등화기의 블럭도.
제5도는 본 발명에 따른 QAM 신호 결정 궤환 등화기의 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
150 : 피드포워드 필터부 152 : 피드백 필터부
154 : 감산부 156 : 복소수 곱셈부
158 : 신호 판별부 160 : 탭계수 연산부
162 : 디지탈 위상 동기 루프
본 발명은 디지탈 방식인 QAM(Quadrature Amplitude Modulation: 이하, QAM 이라 한다.) 신호 모두를 등화하기 위한 결정 궤환 등화기(DFE: Decision Feedback Equalizer)에 관한 것이다.
QAM 변조 방식을 이용한 디지탈 신호 전송은 이미 미국 등지에서 유선 방송(CATV: Cable Television) 등에 응용되고 있다.
디지탈 방송의 가장 큰 장점은 신호의 왜곡이 디지탈 신호를 잘못 판정하지 않을 정도로 작게 일어난다면 화질을 완벽하게 복원할 수 있다는 것이다.
반면, 현재의 NTSC(National Television System Commtittee: 이하, NTSC 라 한다.)방식이 채택하고 있는 아날로그 방식은 화질의 왜곡이 신호의 왜곡에 비례해서 나타나므로 완벽한 복원은 불가능하지만 전송중에 약간의 왜곡이 발생하여도 알아보지 못할 정도의 심한 화질 저하는 일어나지 않는다.
그러나, 디지탈 방식은 신호의 열화가 디지탈 신호의 잘못된 판정을 일으키면 화질에 심각한 영향을 줄 수 있으므로 이를 방지할 수 있는 장치가 필요하다.
즉, 송신단에서 전송된 신호는 전송 채널을 거치면서 여러 가지 왜곡이 생기는데, 왜곡을 발생시키는 요인으로는 가우스 열잡음, 임펄스 잡음, 신호의 강도가 시간적으로 변동하는 현상인 페이딩(fading)에 의한 가산형 또는 승산형 잡음, 주파수 변화, 비선형성, 시간적 분산(time dispersion) 등에 의한 변형이 있다.
이와 같이 비이상적인 전송 채널에 의해서 발생한 왜곡을 보상하므로써 수신측에서 비트 검출 오류를 감소시키는 기법을 채널 등화(channel equalization)라 하며, 이러한 기법을 행하는 등화기(Equalizer)는 송신단에서 전송된 신호의 왜곡을 보상해 주는 것으로 시간에 따른 채널의 특성 변화를 그때 그때 보상하는 역할을 한다.
등화기의 가장 기본 적인 원리는 전송 채널의 전달 함수를 구하여 이 전달 함수의 역함수 특성을 갖도록 회로를 구성하는 것이다.
그러나, 채널의 특성이 항상 일정한 것이 아니라 시간과 장소에 따라 수시로 변하기 때문에 그때 그때마다 채널 특성을 따라갈 수 있도록 등화기를 구성해야 하는데 이와 같은 등화기를 적응 등화기(Adaptive Equalizer)라 한다.
상기 적응 등화기의 특성을 구체적으로 살펴보면, 기준 신호를 x(n), 채널의 출력 신호를 y(n)과 채널의 충격 응답을 hi로 표시했을때, 이들 사이의 관계식은 다음과 같다.
적응 등화기의 유한 충격 응답(FIR: Finite Impulse Response)인 등화기의 출력 z(n)은 다음과 같다.
여기서, wi는 등화기의 계수를 나타내며 L 은 등화기 탭의 계수이다. 등화기 탭 계수를 구하기 위하여 추정 오차 e(n)을 기준 신호 d(n)와 필터 출력 z(n)의 차로 정의하면 다음과 같이 쓸 수 있다.
평가 함수를 e2(n) 으로 정의하고 기울기 벡터를 구하면 기울기 벡터의 추정값은 다음 식과 같다.
최대 경사법을 이용하여 필터 계수를 구하면 다음과 같이 구할 수 있다.
여기서, μ 는 수렴 속도와 수렴후 에러값을 결정하는 수렴 상수이다.
상기와 같은 특성을 갖는 적응 등화기의 동작 원리는 다음과 같다.
채널의 특성을 전혀 모르는 경우에 신호 수신 초기에 훈련열(training sequence)을 송신하여 이 기간 동안 등화기의 탭계수들을 채널의 왜곡 특성이 상쇄되도록 결정하고, 이 기간이 끝나면 판정 의거(decision-directed)모드로 들어가서 정상적인 데이타 전송이 이루어지게 된다.
그러나, 실제로 많은 응용에서는 훈련열 없이 초기에 등화되는 것이 필요한데 즉, 훈련열 없이도 수신된 신호만으로 채널 왜곡을 줄일 수 있어야 한다.
이어서, 왜곡된 신호를 보상하는 여러가지 적응 등화 방법은 평가 기준과 필터 구조, 훈련 신호(training sequence)의 사용 여부에 따라 구분된다.
상기 평가 기준은 MSE(Mean Squared Error)와 LS(Least Squares)로 구분되며, 필터 구조는 횡단선 구조 필터와 격자 구조 필터로 나뉘고, 훈련 신호의 사용 여부에 따라서 훈련 신호를 사용하는 등화기와 사용하지 않는 자력(blind) 등화 기법으로 나뉘는데, 이때 사용되는 훈련 신호는 수신측에서 어떤 기능을 자동으로 조정할 수 있도록 송신측에서 보내주는 기준 신호를 말한다.
상기 훈련 신호를 필요로 하지 않는 자력 등화 수렴 속도는 늦지만 개안도(eye diagram)가 닫혀있을 경우, 즉 잡음이 많은 경우에도 직접 결정 알고리듬보다 수렴의 안전성이 있다.
한편, 평균 자승 오차(MSE: Mean Squared Error) 평가 기준을 이용하는 등화기로는 LMS(Least Mean Square)등화기, 결정 궤환 LMS(DF-LMS: Decision Feedback LMS) 등화기, LMS 알고리듬을 격자 필터에 적용한 GAL(Gradient Adaptive Lattice) 등화기 등이 있고, LS(Least Squares) 평가 기준을 이용하는 등화기로는 RLS(Recursive Least Squares) 등화기와 이를 격자 필터에 적용한 LSL(Least Squares Lattice) 등화기가 있다.
제1도는 결정 궤환 등화기에 대한 블럭도로서, 결정 궤환 등화기(Decision Feedback Equalizer)는 갱신된 탭 계수 값을 가지고 입력 신호를 필터링하여 출력하는 FFE 필터부(1)와; 갱신된 탭 계수값을 가지고 과거에 검출된 신호 심볼을 사용하여 현존하는 신호간의 간섭을 제거하는 DFE 필터부(2); 상기 FFE 필터부(1)의 출력 신호에서 상기 DFE 필터부(2)의 출력 신호를 감산하는 감산기(3); 상기 감산기(3)에서 감산된 신호와 반송파 복원 신호를 입력받아 믹서하여 기저 신호를 출력하는 제 1 주파수 믹서부(4); 상기 출력된 기저 신호를 입력받아 판별 신호를 출력하는 판별 신호를 출력하는 신호 판별부(6); 상기 제 1 주파수 믹서부(4)에서 출력된 기저 신호와 신호 판별부(6)에서 출력된 판별 신호를 입력받아 두 신호의 차로서 판별 오차 신호를 출력하는 감산부(8); 상기 감산된 판별 오차 신호를 입력받아 반송파 신호를 출력하는 반송파 복원부(10); 상기 감산부(8)에서 출력된 판별 오차 신호와 상기 반송파 복원부(10)에서 출력된 반송파 신호를 입력받아 믹서하여 오차 신호를 출력하는 제 2 주파수 믹서부(12); 상기 출력된 오차 신호를 입력받아 판정 궤환 등화 알고리듬에 의해 연산된 교정 오차 신호를 출력하는 오차 연산부(14); 및 상기 교정 오차 신호를 입력받아 적응 알고리듬에 따라 필터부(2)의 탭계수 값을 갱신한 후 그 갱신된 탭계수 신호를 상기 필터부(1,2)에 인가하는 탭계수 갱신부(16)로 구성된다.
상기와 같이 구성된 결정 궤환 등화기는 입력 신호가 FFE 필터부(1)를 거쳐 필터링되고 과거에 검출된 신호 심볼을 사용하여 현존하는 신호간의 간섭을 DFE 필터부(2)에서 제거한 후, 감산기(3)는 상기 FFE 필터부(1)의 출력 신호에서 상기 DFE 필터부(2)의 출력 신호를 감산하고, 상기 감산된 신호와 반송파 복원 신호는 제 1 주파수 믹서부(4)에 입력되어 믹서된 후 기저 신호로 출력되고, 상기 기저 신호는 신호 판별부(6)를 거쳐 출력된 판별 신호와 함께 감산부(8)에 입력되어 두 신호의 차 신호로서 판별 오차 신호가 출력되고, 상기 출력된 판별 오차 신호가 반송파 복원부(10)에 입력되어 반송파 신호가 출력되며 그 반송파 신호가 상기 제 1 주파수 믹서부(4) 및 제 2 주파수 믹서부(12)에 입력되어 필터 출력 신호가 기저 신호로 변환됨과 동시에 판별 오차 신호가 오차 신호로 변환되고, 상기 제 2 주파수 믹서부(12)의 결과인 상기 오차 신호를 오차 연산부(14)에 입력하여 판정 궤환 등화 알고리듬에 의해 연산된 교정 오차 신호를 출력하고, 상기 교정 오차 신호를 입력받아 적응 알고리듬에 따라 탭계수 갱신부(16)에서 탭계수 값을 갱신하여 그 갱신된 탭계수 신호를 상기 필터부(1, 2)에 인가하도록 동작된다.
제2도는 유한 충격 응답 필터의 구성도로서, 유한 충격 응답 필터(Finite Impulse Response filter : FIR filter)는 입력되는 탭계수 신호 및 탭어드레스 신호에 의해 갱신된 탭계수를 가지고 입력 신호를 필터링한 신호를 출력하는 유한 충격 응답 적응 디지탈 필터부(20)와; 상기 필터링된 신호와 요구 신호간의 차이인 오차 신호를 출력하는 감산기(22); 상기 오차 신호를 입력받아 탭계수 갱신 값을 연산하는 탭계수 갱신값 연산부(24); 상기 유한 충격 응답 적응 디지탈 필터부(20)의 각 탭에 해당하는 탭어드레스 신호를 생성하여 출력하는 탭어드레스 생성부(26); 및 상기 탭계수 갱신값 연산부(24)의 연산 결과인 n+1 개의 탭 계수 값을 저장하고 입력되는 상기 탭어드레스 신호에 해당하는 탭계수 값을 상기 유한 충격 응답 적응 디지탈 필터부(20)에 인가하는 탭계수 버퍼(28)로 구성된다.
제3도는 유한 충격 응답 적응 디지탈 필터부의 세부 구성도로서, 유한 충격 응답 적응 디지탈 필터부(20)는 상기 제2도의 탭어드레스 생성부(26)로부터의 탭어드레스 신호와 탭계수 버퍼부(28)로부터의 탭계수 신호를 입력받아 탭계수를 출력하는 탭계수 레지스터부(30A-1) 및 입력 신호와 탭계수 레지스터부(30A-2)에서 출력된 탭계수를 곱한 후 곱셈 결과를 출력하는 곱셈기(30A-3)로 구성되는 기본 필터링부(30A)와; 입력 신호를 받아들여 제 1 래치 신호를 출력하는 제 1 입력 신호 래치부(30B-1a) 와 상기 제2도의 탭어드레스 생성부(26)로부터의 탭어드레스 신호와 탭계수 버퍼부(28)로부터의 탭계수 신호를 입력받아 탭계수를 출력하는 제 1 탭계수 레지스터부(30B-2a) 및 상기 제 1 래치 신호와 상기 제 1 탭계수 레지스터부(30B-2a)에서 출력된 탭계수를 곱한 후 곱셈 결과를 출력하는 제 1 곱셈기(30B-3a)를 일조로 하여 다수개(n 개)가 병렬로 연결된 보조 필터링부(30B); 및 각 곱셈기(30a-3,30B-3a ∼ 30B-3n)로부터 출력된 곱셈 결과를 더하여 입력 신호를 필터링한 출력 신호를 출력하는 덧셈부(30C)로 구성된다.
상기와 같이 구성된 종래의 유한 충격 응답 적응 디지탈 필터의 동작을 살펴보면, 입력 신호가 유한 충격 응답 적응 디지탈 필터부(20) 및 탭계수 갱신값 연신부(24)로 인가된다.
유한 충격 응답 적응 디지탈 필터부(20)에서는 입력 신호가 제 1 입력 신호 래치부(30B-1a)와 곱셈기(30A-3)에 인가되면, 제 1 입력 신호 래치부(30B-1a)에서는 제 1 래치 신호를 출력하고, 곱셈기(30A-3)에서는 탭계수 레지스터부(30A-2)로부터 출력된 탭계수와 상기 입력 신호를 곱한 후 그 곱셈 결과를 출력하고, 제 1 곱셈기(30B-3a)에서도 곱셈기(30A-3)와 동일한 방법으로 제 1 래치 신호와 제 1 탭계수 레지스터부(30B-2a)의 출력인 탭계수를 곱하여 덧셈부(30C)로 결과를 출력하며, 상기와 동일한 방법으로 제 n 번째 곱셈기(30B-3n)의 출력까지 덧셈부(30C)에서 합산하여 신호를 출력하도록 동작한다.
이때 유한 충격 응답 적응 디지탈 필터부(20)에 인가되는 탭계수 신호는 함께 인가되는 탭어드레스 신호에 의해 선택되는 탭계수 레지스터부(30A-2, 30B-2a∼30B-2n) 중의 하나에 저장된다.
결국, 모든 탭계수 레지스터부(30A-2, 30B-2a∼30B-2n)에 새로운 탭계수를 기록하기 위해서는 n+1 회에 걸쳐 탭계수 신호와 탭어드레스 신호를 입력해야 한다.
탭계수 갱신값 연산부(24)에서는 요구 신호와 덧셈부(30C)의 출력 신호간의 차이인 오차 신호를 입력받아 탭계수 갱신값 연산을 수행하고, 연산 결과인 n+1 개의 탭계수 값은 일단 탭계수 버퍼부(28)에 모두 기록한다.
탭어드레스 생성부(26)에서는 유한 충격 응답 적응 디지탈 필터부(20)의 각 탭에 해당하는 탭어드레스 신호를 출력하여 상기 유한 충격 응답 적응 디지탈 필터부(20) 및 탭계수 버퍼부(28)에 인가한다.
탭계수 버퍼부(28)에서는 입력되는 탭어드레스 신호에 해당하는 탭계수 값을 탭계수 신호로써 상기 유한 충격 응답 적응 디지탈 필터부(20)에 인가하고 상기 유한 충격 응답 적응 디지탈 필터부(20)의 탭계수가 모두 갱신되고 난 후에야 비로소 입력 신호에 대한 필터링이 이루어지고 그 필터링된 신호가 출력된다.
제4도는 종래의 QAM 신호결정 궤환 등화기의 블럭도로서, 종래의 등화기는 입력되는 동위상 채널과 직각 위상 채널의 신호에 대한 직류 오프셋을 제거하는 직류 오프셋 제거부(100)와; 상기 직류 오프셋이 제거된 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드포워드 필터부(102); 판별 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드백 필터부(104); 상기 피드포워드 필터부(102)로부터의 필터링 신호와 상기 피드백 필터부(104)로부터의 필터링 신호를 감산하여 차신호를 출력하는 감산부(106); 상기 차신호와 자동 이득 제어 신호를 곱셈하는 곱셈부(108); 상기 곱셈부(108)로부터의 출력 신호를 입력받아 정현신호 및 여현 신호를 곱하여 반송파의 주파수와 위상 오차를 보정해주는 복소수 곱셈부(110); 상기 복소수 곱셈부(110)로부터의 출력 신호를 입력받아 판별 신호를 출력하는 신호 판별부(112); 상기 복소수 곱셈부(110)의 출력 신호와 상기 신호 판별부(112)의 판별 신호를 입력받아 탭계수를 계산한 후 그 계산된 탭계수를 상기 피드포워드 필터부(102)와 상기 피드백 필터부(104)로 출력하는 탭계수 연산부(114); 및 상기 복소수 곱셈부(110)의 출력 신호을 입력받아 위상 오차를 제거하기 위해 정현 신호와 여현 신호를 출력하고 이득을 조절하기 위해 제어 신호를 출력하는 디지탈 위상 동기 루프(116)로 구성된다.
상기 직류 오프셋 제거부(100)는 동위상 채널의 신호(I)에 대한 직류 오프셋을 제거하는 제 1 직류 오프셋 제거기(100-1); 및 직각 위상 채널의 신호(Q)에 대한 직류 오프셋을 제거하는 제 2 직류 오프셋 제거기(100-2)로 구성된다.
상기 피드포워드 필터부(102)는 상기 직류 오프셋이 제거된 동위상에 해당하는 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제 1 유한 충격 응답 필터(102-1:CI), 제 2 유한 충격 응답 필터(102-2: CI); 및 상기 직류 오프셋이 제거된 직각 위상에 해당하는 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제 3 유한 충격 응답 필터(102-3: CQ), 제 4 유한 충격 응답 필터(102-4: CQ); 상기 제 1 유한 충격 응답 필터(102-1)의 출력 신호에서 상기 제 3 유한 충격 응답 필터(102-3)의 출력 신호를 감산하는 감산기(102-5); 및 상기 제 2 유한 충격 응답 필터(102-2)의 출력 신호와 상기 제 4 유한 충격 응답 필터(102-4)의 출력 신호를 가산하는 가산기(102-6)로 구성된다.
상기 피드백 필터부(104)에서는 동위상(I)채널에 대한 판별 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제 1 유한 충격 응답 필터(104-1:DI), 제 2 유한 충격 응답 필터(104-2: DI); 및 직각 위상(Q)채널에 대한 판별 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제 3 유한 충격 응답 필터(104-3: DQ), 제 4 유한 충격 응답 필터(104-4: DQ); 상기 제 1 유한 충격 응답 필터(104-1)의 출력 신호에서 상기 제 3 유한 충격 응답 필터(104-3)의 출력 신호를 감산하는 감산기(104-5); 및 상기 제 2 유한 충격 응답 필터(104-2)의 출력 신호와 상기 제 4 유한 충격 응답 필터(104-4)의 출력 신호를 가산하는 가산기(104-6)로 구성된다.
상기 감산부(106)는 상기 피드포워드 필터부(102)로부터의 동위상 채널에 대한 필터링 신호와 상기 피드백 필터부(104)로부터의 동위상 채널에 대한 필터링 신호를 감산하여 차신호를 출력하는 제 1 감산기(106-1); 및 상기 피드포워드 필터부(102)로부터의 직각 위상 채널에 대한 필터링 신호와 상기 피드백 필터부(104)로부터의 직각 위상 채널에 대한 필터링 신호를 감산하여 차신호를 출력하는 제 2 감산기(106-2)로 구성되어 있다.
상기 곱셈부(108)는 동위상 채널에 대한 차신호와 자동 이득 제어 신호를 곱셈하는 제 1 곱셈기(108-1); 및 직각 위상 채널에 대한 차신호와 자동 이득 제어 신호를 곱셈하는 제 2 곱셈기(108-2)로 구성되어 있다.
상기 복소수 곱셈부(110)는 상기 곱셈부(108)에서 출력된 동위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(116)로부터의 여현 신호를 곱셈하는 제 1 곱셈기(110-1)와; 상기 곱셈부(108)에서 출력된 직각 위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(116)로부터의 정현 신호를 곱셈하는 제 2 곱셈기(110-2); 상기 곱셈부(108)에서 출력된 동위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(116)로부터의 정현 신호를 곱셈하는 제 3 곱셈기(110-3); 상기 곱셈부(108)에서 출력된 직각 위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(116)로부터의 여현 신호를 곱셈하는 제 4 곱셈기(110-4); 상기 제 1 곱셈기(110-1)의 출력 신호와 상기 제 2 곱셈기(110-2)의 출력 신호를 감산하는 감산기(110-5); 및 상기 제 3 곱셈기(110-3)의 출력 신호와 상기 제 4 곱셈기(110-4)의 출력 신호를 합산하는 가산기(110-6)로 구성되어 있다.
상기 신호 판별부(112)는 상기 복소수 곱셈부(110)로부터의 동위상 채널의 신호를 입력받아 판별 신호를 출력하는 제 1 신호 판별기(112-1); 및 상기 복소수 곱셈부(110)로부터 출력된 직각 위상 채널의 신호를 입력받아 판별 신호를 출력하는 제 2 신호 판별기(112-2)로 구성되어 있다.
상기 디지탈 위상 동기 루프(116)는 상기 복소수 곱셈부(110)로부터의 동위상 채널에 대한 출력 신호와 직각 위상 채널에 대한 출력 신호를 입력받아 위상차를 검출해내는 오차 검출부(116-1)와; 상기 검출된 위상 오차의 이득을 조절하고 누적하는 누적부(116-2); 상기 누적부(116-2)의 출력 신호를 입력받아 정현 신호와 여현 신호를 출력하는 정현 및 여현 신호 발생부(116-3); 및 상기 발생된 여현 신호를 입력받아 이득 제어 신호를 출력하는 누적 제한부(116-4)로 구성되어 있다.
제4도를 참조하여 종래의 복소 필터링을 중심으로 동작을 살펴보면 다음과 같다.
QAM 신호는 기저 대역에서 복소 신호(I,Q 신호)이므로 이를 등화하기 위해서는 복소 필터가 요구된다.
만약, 복소 필터의 입력 신호를 Y = YI+ jYQ, 필터 계수를 C = CI+ jCQ, 필터 출력을 Z = ZI+ jZQ라고 하면, 이들 사이의 관계식은 다음과 같다. (* 표시는 컨벌루션(convolution)을 의미한다.)
종래의 복소 필터링은 상기 제 6 식 에서 처럼 4개의 필터링으로 구성되므로 이를 이용하여 결정 궤환 등화기를 구현하면 제4도에 도시한 것처럼 8 개의 유한 충격 응답 필터(FIR filter: 102-1, 102-2, 102-3, 102-4, 104-1, 104-2, 104-3, 104-4)가 소요된다.
다시 말해서, QAM 신호에는 동위상(I) 채널의 신호와 직각 위상(Q) 채널의 신호가 포함되어 있기 때문에 제4도에 도시된 피드포워드 필터부(102)내의 제 1 유한 충격 응답 필터(102-1: CI), 제 2 유한 충격 응답 필터(102-2: CI), 제 3 유한 충격 응답 필터(102-3: CQ) 및 제 4 유한 충격 응답 필터(102-4: CQ)가 모두 이용되는데, 동위상(In-phase: I) 채널의 신호는 제 1 유한 충격 응답 필터(102-1: CI)와 제 2 유한 충격 응답 필터(102-2: CI)에서 필터링되고, 직각 위상 (Quadrature :Q) 채널의 신호는 제 3 유한 충격 응답 필터(102-3: CQ) 와 제 4 유한 충격 응답 필터(102-4: CQ)에서 필터링된다.
또한, 제4도에 도시된 피드백 필터부(104)내에서도 QAM 신호 입력시 제 1 유한 충격 응답 필터(104-1: DI), 제 2 유한 충격 응답 필터(104-2: DI), 제 3 유한 충격 응답 필터(104-3: DQ) 및 제 4 유한 충격 응답 필터(104-4: DQ) 모두에서 필터링이 이루어진다.
결국, QAM 신호가 입력된 경우에는 등화된 동위상 채널의 신호(I')는 신호 판별부(112)의 제 1 신호 판별기(112-1)에서 출력되고, 등화된 직각 위상 채널의 신호(Q')는 신호 판별부(112)내의 제 2 신호 판별기(112-2)에서 출력된다.
이처럼 상기와 같은 종래의 QAM 신호 등화기에서는 피드포워드 필터부(102)와 피드백 필터부(104)내에 각각 4 개씩의 유한 충격 응답 필터(FIR filter)가 소요되므로 하드웨어 구현시 사이즈가 매우 크다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 소정의 복소 필터링 알고리즘을 적용하여 얻어낸 공통적인 필터 계수를 이용함으로써 복소 필터에 사용되는 유한 충격 응답 필터의 수를 감속시킨 QAM 신호 결정 궤환 등화기를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 QAM 신호 결정 궤환 등화기는, 동위상 채널과 직각 위상 채널에 대한 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드포워드 필터부와; 동위상 채널과 직각 위상 채널에 대한 판별 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드백 필터부; 상기 피드포워드 필터부로부터의 필터링 신호와 상기 피드백 필터부로부터의 필터링 신호를 감산하여 차신호를 출력하는 감산부; 상기 감산부로부터의 동위상 채널과 직각 위상 채널에 대한 차신호를 입력받아 반송파의 주파수와 위상 오차를 보정해주는 복소수 곱셈부; 상기 복소수 곱셈부로부터의 동위상 채널의 신호와 직각 위상 채널의 신호를 입력받아 판별 신호를 출력하는 신호 판별부; 상기 복소수 곱셈부로부터의 출력 신호와 상기 신호 판별부로부터의 판별 신호를 입력받아 탭계수를 계산한 후 그 계산된 탭계수를 상기 피드포워드 필터부와 상기 피드백 필터부로 출력하는 탭계수 연산부; 및 상기 신호 판별부로부터의 판별 신호를 입력받아 위상 오차를 보정해주기 위한 신호를 출력하는 디지탈 위상 동기 루프로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대해서 설명하기로 한다.
제5도는 본 발명에 따른 QAM 신호 결정 궤환 등화기에 대한 블럭도로서, 본 발명의 QAM 신호 결정 궤환 등화기는 동위상 채널(I)과 직각 위상 채널(Q)에 대한 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드포워드 필터부(150)와; 동위상 채널(I)과 직각 위상 채널(Q)에 대한 판별 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드백 필터부(152); 상기 피드포워드 필터부(150)로부터의 필터링 신호와 상기 피드백 필터부(152)로부터의 필터링 신호를 감산하여 차신호를 출력하는 감산부(154); 상기 감산부(154)로부터의 동위 채널(I)과 직각 위상 채널(Q)에 대한 차신호를 입력받아 반송파의 주파수와 위상 오차를 보정해주는 복소수 곱셈부(156); 상기 복소수 곱셈부(156)로부터의 동위상 채널(I)의 신호와 직각 위상 채널(Q)의 신호를 입력받아 판별 신호를 출력하는 신호 판별부(158); 상기 복소수 곱셈부(156)로부터의 출력 신호와 상기 신호 판별부(158)로부터의 판별 신호를 입력받아 탭계수를 계산한 후 그 계산된 탭계수를 상기 피드포워드 필터부(150)와 상기 피드백 필터부(152)로 출력하는 탭계수 연산부(160); 및 상기 신호 판별부(158)로부터의 판별 신호를 입력받아 위상 오차를 보정해주기 위한 신호를 출력하는 디지탈 위상 동기 루프(162)로 구성된다.
여기서, 상기 피드포워드 필터부(150)는 동위상 채널과 직각 위상 채널의 입력 신호를 합산하는 제 1 가산기(150-1)와; 동위상 채널과 직각 위상 채널의 입력 신호를 감산하는 제 1 감산기(150-2); 상기 탭계수 연산부(160)로부터의 갱신된 계수를 합산하는 제 2 가산기(150-3); 입력된 동위상 채널의 신호와 상기 제 2 가산기(150-3)로부터 합산된 계수를 입력받아 필터링된 신호를 출력하는 제 1 유한 충격 응답 필터(150-4: CI+CQ); 상기 제 1 가산기(150-1)로부터의 가산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 2 유한 충격 응답 필터(150-5: CQ); 상기 제 1 감산기(150-2)로부터의 감산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 3 유한 충격 응답 필터(150-6: CI); 상기 제 1 유한 충격 응답 필터(150-4)의 필터링 신호와 상기 제 2 유한 충격 응답 필터(150-5)의 필터링 신호를 입력받아 감산하는 제 2 감산기(150-7); 및 상기 제 1 유한 충격 응답 필터(150-4:CI+CQ)의 필터링 신호와 상기 제 3 유한 충격 응답 필터(150-6:CI)의 필터링 신호를 입력받아 감산하는 제 3 감산기(150-8)로 구성된다.
또한, 상기 피드백 필터부(152)는 상기 신호 판별부(158)로부터의 동위상 채널(I)과 직각 위상 채널(Q)에 대한 판별 신호를 입력받아 합산하는 제 1 가산기(152-1)와; 상기 신호 판별부(158)로부터의 동위상 채널(I)과 직각 위상 채널(Q)에 대한 판별 신호를 입력받아 감산하는 제 1 감산기(152-2); 상기 탭계수 연산부(160)로부터의 갱신된 계수를 합산하는 제 2 가산기(152-3); 상기 신호 판별부(158)로부터의 동위상 채널(I)에 대한 판별 신호와 상기 제 2 가산기(152-3)로부터 합산된 계수를 입력받아 필터링된 신호를 출력하는 제 1 유한 충격 응답 필터(152-4: CI+CQ); 상기 제 1 가산기(152-1)로부터의 가산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 2 유한 충격 응답 필터(152-5: CQ); 상기 제 1 감산기(150-2)로부터의 감산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 3 유한 충격 응답 필터(152-6: CI); 상기 제 1 유한 충격 응답 필터(152-4)의 필터링 신호와 상기 제 2 유한 충격 응답 필터(152-5)의 필터링 신호를 입력받아 감산하는 제 2 감산기(152-7); 및 상기 제 1 유한 충격 응답 필터(152-4:CI+CQ)의 필터링 신호와 상기 제 3 유한 충격 응답 필터(152-6:CI)의 필터링 신호를 입력받아 감산하는 제 3 감산기(152-8)로 구성된다.
상기 감산부는(154)는 상기 피드포워드 필터부(150)로부터의 동위상 채널의 필터링 신호와 상기 피드백 필터부(152)로부터의 동위상 채널의 필터링 신호를 감산하여 차신호를 출력하는 제 1 감산기(154-1); 및 상기 피드포워드 필터부(150)로부터의 직각 위상 채널의 필터링 신호와 상기 피드백 필터부(152)로부터의 직각 위상 채널의 대한 필터링 신호를 감산하여 차신호를 출력하는 제 2 감산기(154-2)로 구성된다.
상기 복소수 곱셈부(156)는 상기 감산부(154)으로부터의 동위상 채널에 대한 차신호와 상기 디지탈 위상 동기 루프(160)로부터의 여현 신호를 곱셈하는 제 1 곱셈기(156-1)와; 상기 감산부(154)으로부터의 직각 위상 채널에 대한 차신호와 상기 디지탈 위상 동기 루프(160)로부터의 정현 신호를 곱셈하는 제 2 곱셈기(156-2); 상기 감산부(154)로부터의 동위상 채널에 대한 차신호와 상기 디지탈 위상 동기루프(160)로부터의 정현 신호를 곱셈하는 제 3 곱셈기(156-3); 상기 감산부(154)으로부터의 직각 위상 채널에 대한 차신호와 상기 디지탈 위상 동기 루프(160)로부터의 여현 신호를 곱셈하는 제 4 곱셈기(156-4); 상기 제 1 곱셈기(156-1)로부터의 입력 신호와 상기 제 2 곱셈기(156-2)로부터의 입력 신호를 감산하는 감산기(156-5); 및 상기 제 3 곱셈기(156-3)로부터의 입력 신호와 상기 제 4 곱셈기(156-4)로부터의 입력 신호를 합산하는 가산기(156-6)로 구성되어 있다.
상기 신호 판별부(158)는 상기 복소수 곱셈부(156)로부터의 동위상 채널(I)의 신호를 입력 받아 판별 신호를 출력하는 제 1 신호 판별기(158-1); 및 상기 복소수 곱셈부(156)로부터의 직각 위상 채널(Q)의 신호를 입력받아 판별 신호를 출력하는 제 2 신호 판별기(158-2)로 구성되어 있다.
상기 디지탈 위상 동기 루프(162)는 상기 신호 판별부(158)로부터의 직각 위상 채널(Q)에 대한 판별 신호를 입력받아 위상차를 검출해내는 오차 검출부(162-1)와; 상기 검출된 위상 오차의 이득을 조절하고 누적하는 루프 필터(162-2); 및 상기 루프 필터(162-2)의 출력 신호를 입력받아 정현 신호와 여현 신호를 출력하는 정현 및 여현 신호 발생부(162-3)로 구성되어 있다.
이어서, 상기와 같이 구성되는 본 발명에 대해 복소 필터링을 중심으로 살표보기로 한다.
상기에서 서술했던 종래의 복소수 필터링일 때의 제 6 식 Z = (YI*CI- YQ*CQ) + j(YI*CQ+ YQ*CI)을 ZI, ZQ에 대한 식으로 표현하면 다음과 같다.
상기 제 7 식은 다음과 같이 변형될 수 있다.
상기 제 8 식에서는 CI+ CQ라는 공통적인 필터 계수가 존재하므로 제5도에 도시한 것처럼 6 개의 유한 충격 응답 필터(FIR filter)를 사용하여 즉, 피드포워드 필터부(150)와 피드백 필터부(152)에 각각 3 개씩의 유한 충격 응답 필터(FIR filter)를 사용하여 종래의 결정 궤환 등화기에 비해 유한 충격 응답 필터(FIR filter)의 수를 1/4 정도 줄일 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따르면, 변형된 복소 필터링 알고리즘을 사용하여 피드포워드 필터부와 피드백 필터부를 구현함으로써 유한 충격 응답 필터(FIR filter)의 수를 1/4 정도 줄일 수 있게 되어 하드웨어 내의 칩 사이즈를 감소시킬 수 있다는 데 그 효과가 있다.

Claims (8)

  1. 동위상 채널과 직각 위상 채널에 대한 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드포워드 필터부(150)와; 동위상 채널과 직각 위상 채널에 대한 판별 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드백 필터부(152); 상기 피드포워드 필터부(150)로부터의 필터링 신호와 상기 피드백 필터부(152)로부터의 필터링 신호를 감산하여 차신호를 출력하는 감산부(154); 상기 감산부(154)로부터의 동위상 채널과 직각 위상 채널에 대한 차신호를 입력받아 반송파의 주파수와 위상 오차를 보정해주는 복소수 곱셈부(156); 상기 복소수 곱셈부(156)로부터의 동위상 채널의 신호와 직각 위상 채널의 신호를 입력받아 판별 신호를 출력하는 신호 판별부(158); 상기 복소수 곱셈부(156)로부터의 출력 신호와 상기 신호 판별부(158)로부터의 판별 신호를 입력받아 탭계수를 계산한 후 그 계산된 탭계수를 상기 피드포워드 필터부(150)와 상기 피드백 필터부(152)로 출력하는 탭계수 연산부(160); 및 상기 신호 판별부(158)로부터의 판별 신호를 입력받아 위상 오차를 보정해주기 위한 신호를 출력하는 디지탈 위상 동기 루프(162)로 구성된 QAM 신호 결정 궤환 등화기.
  2. 제1항에 있어서, 상기 피드포워드 필터부(150)는 동위상 채널과 직각 위상 채널의 입력 신호를 합산하는 제 1 가산기(150-1)와; 동위상 채널과 직각 위상 채널의 입력 신호를 감산하는 제 1 감산기(150-2); 상기 탭계수 연산부(160)로부터의 갱신된 계수를 합산하는 제 2 가산기(150-3); 입력된 동위상 채널의 신호와 상기 제 2 가산기(150-3)로부터 합산된 계수를 입력받아 필터링된 신호를 출력하는 제 1 유한 충격 응답 필터(150-4); 상기 제 1 가산기(150-1)로부터의 가산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 2 유한 충격 응답 필터(150-5); 상기 제 1 감산기(150-2)로부터의 감산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 3 유한 충격 응답 필터(150-6); 상기 제 1 유한 충격 응답 필터(150-4)의 필터링 신호와 상기 제 2 유한 충격 응답 필터(150-5)의 필터링 신호를 입력받아 감산하는 제 2 감산기(150-7); 및 상기 제 1 유한 충격 응답 필터(150-4)의 필터링 신호와 상기 제 3 유한 충격 응답 필터(150-6)의 필터링 신호를 입력받아 감산하는 제 3 감산기(150-8)로 구성된 것을 특징으로 하는 QAM 신호 결정 궤환 등화기.
  3. 제1항에 있어서, 상기 피드백 필터부(152)는 상기 신호 판별부(158)로부터의 동위상 채널과 직각 위상 채널에 대한 판별 신호를 입력받아 합산하는 제 1 가산기(152-1)와; 상기 신호 판별부(158)로부터의 동위상 채널과 직각 위상 채널에 대한 판별 신호를 입력받아 감산하는 제 1 감산기(152-2); 상기 탭계수 연산부(160)로부터의 갱신된 계수를 합산하는 제 2 가산기(152-3); 상기 신호 판별부(158)로부터의 동위상 채널에 대한 판별 신호와 상기 제 2 가산기(152-3)로부터의 합산된 계수를 입력받아 필터링된 신호를 출력하는 제 1 유한 충격 응답 필터(152-4); 상기 제 1 가산기(152-1)로부터의 가산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 2 유한 충격 응답 필터(152-5); 상기 제 1 감산기(150-2)로부터의 감산 신호와 상기 탭계수 연산부(160)로부터의 갱신된 계수를 입력받아 필터링된 신호를 출력하는 제 3 유한 충격 응답 필터(152-6); 상기 제 1 유한 충격 응답 필터(152-4)의 필터링 신호와 상기 제 2 유한 충격 응답 필터(152-5)의 필터링 신호를 입력받아 감산하는 제 2 감산기(152-7); 및 상기 제 1 유한 충격 응답 필터(152-4)의 필터링 신호와 상기 제 3 유한 충격 응답 필터(152-6)의 필터링 신호를 입력받아 감산하는 제 3 감산기(152-8)로 구성된 것을 특징으로 하는 QAM 신호 결정 궤환 등화기.
  4. 제1항에 있어서, 상기 피드포워드 필터부(150)와 상기 피드백 필터부(152)가
    상기 표현식에 따르는 복소 필터링 알고리즘에 의거하여 구현된 것을 특징으로 하는 QAM 신호 결정 궤환 등화기.
  5. 제1항에 있어서, 상기 감산부(154)는 상기 피드포워드 필터부(150)로부터의 동위상 채널의 필터링 신호와 상기 피드백 필터부(152)로부터의 동위상 채널의 필터링 신호를 감산하여 차신호를 출력하는 제 1 감산기(154-1); 및 상기 피드포워드 필터부(150)로부터의 직각 위상 채널의 필터링 신호와 상기 피드백 필터부(152)로부터의 직각 위상 채널의 대한 필터링 신호를 감산하여 차신호를 출력하는 제 2 감산기(154-2)로 구성된 것을 특징으로 하는 QAM 신호 결정 궤환 등화기.
  6. 상기 복소수 곱셈부(156)는 상기 감산부(154)으로부터의 동위상 채널에 대한 차신호와 상기 디지탈 위상 동기 루프(160)로부터의 여현 신호를 곱셈하는 제 1 곱셈기(156-1)와; 상기 감산부(154)으로부터의 직각 위상 채널에 대한 차신호와 상기 디지탈 위상 동기 루프(160)로부터의 정현 신호를 곱셈하는 제 2 곱셈기(156-2); 상기 감산부(154)로부터의 동위상 채널에 대한 차신호와 상기 디지탈 위상 동기 루프(160)로부터의 정현 신호를 곱셈하는 제 3 곱셈기(156-3); 상기 감산부(154)으로부터의 직각 위상 채널에 대한 차신호와 상기 디지탈 위상 동기 루프(160)로부터의 여현 신호를 곱셈하는 제 4 곱셈기(156-4); 상기 제 1 곱셈기(156-1)로부터의 입력 신호와 상기 제 2 곱셈기(156-2)로부터의 입력 신호를 감산하는 감산기(156-5); 및 상기 제 3 곱셈기(156-3)로부터의 입력 신호와 상기 제 4 곱셈기(156-4)로부터의 입력 신호를 합산하는 가산기(156-6)로 구성되어 있는 것을 특징으로 하는 QAM 신호 결정 궤환 등화기.
  7. 제1항에 있어서, 상기 신호 판별부(158)는 상기 복소수 곱셈부(156)로부터의 동위상 채널의 신호를 입력 받아 판별 신호를 출력하는 제 1 신호 판별기(158-1); 및 상기 복소수 곱셈부(156)로부터의 직각 위상 채널의 신호를 입력받아 판별 신호를 출력하는 제 2 신호 판별기(158-2)로 구성되어 있는 것을 특징으로 하는 QAM 신호 결정 궤환 등화기.
  8. 제1항에 있어서, 상기 디지탈 위상 동기 루프(162)는 상기 신호 판별부(158)로부터의 직각 위상 채널에 대한 판별 신호를 입력받아 위상차를 검출해내는 오차 검출부(162-1)와; 상기 검출된 위상 오차의 이득을 조절하고 누적하는 루프 필터(162-2); 및 상기 루프 필터(162-2)의 출력 신호를 입력받아 정현 신호와 여현 신호를 출력하는 정현 및 여현 신호 발생부(162-3)로 구성되어 있는 것을 특징으로 하는 QAM 신호 결정 궤환 등화기.
KR1019950045873A 1995-11-30 1995-11-30 Qam 신호 결정 궤환 등화기 KR0166270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045873A KR0166270B1 (ko) 1995-11-30 1995-11-30 Qam 신호 결정 궤환 등화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045873A KR0166270B1 (ko) 1995-11-30 1995-11-30 Qam 신호 결정 궤환 등화기

Publications (2)

Publication Number Publication Date
KR970031619A KR970031619A (ko) 1997-06-26
KR0166270B1 true KR0166270B1 (ko) 1999-02-01

Family

ID=19437232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045873A KR0166270B1 (ko) 1995-11-30 1995-11-30 Qam 신호 결정 궤환 등화기

Country Status (1)

Country Link
KR (1) KR0166270B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712873A (en) * 1996-06-04 1998-01-27 Thomson Consumer Electronics, Inc. Multi-mode equalizer in a digital video signal processing system
KR100338755B1 (ko) 1999-07-12 2002-05-30 윤종용 디지털 신호 수신장치 및 그 방법
KR100321741B1 (ko) * 1999-12-28 2002-01-29 박종섭 피드백 등화기와 언노말 슬라이서를 구비하는 결정 궤환등화기

Also Published As

Publication number Publication date
KR970031619A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US8831142B2 (en) Adaptive cancellation of voltage offset in a communication system
US20150381393A1 (en) Adaptive Cancellation of Voltage Offset in a Communication System
US5432522A (en) Cross polarization interference compensating device comprising decision feedback cross polarization interference cancellers
CN1255983C (zh) 高清晰度电视信道均衡器
US8705672B2 (en) Method of compensating for nonlinearity in a DFE-based receiver
US7023912B2 (en) Hybrid adaptive equalizer for optical communications systems
US7561617B1 (en) Channel monitoring and identification and performance monitoring in a flexible high speed signal processor engine
EP0093758A4 (en) METHOD AND DEVICE FOR COMPENSATING INTERFERENCE.
US20070206670A1 (en) Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
MXPA04012637A (es) Dispositivo de ecualizacion de canal y metodo de un sistema de recepcion de transmision digital.
KR0166270B1 (ko) Qam 신호 결정 궤환 등화기
EP0527190B1 (en) A method of equalization in a receiver of signals having passed a transmission channel
US8644369B1 (en) Equalizer adaptation for heavily compressed or clipped communications signals
KR0166271B1 (ko) Qam 신호 등화기
KR100202944B1 (ko) 에러 궤환을 이용한 결정 궤환 등화기
US6269118B1 (en) Signal carrier recovery process
KR0169675B1 (ko) Qam 및 vsb 신호 결정 궤환 등화기
KR0166269B1 (ko) Qam 및 vsb 신호 등화기
US7154946B1 (en) Equalizer and equalization method for return-to-zero signals
KR0166265B1 (ko) Ntsc, vsb 및 qam 신호 등화기
EP1340348B1 (en) Method and apparatus for increasing the quality of the receiver synchronization of qam or cap modulated modem connection
CA2202683A1 (en) Adaptive equaliser
KR0181838B1 (ko) 등화기를 이용한 ntsc 신호의 y/c 분리 장치
US6940924B1 (en) Signal detection based on channel estimation
Bouttier A truly recursive blind equalization algorithm

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee