JP4686252B2 - 波形等化装置、波形等化方法および集積回路 - Google Patents

Description

本発明は、ディジタル放送等のディジタル無線通信に用いられるものであって、ディジタル信号の伝送路歪みを低減する波形等化装置に関する。

ディジタル放送は、当初衛星を主体に行われてきたが、近年では地上波放送もディジタル化の流れが押し寄せている。この地上波ディジタル放送において伝送路歪を除去する波形等化技術は必須なものである。以下、地上波ディジタル放送における従来の波形等化装置について、米国で採用されている８値ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ：残留側波帯）変調方式を用いたＤＴＶ（Ｄｉｇｉｔａｌ ＴｅｌｅＶｉｓｉｏｎ）方式
を例に説明する。

米国で採用されているＤＴＶ方式の信号フォーマットは、図７の構成図に示すように、映像や音声などのデータ信号３８０を含む領域と、フィールド同期信号３７０を含む領域と、セグメント同期信号３６０を含む領域からなる。フィールド同期信号３７０は、図８の構成図に示すように、ＰＮ５１１信号３７１と、３つのＰＮ６３信号３７２と、コントロール信号３７３とを含む。なお、フィールド同期＃２はフィールド同期＃１に対してＰＮ６３信号３７２の２番目の値が逆になっているだけの違いである。また、図８において、左側に記入している数値（＋７、＋５、＋３、＋１、―１、―３、―５，―７）は８値ＶＳＢ変調方式の取る８通りの数値を示したものである。このＤＴＶ信号は、１フィールドが８３２シンボル、３１３セグメントで構成され、さらに１フレームが２フィールドによって構成される。

また、ＰＮ５１１信号３７１は、５１１シンボルの擬似雑音信号である。ＰＮ６３信号３７２は、６３シンボルの擬似雑音信号である。コントロール信号３７３は１２８シンボルであり、フィールド同期信号３７０全体で８２８シンボルである。これらＰＮ５１１信号、ＰＮ６３信号の詳細、作成方法は、ASC Standard:Digital Television Standard(A/53),Revision C（Advanced Television Systems Committee:www.atsc.org）の5.5.2 Data Field Syncの部分に記載されており、本発明の主題ではないので、説明は省略する。

次に、ＤＴＶ受信装置について簡単に説明する。図９に、ＤＴＶ受信装置の簡易構成図を示す。放送波は、アンテナ３０１を介して、チューナ３０２に送られ、チューナ３０２で受信チャネルの選択、および信号レベルのゲイン調整が行われる。その後、復調部３０３に送られ、復調処理を行って、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）−２などにより圧縮された信号をデコード部３０４においてデコードし、表示部３０５により、映像・音声の出力を行う。

さらに、復調部３０３の説明を行う。復調部３０３はＡＤ変換部３１１、同期検出部３１４、波形等化部３１２、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）３１５、ＡＦＣ（Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）３１６、誤り訂正部３１３で構成される。
８値ＶＳＢ変調されたＤＴＶ信号がＡＤ変換器３１１でディジタルデータに変換された後、ＡＧＣ３１５および、ＡＦＣ３１６にそれぞれ入力される。ＡＧＣ３１５では、チューナ３０２の出力を一定レベルにするように、信号レベル調整信号をチューナ３０２に出力する。ＡＦＣ３１６では、受信信号をベースバンドに変換する。ＡＦＣ３１６によってベースバンドに変換された信号は、同期検出部３１４および波形等化部３１２にそれぞれ入力される。同期検出部３１４は入力されたＤＴＶ信号からセグメント同期信号３６０、フィールド同期信号３７０を検出し、波形等化部３１２へタイミング信号を供給する。波形等化部３１２は同期検出回路３１４からのタイミング信号をもとにＡＤ変換器３１１から入力されたＤＴＶ信号に対し波形等化処理を施し、誤り訂正部３１３に出力する。誤り訂正部３１３は波形等化部３１２によって歪みの除去されたＤＴＶ信号に対して誤り訂正処理を行い、後段のデコード部３０４へ出力する。図９に示したＡＤ変換器３１１によってディジタル信号に変換されたＤＴＶ信号は、伝送路の影響をうけて歪み成分を含んでおり、この歪みは前記波形等化部３１２によって除去される。

波形等化装置は、先に述べたように、ディジタル無線通信で伝送路において、マルチパス妨害などにより発生した伝送路歪みを受信機で除去するための装置である。図４は、一般的な波形等化装置の構成を示すブロック図である。図４においてフィルタ部１は、タップ係数記憶部１２から出力されるタップ係数Ｃ０（ｎ）〜Ｃｋ−１（ｎ）のタップ係数を用いて入力信号ｘ（ｎ）に含まれる伝送路歪みを除去した出力信号ｙ（ｎ）を出力するデジタルフィルタである。波形等化器の係数更新にはＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムや下記する文献１に示されるＣＭＡ（Ｃｏｎｓｔａｎｔ Ｍｏｄｕｌｕｓ Ａｌｇｏｒｉｔｈｍ）アルゴリズムなどの逐次更新型のアルゴリズムが用いられる。誤差推定部２はこれらのアルゴリズムで規定される誤差評価関数を用いて、出力信号ｙ（ｎ）に含まれる誤差を推定した値であるｅ（ｎ）を出力する。ＬＭＳアルゴリズムのｅ（ｎ）は式１で、ＣＭＡアルゴリズムのｅ（ｎ）は式２でそれぞれ表される。

ｅ（ｎ）＝ｙ（ｎ）−＾ｙ（ｎ） …式１
ｅ（ｎ）＝ｙ（ｎ）×（｜ｙ（ｎ）｜＾２−Ｒ） …式２
図５は、ｙ（ｎ）と＾ｙ（ｎ）の関係を２値振幅変調の例で示している。図５（ａ）は歪みのない受信信号として考えられる受信信号点の２点である＋１と−１を表している。これに対して、歪みが付加され完全に除去されていない出力信号ｙ（ｎ）の場合、ｙ（ｎ）にもっとも近い図５（ａ）の信号点を＾ｙ（ｎ）として選択する。すなわち、図５（ｂ）の例では＋１を、図５（ｃ）の例では−１を＾ｙ（ｎ）として選択し、ＬＭＳアルゴリズムにおいてはこの＾ｙ（ｎ）を用いてｅ（ｎ）を計算する。

タップ係数更新量演算部１０はｉ番目のタップ係数更新量を式３に基づいて計算する。
ΔＣｉ（ｎ）＝ｕ×ｅ（ｎ）×ｘ＊（ｎ−ｉ） …式３
ここでｘ＊（ｎ−ｉ）はｘ（ｎ−ｉ）の複素共役をあらわす。ｕはタップ係数の更新速度を決定するステップサイズで定数である。なお、ステップサイズは係数更新修正量と呼ぶこともある。
タップ係数記憶部１２は記憶しているタップ係数Ｃｉ（ｎ−１）とタップ係数更新量演算部１０の出力であるΔＣｉ（ｎ）から、式４に基づいてＣｉ（ｎ）を計算する。

Ｃｉ（ｎ）＝Ｃｉ（ｎ−１）−ΔＣｉ（ｎ） …式４
このタップ係数更新処理をｉ＝０〜ｋ−１の全タップに関して行うことにより、イタレーションｎにおけるタップ係数更新処理が完了する。このようなイタレーションを繰り返して、徐々に波形等化を行い、入力信号の伝送路歪みを除去する。
このような逐次更新型のアルゴリズムにおいてはステップサイズｕが波形等化の収束速度と収束後の残留誤差を決定する大きな要因となる。一般にステップサイズｕの値を大きくすると、収束速度は向上し、残留誤差は増加する。逆に、ステップサイズｕの値を小さくすると、収束速度は遅くなるが、残留誤差は減少する。

従来の波形等化装置の課題を図６を用いて詳細に説明する。従来の波形等化装置は、前述したように、ステップサイズｕが波形等化の収束速度と収束後の残留誤差の大きな支配要因となっていた。ステップサイズｕを小さくする（図６（ａ））と、不要なタップ係数が発生せず残留誤差は少ないが、この状態に至るまでのイタレーション数が多く、収束速度が遅い。また、ステップサイズｕを大きくする（図６（ｂ））とｉ＝−１や３のように不要なタップ係数が発生する。この状態に至るまでのイタレーション数は少なくなり収束速度は速くなるが、この不要なタップ係数の影響により残留誤差が大きくなる。よって、収束速度が速く、かつ、残留誤差の少ない波形等化装置を実現することが困難であった。

下記する特許文献１はこの課題を解決するひとつの方法を示しているもので、Ｃｉ（ｎ）のうち、微小な電力のタップに関しては、フィルタ部で使用するタップ係数を０に固定する０タップ固定部をタップ係数記憶部とフィルタ部の間に設けた波形等化装置を提案している。
特開平１１−３１３０１３号公報 特開２０００−２９５１４９号公報（第４頁〜第５頁、図１）

しかしながら、特許文献１の方法では、０タップ固定部があるしきい値を持って、フィルタ部に出力するタップ係数のうち値の小さなタップ係数を０に固定してしまうため、レベルの小さいマルチパスを除去するためのレベルの小さいタップ係数も０に固定されてしまい、レベルの小さなマルチパスが除去できず逆に残留誤差が増加してしまうという課題があった。

具体的には、特許文献１の方法でステップサイズｕが小さい場合（図６（ｃ））は、図６（ａ）と同じく収束速度が遅いという問題が残る。また、ステップサイズｕが大きい場合（図６（ｄ））は、不要なタップ係数は除去できるので、収束速度が速く、残留誤差も小さくできる場合もあるが、本来マルチパスを除去するためのｉ＝１のような値の小さなタップ係数まで０に固定してしまい、かえって残留誤差を増やす結果となる場合もある。

更に従来の課題を解決するために、特許文献２は、収束速度を向上する必要があるかどうかに応じて係数更新量を制御仕様とするもので、波形等化後の信号に含まれる歪の時間的な変動量を監視する残留歪変動量監視手段を設け、残留歪変動量監視手段の出力に応じて係数更新手段の係数更新量を制御している。
図２８は特許文献２に開示している波形等化装置を示している。この波形等化装置は、入力端子２０１、トランスバーサルフィルタ２０２、歪み検出器２０３、係数更新器２０４および歪み変動量検出器２０５から構成されている。

なお、この歪み検出器２０３が図４の誤差推定部２に相当し、係数更新器２０４が図４のタップ係数記憶部１２とタップ係数更新量演算部１０に相当する。入力端子２０１に入力された入力信号は、トランスバーサルフィルタ２０２および係数更新器２０４に各々入力される。歪み検出器２０３は、トランスバーサルフィルタ２０２の出力信号を入力し、伝送路の歪みを検出する。歪み検出器２０３による伝送路の歪みの検出方法は、２通りあり、一方は、送信信号中に挿入される既知信号とトランスバーサルフィルタの出力信号とを比較してその誤差を歪みとする方法であり、他方は、送信信号の符号点、例えば８ＶＳＢ変調ならば、８通りの値（＋７、＋５、＋３、＋１、−１、−３、−５、−７）のうち、トランスバーサルフィルタ２０２の出力信号にもっとも近い符号点とトランスバーサルフィルタ２０２の出力信号との誤差を算出し、この誤差を歪み量としている。歪み検出器２０３の出力は、係数更新器２０４と歪み変動量検出器２０５へ入力される。係数更新器では、入力された歪み量と、入力端子２０１から送られた入力信号と、ステップサイズからトランスバーサルフィルタ２０２の係数の更新量の算出および係数の更新を行い、この処理を繰り返すことにより、歪みを取り除き、波形等化を実現している。このとき、歪み変動量検出器２０５は、歪み検出器２０３から入力された歪み量をあらわす信号の時間変化を検出し、係数更新器２０４に出力する。係数更新器２０４では、歪み変動量検出器２０５の出力が大きい場合に、ステップサイズを大きくすることで波形等化の時間を速くし、歪み変動量検出器２０５の出力が小さい時にはステップサイズを小さくすることで波形等化処理の安定性を高くしている。

このように、歪み変動量検出器２０５の出力に応じて係数更新器２０４のステップサイズを変化させることによって、歪みの時間的変動がなく安定している場合には、係数更新量を小さくして波形等化の安定化を図り、フェージング等のように歪みが時間的に変動している時には、係数更新量を大きくして波形等化処理の高速化を図っている。
しかしながら特許文献２における従来の方法では、歪み検出器にＣＭＡ（Ｔｈｅ ｃｏｎｓｔａｎｔ ｍｏｄｕｌｕｓ ａｌｇｏｒｉｔｈｍ）のような、符号点からのずれが同じでも符号点によって歪み検出量が異なる（図２９参照）アルゴリズムを利用すると、高速に変動するダイナミックゴーストが存在しない時にも残留変動量監視手段が変動を検出してしまうという問題点があった。

さらに、また、ＡＷＧＮ（Ａｄｄｉｔｉｖｅ Ｗｈｉｔｅ Ｇａｕｓｓｉａｎ Ｎｏｉｓｅ）のようなノイズ分布をもっており、歪み検出に時間的変動が生じ、誤った係数更新量の制御を行う可能性がある問題点があった。
さらに、波形等化処理の出力における歪みの時間変動でステップサイズを制御しているため、ダイナミックに変動するマルチパス干渉が存在する時に、歪みの時間変動を検出してステップサイズを大きくするが、それによって歪みの時間変動がなくなるために、ステップサイズを小さくし、すると、再び歪みの時間変動が大きくなるという処理の繰り返しに陥る可能性もあった。

なお、説明の都合上、８値ＶＳＢ変調方式のＤＴＶ信号を受信する受信装置で説明したが、課題はそのような受信装置に限定されるものではなく、米国ケーブルデジタル放送の受信装置や、無線LAN、ADSL等の受信において、またその他デジタル無線通信の受信時に
共通する課題である。
本発明は、前記従来の課題を解決するもので、収束速度が速く、かつ、残留誤差が小さく、かつ、小さなマルチパスも除去できる波形等化装置を提供することを第１の目的とする。
本発明の第２の目的は、受信信号に応じてステップサイズを制御することが可能である波形等化装置を提供することにある。

第１の目的を達成するために、本発明に係る波形等化装置は、入力信号ｘ（ｎ）を波形等化し出力信号ｙ（ｎ）を生成するフィルタ部と、前記出力信号ｙ（ｎ）から波形等化の誤差ｅ（ｎ）を推定して出力する誤差推定部と、前記誤差ｅ（ｎ）と前記入力信号の遅延信号ｘ（ｎ−ｉ）とタップ係数Ｃｉ（ｎ−１）からｉ番目のタップ係数更新量ΔＣｉ（ｎ）を求めるタップ係数更新量演算部と、前記タップ係数更新量ΔＣｉ（ｎ）と前記タップ係数Ｃｉ（ｎ−１）から前記タップ係数Ｃｉ（ｎ）を求めて記憶するタップ係数記憶部とを備えたことを特徴としている。

本発明によれば、タップ係数更新量演算部において、ｉ番目のタップ係数更新量ΔＣｉ（ｎ）を算出するのに、誤差ｅ（ｎ）と入力信号の遅延信号ｘ（ｎ−ｉ）と、さらに、タップ係数Ｃｉ（ｎ−１）を利用している。このことにより、それぞれのタップごとに、タップ係数Ｃｉ（ｎ−１）によって、ΔＣｉ（ｎ）を決定することができ、収束速度の向上と残留誤差の低減の両立が可能となる。

ここで、前記タップ係数更新量演算部は、
定数ｕと、前記誤差ｅ（ｎ）と、前記入力信号の遅延信号ｘ（ｎ−ｉ）の複素共役信号ｘ＊（ｎ−ｉ）と、Ｃｉ（ｎ−１）の関数であるαｉ（ｎ）を用いて、タップ係数更新量ΔＣｉ（ｎ）＝αｉ（ｎ）×ｕ×ｅ（ｎ）×ｘ＊（ｎ−ｉ）なる演算でタップ係数更新量を求める、
という構成にしている。

このような構成とすれば、αｉ（ｎ）＝ｆ（Ｃｉ（ｎ−１））なる値を従来のタップ係数更新量に乗算することにより、それぞれのタップごとに、タップ係数Ｃｉ（ｎ−１）によって、ΔＣｉ（ｎ）を決定することができ、収束速度の向上と残留誤差の低減の両立が可能となる。
また、前記αｉ（ｎ）は、
Ｃｉ（ｎ−１）の大きさに応じて０＜αｉ（ｎ）≦１で単調増加する関数とするのが望ましい。

このように構成すれば、タップ係数が比較的小さなタップに対してはステップサイズｕを小さくしたのと同じ効果があるため残留誤差を小さくでき、また、その分、波形等化全体としては、ステップサイズｕを大きく設定することができるので、収束速度の向上と残留誤差の低減の両立が可能となる。
さらに、前記Ｃｉ（ｎ−１）の大きさは｜Ｃｉ（ｎ−１）｜であり、前記αｉ（ｎ）は、｜Ｃｉ（ｎ−１）｜＜ｂの場合はαｉ（ｎ）＝ａ（ａ＜１）となり、それ以外（｜Ｃｉ（ｎ−１）｜≧ｂ）の場合はαｉ（ｎ）＝１となる。

また、第２の目的を達成するために、前記波形等化装置は、さらに、マルチパス干渉の有無の判定を行うマルチパス干渉検出部と、受信信号に含まれるマルチパス干渉が動的（ダイナミック）であるか静的（スタティック）であるかを判定する受信信号変動検出部との少なくとも一方を有し、前記マルチパス干渉検出部の出力信号と、前記受信信号変動検出部の出力信号の少なくとも一つを用いて前記定数ｕを制御するという構成にしている。

この構成によれば、受信信号に応じて、ステップサイズを切り替えることで、マルチパス干渉が存在するとき、またはマルチパス干渉が動的である環境時のように高速な波形等化処理が必要な時には、ステップサイズを大きくして高速な波形等化処理を行い、マルチパス干渉が存在しないときや、マルチパス干渉が静的な時には、ステップサイズを小さくして残留誤差を抑えることが可能となる。

さらに、前記マルチパス干渉検出部は、送信信号に挿入される既知信号と受信信号から算出された相関値の絶対値のうち、１番目に大きな値からＮ番目に大きな値の少なくとも一つを用いて演算を行う演算部と、前記演算部からの出力信号を閾値と比較する比較判定部を有し、前記比較判定部における比較判定により、マルチパス干渉の有無の判定をするという構成とすることができる。

この構成とすれば、送信信号に挿入される既知信号と受信信号から算出された相関値の絶対値を閾値と比較することで、マルチパス干渉の有無の判定を精度よく行うことができる。
さらに、前記受信信号変動検出部は、送信信号に挿入される既知信号と受信信号から算出された相関値の絶対値のうち、１番目に大きな値からＮ番目に大きな値のうち、ｍ個（ｍは自然数）を入力信号とし、前記ｍ個のそれぞれの入力信号の統計的数量を算出するｍ個の統計量演算部を有し、前記ｍ個の統計量演算部で算出したｍ個の統計的数量に対し、それぞれ所定の閾値と比較を行うｍ個の比較判定部を有し、前記ｍ個の比較判定部におけるｍ個の比較判定を用いて、受信信号に含まれるマルチパス干渉が動的（ダイナミック）であるか静的（スタティック）であるかの判定をするという構成とすることができる。

この構成とすれば、受信信号に含まれるマルチパス干渉が動的（ダイナミック）であるか静的（スタティック）であるかの判定を精度よく行うことができる。
さらに、Ｃｉ（ｎ−１）の関数である前記αｉ（ｎ）を、前記定数ｕの大きさによって可変するという構成とすることができる。
この構成とすれば、αｉ（ｎ）を定数ｕによって可変することで、定数ｕを変えても、その定数ｕに最適な関数αｉ（ｎ）にすることができる。

以下本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
図１は本実施の形態１における波形等化装置のブロック図である。図１において、図４と同じ構成要素については同じ符号を用い、説明を省略する。また、本波形等化装置は、図９の受信装置において、波形等化部３１２に適用することができる。

図１において、１３はタップ係数更新量１次演算部であり、式５に基づいてｉ番目のタップ係数更新量の計算の一部を行い、ΔＣ’ｉ（ｎ）として出力する。
ΔＣ’ｉ（ｎ）＝ｅ（ｎ）×ｘ＊（ｎ−ｉ） …式５
１４はタップ係数更新量決定部であり、式６に基づいてｉ番目のタップ係数の更新量ΔＣｉ（ｎ）を決定して出力する。また１３と１４で本実施の形態のタップ係数更新量演算部１５を構成する。

ΔＣｉ（ｎ）＝αｉ（ｎ）×ｕ×ΔＣ’ｉ（ｎ） …式６
ここで、αｉ（ｎ）はイタレーションｎにおけるｉ番目のタップ係数の更新量における重み付けであり（０＜αｉ（ｎ）≦１）、図２に示すようにタップ係数記憶部１２が記憶しているイタレーション（ｎ−１）で計算したタップ係数Ｃｉ（ｎ−１）の大きさに応じて単調増加する関数ｆ（Ｃｉ（ｎ−１））である。ｆ（Ｃｉ（ｎ−１））としては、例えば図３（ａ）〜（ｆ）に示すような関数が考えられる。いずれも、Ｃｉ（ｎ−１）の電力や絶対値など、Ｃｉ（ｎ−１）の大きさを表す指標がおおきくなるほど、αｉ（ｎ）は大きくなって、その値は１に近づく。

従来の波形等化装置において、ステップサイズｕを大きくした場合、残留誤差の元となっていたのは図６（ｂ）におけるｉ＝−１や３の微小なタップ係数であった。そこで、本実施の形態では、従来のタップ係数更新量に０＜αｉ（ｎ）≦１なる値を乗算し、Ｃｉ（ｎ−１）の値が小さいときはαｉ（ｎ）を小さく、Ｃｉ（ｎ−１）の値が大きいときはαｉ（ｎ）を大きくする。

収束速度に支配的な影響があるのは、マルチパスの関係あるタップ、すなわち、タップ係数が比較的大きなタップであり、αｉ（ｎ）が１に近づくため、ステップサイズｕを大きくしたのと同じ効果がある。一方、残留誤差に支配的な影響があるのは、マルチパスに関係ないタップ、すなわち、タップ係数が比較的小さなタップであり、αｉ（ｎ）が０に近づくため、ステップサイズｕを小さくしたのと同じ効果がある。

なお、αｉ（ｎ）はＣｉ（ｎ−１）が０の場合もαｉ（ｎ）は０とならず、ある有限の値（（図３（ａ）の場合ａ）をとる。Ｃｉ（ｎ−１）が０の場合にαｉ（ｎ）を０とせず、有限の値をもたせるのは、式６にαｉ（ｎ）＝０を代入するとΔＣｉ（ｎ）＝０となるため、一度Ｃｉ（ｎ）＝０となると、その後は必ずＣｉ（ｎ）＝０となってしまうのを回避するためである。

さらに、αｉ（ｎ）＝０とならず、特許文献１のように係数の電力が微小なタップを０に固定してしまうこともないので、図６（ｄ）のように、本来マルチパスを除去するためのｉ＝１のような値の小さなタップ係数まで０になってしまうことはなく、特許文献１に対して指摘したような課題も解決できる。
図１０は、この実施の形態の効果を表すシミュレーション結果である。シミュレーションの入力信号としては、ＡＷＧＮ環境下（Ｃ／Ｎ＝１５ｄＢ）に静的なマルチパス干渉（マルチパス干渉波の遅延、位相、Ｄ／Ｕ値は図３３参照）を付加したものを利用した。図１０では、横軸をステップサイズとしており、あるステップサイズｕ＿０から、その８倍の８ｕ＿０までシミュレーションをしている。縦軸は、波形等化後の信号と正しい信号とのＭＳＥ（Ｍｅａｎ Ｓｕｑｕａｒｅ Ｅｒｒｏｒ）をデシベル換算したものであり、縦軸において、値が小さいほど、波形等化後の信号に残留する誤差が小さいことを意味している。図１０より、本発明が適用された波形等化装置では、残留誤差が小さくなっていることがわかる。また、本発明が適用された波形等化装置と適用されていない従来の波形等化装置の両者ともステップサイズを大きくすると残留誤差が大きくなる傾向があるが、同じ残留誤差、例えばＭＳＥ＝−１４ｄＢで考えると、本発明を適用しない場合には、ステップサイズは２ｕ＿０あたりに抑える必要があるが、本発明を適用すると、ステップサイズを８ｕ＿０にすることができる。つまり、本発明では、従来に比べ、ステップサイズを大きくすることができるので、波形等化の追従性が向上することとなる。

なお、本実施の形態や従来技術の係数更新アルゴリズムとしてＬＭＳアルゴリズムやＣＭＡアルゴリズムなどを例示したが、逐次更新型アルゴリズムであれば、これらに限るものではない。また、またαｉ（ｎ）の例として図３（ａ）〜（ｆ）の関数を示したが、Ｃｉ（ｎ−１）＝０の場合に０ではなく、かつＣｉ（ｎ−１）の電力にしたがって単調増加する関数であれば、これらに限るものではない。また、αｉ（ｎ）をΔＣ’（ｎ）を求めた後に乗算したが、最終的に式７を満たせば、これらの各項の乗算の順序はいずれからでもよい。

ΔＣｉ（ｎ）＝αｉ（ｎ）×ｕ×ｅ（ｎ）×ｘ＊（ｎ−ｉ） …式７
αｉ（ｎ）の上限を１としたが、これはステップサイズｕとの関係で決まるものであり、この値に限るものではない。
また、重み付け関数αｉ（ｎ）を、ステップサイズｕによって、異なる関数に変えるようにしてもよい。例えば、αｉ（ｎ）を図３（ｂ）のようにした場合について図１１に示す。あるステップサイズｕ０では、図１１（ａ）のように、αｉ（ｎ）のパラメータであるａがａ０、ｂがｂ０とし、あるステップサイズｕ１では、図１１（ｂ）のように、ａがａ１、ｂがｂ１という様にαｉ（ｎ）をステップサイズｕによって変えるようにしてもよい。ここでは一例として図３（ｂ）の関数のパラメータを変更したものを示したが、これに限らず、あるステップサイズｕ０で図３（ｂ）とし、ステップサイズｕ１で図３（ｃ）とするという様にステップサイズｕに応じて関数αｉ（ｎ）を全く異なる関数にしてもよい。ステップサイズｕが変わることで、Ｃｉ（ｎ）の更新速度や大きさも変わり、比較的小さなタップ係数を持つタップの係数を０に近づけさせるのに適切なゲインも変わってしまう。ステップサイズｕに応じて、小さなタップ係数を０に近づけさせるゲインである関数αi（ｎ）を変えることで、ステップサイズに応じて、最適な残留誤差の最小化が可能
となる。

（実施の形態２）
本発明の波形等化装置の実施の形態２について、図１２、図１３、図２５を参照して説明する。
図１２は、本発明の実施の形態２における波形等化装置のブロック図であり、図１３はマルチパス干渉検出部１２０のブロック図である。

図１２からわかるように、波形等化装置は、波形等化主要部１６１とマルチパス干渉検出部１２０から構成される。
波形等化主要部１６１の受信信号は、トランスバーサルフィルタ１５１および係数更新器１５２に送られる。歪み検出器１５３は、トランスバーサルフィルタ１５１の出力信号を入力し、トランスバーサルフィルタ１５１の出力信号に含まれる誤差を推定する。誤差の推定方法は、従来技術のところで述べたＬＭＳあるいはＣＭＡアルゴリズムで実現できる。したがって、歪み検出器１５３は、図４に示した誤差推定部と同様な構成で実現できる。

歪み検出器１５３の出力は、係数更新器１５２へと入力される。係数更新器１５２では、入力された歪み検出器１５３の出力信号と、波形等化主要部１６１へ入力される受信信号と、ステップサイズからトランスバーサルフィルタ１５１の係数の更新量の算出および更新を行い、この処理を繰り返すことにより、歪みを取り除き、波形等化を実現している。ここで、係数更新器１５２は、ステップサイズＡとステップサイズＢとを持ち、ステップサイズＡは小さな値が、ステップサイズＢは大きな値が設定されており、係数更新の演算はステップサイズＡもしくはステップサイズＢを用いて行う。

マルチパス干渉検出部１２０は、比較判定器１１１から構成されている。
マルチパス干渉検出部１２０は、受信信号と送信信号に挿入される同期信号との相関値を算出する図示しない相関算出部から、算出された相関値の絶対値のうち、一番大きな値１０１（以下、第一位の相関値１０１と称す）を入力する。比較判定器１１１に、第一位の相関値１０１と第一の閾値１０２とを入力し、比較判定を行う。比較判定器１１１では、第一位の相関値１０１が第一の閾値１０２以上であれば、マルチパス干渉は存在しないと判定し、図１２における波形等化主要部１６１の係数更新器１５２へステップサイズＡを選択するよう制御するステップサイズ選択信号１２９を出力し、第一位の相関値１０１が第一の閾値１０２よりも小さければ、マルチパス干渉が存在すると判定し、ステップサイズＢを選択するよう制御するステップサイズ選択信号１２９を出力する。

係数更新器１５２では、ステップサイズ選択信号１２９に応じて、ステップサイズＡとステップサイズＢとを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。
図２５に一例としてＡＷＧＮ環境（Ｃ／Ｎ＝１５ｄＢ）下とマルチパス干渉環境（遅延０．１μｓ、ドップラー周波数１Ｈｚ、Ｄ／Ｕ＝２ｄＢ）下における第一位の相関値の分布を示す（データ数：２５００）。図２５からマルチパス干渉環境下では、ＡＷＧＮ環境下よりも小さな値となる頻度が多く、分布に違いがあるといえる。このことから、第一の閾値１０２を０．９に設定して、第一位の相関値１０１を第一の閾値１０２と比較することにより、マルチパス干渉の有無を判定することができる。

図２７は、本実施の形態２の効果を示すシミュレーション結果である。ステップサイズＡとしてあるステップサイズｕ＿０と、ステップサイズＢとして、その７倍の値である７ｕ＿０に対して、限界Ｃ／Ｎ性能と限界Ｄ／Ｕ性能をシミュレーションした。ここで、限界Ｃ／Ｎ性能とは、送信信号にＡＷＧＮを付加した信号を受信信号とし、ビット誤り率が３×１０＾−６より小さくなる受信信号のＣ／Ｎ値のうち、一番小さなＣ／Ｎ値を指す。また、限界Ｄ／Ｕ性能とは、送信信号に、遅延１μｓ、ドップラー周波数１Ｈｚのマルチパス干渉を付加した信号を受信信号とし、ビット誤り率が３×１０＾−６より小さくなる受信信号のＤ／Ｕ（送信信号と遅延波との振幅比）値のうち、一番小さなＤ／Ｕ値を指す。なお、「＾」はべき乗を表現している。

図２７より、ステップサイズｕ＿０と７ｕ＿０を比較すると、限界Ｃ／Ｎ性能はステップサイズがｕ＿０の方がよく、追従性の必要な限界Ｄ／Ｕ性能はステップサイズが７ｕ＿０の方がよいというトレードオフの関係になっている。これに対し、本実施の形態を適用することで、受信信号にマルチパス干渉が含まれていない場合には、ステップサイズがｕ＿０を選択されることで限界Ｃ／Ｎ性能は１４．９ｄＢとなり、また、マルチパス干渉が含まれている場合には、ステップサイズが７ｕ＿０を選択されることで限界Ｄ／Ｕ性能は０ｄＢとなっている。

よって、このような構成によって、伝送路にマルチパス干渉が存在し、高速な波形等化処理が必要な時には、ステップサイズを大きくして高速な波形等化処理を行い、伝送路にマルチパス干渉が存在しない時には、ステップサイズを小さくして受信限界Ｃ／Ｎを良化して波形等化処理の安定化を実現することが可能となる。
なお、マルチパス干渉検出部１２０の比較判定器１１１において、第一の閾値１０２を一つではなくＮ個入力し、マルチパス干渉の度合いをＮ＋１段階で判定してもよい。そのような構成を図４６に示す。図中、５０１、５０２・・・５０３はＮ個の比較判定器で、それぞれに異なる閾値１０２（１）、１０２（２）・・・１０２（Ｎ）を入力して、もう一方の入力である第一位の相関値１０１と比較判定を行う。５１１は、加算器で、前記N
個の比較判定器５０１、５０２・・・５０３の判定結果を全て加算する。各比較判定器５０１・・・５０３が、第一位の相関値１０１が閾値未満のとき“０”、閾値以上のとき“１”を出力するとしたら、加算器５１１の出力はＮ＋１通りの値が得られる。この加算器５１１の出力をステップサイズ選択信号１２９として図１２における係数更新器１５２に出力する。

係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｎ＋１個のステップサイズを持ち、ステップサイズ選択信号１２９に応じてＮ＋１個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。
また、相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。

また、図１２で示す波形等化主要部１６１は、図１４のような構成にしてもよい。
図１４の波形等化主要部の構成は、一般的に、DFE(Decision Feedback Equalizer:判定帰還等化器)と呼ばれており、公知であるので、詳細な説明は省略し、簡単に説明する。
受信信号は、トランスバーサルフィルタ１５４と係数更新器１５８に送られる。加算器１５７においてトランスバーサルフィルタ１５４の出力とトランスバーサルフィルタ１５５の出力とを加算し、スライサ１５６および歪み検出器１５３へ入力する。

スライサ１５６は、波形等化主要部の出力信号を符号点によって硬判定するためのもので、波形等化出力をトランスバーサルフィルタ１５５に入力する際に、データの信頼性を向上させる。
トランスバーサルフィルタ１５４はセンタータップ（時間軸の基準となるタップ。図６のグラフの横軸でいう０の位置のタップのこと）から見て現在あるいは未来のデータを合成するタップであり、他方、トランスバーサルフィルタ１５５はセンタータップから見て、過去のデータを合成するタップである。
両フィルタは、受信信号に含まれるマルチパス干渉波の遅延時間によって、フィルタによる波形等化の過程を異にする。すなわち、直接波の方が大きい場合は、トランスバーサルフィルタ１５５は波形等化出力の直接波から、遅延波のレプリカを作成し、トランスバーサルフィルタ１５４とトランスバーサルフィルタ１５５との出力信号を加算器１５７で足し合わせることにより、波形等化を実行する。直接波が遅延波よりも小さい場合は、マルチパス干渉波は主波よりも早く到着していることとなり、マルチパス干渉を取り除き、それによって新たに生成した歪を、順次打ち消すようにトランスバーサルフィルタ１５４のタップ係数を変化させる。

タップ係数の変化は、係数更新器１５８が、受信信号と歪み検出器１５３の検出信号とステップサイズ選択信号に基づいて、行うこととなる。
さらに、図１２で示す波形等化主要部１６１を、実施の形態１で示した構成としてもよい。図４１は、波形等化主要部として、実施の形態１を用いた構成を示している。ここでは、ステップサイズ制御部２０が新たに加えられている。マルチパス干渉検出部１２０によってステップサイズ選択信号が出力され、そのステップサイズ選択信号により、ステップサイズ制御部２０において、ステップサイズを切り替えている。

（実施の形態３）
本発明の波形等化装置の実施の形態３について、図１５、図１６、図２５を参照して説明する。
図１５は、実施の形態３における波形等化装置を表すブロック図であり、図１６はマルチパス干渉検出部１２１のブロック図である。図１２、図１３と同じ構成要素については同じ符号を使い、説明を省略する。図１５における波形等化主要部１６１は図１２における波形等化主要部１６１と同一の構成である。

本形態は、実施の形態２と比較して、マルチパス干渉検出部１２１が、平均算出器１１２を持つ点が相違する。
マルチパス干渉検出部１２１は、平均算出器１１２と比較判定器１１１から構成されている。平均算出器１１２としては、積分回路などが用いられる。マルチパス干渉検出部１２１は、受信信号と送信信号に挿入される同期信号との相関値を算出する図示しない相関算出部から、第一位の相関値１０１が入力される。平均算出器１１２において、第一位の相関値１０１の平均値を算出し、算出した平均値と第一の閾値１０２を比較判定器１１１に入力し、マルチパス干渉の有無の検出を行う。

図２５で示す第一位の相関値１０１の分布から分かるように、マルチパス干渉環境下では、ＡＷＧＮ環境下よりも小さな値となる頻度が多いが、マルチパス干渉環境下でも０．９以上といったＡＷＧＮ環境下と同等以上の値が出現することもあり、この場合、マルチパス干渉検出部は、誤検出をすることとなる。ここで、平均算出器１１２で第一位の相関値１０１の平均を算出することにより、算出した平均値がマルチパス干渉環境下ではＡＷＧＮ環境下よりも小さくなり、誤検出を抑えることができる。

なお、マルチパス干渉検出部１２１は、図１７のように、平均算出器１１２の代わりに、保護部１３１を使用したマルチパス干渉検出部１２５としてもよい。保護部１３１は、比較判定器１１１から同じ判定結果がある複数回続いて入力されたときのみ、判定結果を更新した出力信号を発する。保護部１３１としては、図４３に示すように、保護部出力信号と保護部入力信号とを比較する回路４０１と、両者が異なる場合にカウントアップするカウンタ４０２と、両者が同じ場合にはカウントをリセットし、そのカウンタの値を所定の値と比較する回路４０３と、カウンタの値が所定の値と異なる場合には、前回の保護部出力信号を選択し、カウンタの値が所定の値の場合には保護部入力信号を選択するとともに、カウンタをリセットする回路４０４と、選択した信号を遅延させ、新たな保護部出力信号とする遅延素子４０５から構成される。

また、図示しない相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。
また、マルチパス干渉検出部１２１の比較判定器１１１において、第一の閾値１０２を一つではなくＮ個入力し、マルチパス干渉の度合いをＮ＋１段階で判定してもよい。そのような構成は、実施の形態２で、図４６を用いて説明したものと同一であるので、説明は省略する。係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｎ＋１個のステップサイズを持ち、ステップサイズ選択信号１２９に応じてＮ＋１個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。

さらに、本実施の形態は波形等化主要部を図１２で示す波形等化主要部１６１としたが、図１４で示す波形等化主要部１６２としてもよいし、図４１で示すように、実施の形態１の波形等化主要部を用いた構成としてもよい。
（実施の形態４）
本発明の波形等化装置の実施の形態４について、図１８、図１９、図２５を参照して説明する。図１８は、本発明の実施の形態４における波形等化装置を表すブロック図であり、図１９はマルチパス干渉検出部１２２を表すブロック図である。図１２、図１３と同じ構成要素については同じ符号を使い、説明は省略する。

本形態は、実施の形態２と比較して、マルチパス干渉検出部１２２において、クリップ演算部１１３を持つ点が相違する。
マルチパス干渉検出部１２２は、クリップ演算部１１３と比較判定器１１１から構成されている。マルチパス干渉検出部１２２は、受信信号と送信信号に挿入される同期信号との相関値を算出する図示しない相関算出部から、第一位の相関値１０１が入力される。第一の相関値１０１と第二の閾値１０３はクリップ演算部１１３に入力される。クリップ演算部１１３は、例えば、図４４に示すように第一位の相関値と第二位の相関値を比較する回路２１１と、比較結果に基づき第一位の相関値と第二位の相関値のいずれかを選択するセレクタ２１２とから構成される。

この構成により、クリップ演算部１１３では、第一位の相関値１０１が第二の閾値１０３よりも小さければ、第一位の相関値１０１をそのまま出力し、第一位の相関値１０１が第二の閾値１０３以上であれば第二の閾値１０３を出力する。比較判定器１１１では、クリップ演算部１１３の出力信号と第一の閾値１０２とを入力し、マルチパス干渉の有無を検出している。

図２５で示す第一位の相関値１０１の分布を見てみると、マルチパス干渉環境下では、ＡＷＧＮ環境下よりも小さな値となる頻度が多いが、マルチパス干渉環境下でも０．９以上といったＡＷＧＮ環境下と同等以上の値が出現することもあり、この場合、マルチパス干渉検出部は、誤検出をすることとなる。そこで、クリップ演算部１１３において、ＡＷＧＮ環境下での第一位の相関値１０１の上限値を第二の閾値１０３とし、この閾値で第一位の相関値１０１をクリップすることで、ＡＷＧＮ環境下より大きな値の出現が抑えることができ、マルチパス干渉の有無の誤検出を抑えることができる。

なお、マルチパス干渉検出部１２２の比較判定器１１１において、第一の閾値１０２を一つではなくＮ個入力し、マルチパス干渉の度合いをＮ＋１段階で判定してもよい。このとき、比較判定器１１１は、判定結果であるステップサイズ選択信号１２９を図１８における係数更新器１５２に出力し、係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｎ＋１個のステップサイズを持ち、ステップサイズ選択信号１２９に応じてＮ＋１個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。

また、相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。
さらに、本実施の形態は波形等化主要部を図１８で示す構成としたが、図１４で示す構成としてもよいし、図４１で示すように、実施の形態１のものを用いた構成としてもよい。

（実施の形態５）
本発明の波形等化装置の実施の形態５について、図２０、図２１、図２６を参照して説明する。図２０は、本発明の実施の形態５における波形等化装置を表すブロック図であり、図２１はマルチパス干渉検出部１２３を表すブロック図である。図１８、図１９と同じ構成要素については同じ符号を使い、説明は省略する。

本形態は、実施の形態２と比較して、マルチパス干渉検出部１２３において、減算器１１４と平均算出器１１２を持つ点が相違する。マルチパス干渉検出部１２３は、減算器１１４と平均算出器１１２と比較判定器１１１とで構成されている。マルチパス干渉検出部１２３は、受信信号と送信信号に挿入される同期信号との相関値を算出する図示しない相関算出部から、算出された相関値の絶対値のうち、一番目に大きな値である第一位の相関値１０１と、二番目に大きな値１０４（以下、第二位の相関値１０４と称す）を入力する。減算器１１４によって、相関算出部から入力された第一位の相関値１０１から第二位の相関値１０４を減算する。算出された第一位の相関値１０１と第二位の相関値１０４の差分信号と、第一の閾値１０２を比較判定器１１１へ入力し、マルチパス干渉の有無を検出する。

図２６にＡＷＧＮ環境（Ｃ／Ｎ＝１５ｄＢ）下とマルチパス干渉環境（遅延０．１μｓ、ドップラー周波数１Ｈｚ、Ｄ／Ｕ＝２ｄＢ）下における第二位の相関値の分布を示す。図２６から、マルチパス干渉環境下では、ＡＷＧＮ環境下よりも大きな値となる頻度が多く、分布に違いがあるといえる。先述したように、相関値の絶対値のうち、１番目に大きな値の分布は、ＡＷＧＮ環境下の方が、マルチパス干渉環境下よりも大きな値となる頻度が多いので、減算器１２１によって、１番目に大きな値から２番目に大きな値の差分を求めることで、それぞれ片方の相関値だけを用いた場合よりも、マルチパス干渉環境下とＡＷＧＮ干渉環境下の相関値の算出結果の相違を大きくすることができ、マルチパス干渉の有無の誤検出を抑制することができる。

なお、マルチパス干渉検出部１２３は、図２１における平均算出器１１２は、図２２で示すように、減算器１１４の出力信号の平均値を算出するように配置するのではなく、第一位の相関値１０１の平均値と第二位の相関値１０４の平均値をそれぞれ算出するように配置したマルチパス干渉検出部１２６としてもよい。
また、図１７で示したように、本実施の形態においても、マルチパス干渉検出部１２３において、平均算出器１１２を用いず、保護部１３１を比較判定器１１１の後段に使用してもよい。

また、マルチパス干渉検出部１２３の比較判定器１１１において、第一の閾値１０２を一つではなくＮ個入力し、マルチパス干渉の度合いをＮ＋１段階で判定してもよい。このとき、比較判定器１１１は、判定結果であるステップサイズ選択信号１２９を図２０における係数更新器１５２に出力し、係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｎ＋１個のステップサイズを持ち、ステップサイズ選択信号１２９に応じてＮ＋１個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。

また、相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。
さらに、本実施の形態は波形等化主要部を図２０で示す構成としたが、図１４で示す構成としてもよいし、図４１で示すように、実施の形態１のものを用いた構成としてもよい。

（実施の形態６）
本発明の波形等化装置の実施の形態６について、図２３、図２４、図２５、図２６を参照して説明する。図２０、図２１と同じ構成要素については同じ符号を用い、説明を省略する。図２３は実施の形態６の波形等化装置を表すブロック図であり、図２４はマルチパス干渉検出部１２４を表すブロック図である。本形態は、実施の形態５と比較して、マルチパス干渉検出部１２４において、第一位の相関値１０１と第二位の相関値１０４にそれぞれクリップ処理とマスク処理を行うクリップ演算部１１３とマスク演算部１１５を有する点が相違する。

マルチパス干渉検出部１２４は、減算器１１４と、平均算出器１１２と、比較判定器１１１と、クリップ演算部１１３と、マスク演算部１１５から構成されている。クリップ演算部１１４は、図４４に示した構成で実施できる。マスク演算部１１３は、図４５に示したように比較器２２１とセレクタ２２２とで構成される。
マルチパス干渉検出部１２４は、受信信号と送信信号に挿入される同期信号との相関値を算出する図示しない相関算出部から、第一位の相関値１０１と、第二位の相関値１０４を入力する。クリップ演算部１１３には、第一位の相関値１０１と第二の閾値１０３が入力される。クリップ演算部１１３は、第一位の相関値１０１が第二の閾値１０３よりも小さければ、第一位の相関値１０１をそのまま出力し、第一位の相関値１０１が第二の閾値１０３以上であれば第二の閾値１０３を出力する。マスク演算部１１５には、相関算出部から出力された第二位の相関値１０４と第三の閾値１０５が入力される。マスク演算部１１５は、第二位の相関値１０４が第三の閾値１０５以上であれば、第二位の相関値１０４をそのまま出力し、第二位の相関値１０４が第三の閾値１０５より小さければ０を出力する。

減算器１１４では、クリップ演算部１１３の出力信号とマスク演算部１１５の出力信号を入力し、減算を行う。減算器１１４の出力信号を平均算出器１１２で平均値を算出し、比較判定器１１１へ入力する。そして比較判定器１１１で第一の閾値１０２と比較を行い、マルチパス干渉の有無を検出している。
図２５で示す第一位の相関値１０１の分布を見てみると、マルチパス干渉環境下では、ＡＷＧＮ環境下における分布の上限値よりも大きな値が出現していることが分かる。平均算出器１１２において平均値を算出する際に、この大きな値により、平均値がＡＷＧＮ環境時と同等になってしまうことがある。クリップ演算部１１３において、０．９といった値を第二の閾値１０２に与え、この第一位の相関値１０１をクリップすることで、平均値がＡＷＧＮと同等になることを抑えることができる。

図２６で示す第二位の相関値１０４の分布を見てみると、ＡＷＧＮ環境下では、第二位の相関値１０４は０．２５以下の値であり、マルチパス干渉環境下では、０．２５以上の値が頻出している。ここで、マスク演算部１１５において、第三の閾値１０５を０．２５として第二位の相関値１０４をマスクすることで、ＡＷＧＮ環境下では、マスク演算部１１５の出力信号はほとんどの場合０となり、マルチパス干渉環境下で第三の閾値１０５の値より大きな値が出た時に、その値がより大きくマルチパス干渉環境下とＡＷＧＮ環境下での平均値の差に影響し、両者の平均値の差を大きくするので、マルチパス干渉の検出の精度が向上する。

なお、図２４における平均算出器１１２は、実施の形態５において図２２で示したように、本実施の形態においても、減算器１１４の出力信号の平均値を算出するように配置するのではなく、クリップ演算部１１３の出力信号の平均値とマスク演算部１１５の出力信号の平均値をそれぞれ算出するように配置してもよい。
また、図１７で示したように、本実施の形態においても、平均算出器１１２を用いず、保護部１３１を比較判定器１１１の後段に使用してもよい。

また、マルチパス干渉検出部１２４の比較判定器１１１において、第一の閾値１０２を一つではなくＮ個入力し、マルチパス干渉の度合いをＮ＋１段階で判定してもよい。このとき、比較判定器１１１は、判定結果であるステップサイズ選択信号１２９を図１２における係数更新器１５２に出力し、係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｎ＋１個のステップサイズを持ち、ステップサイズ選択信号１２９に応じてＮ＋１個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。

また、相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。
さらに、本実施の形態は波形等化所要部を図２３で示す構成としたが、図１４で示す構成としてもよいし、図４１で示すように、実施の形態１で示した構成としてもよい。
（実施の形態７）
本発明の波形等化装置の実施の形態７について、図３０、図３１、図３２、図３３を参照して説明する。図３０は実施の形態７における波形等化装置を表すブロック図であり、図３１は図３０における受信信号変動検出部１４０を表すブロック図である。

実施の形態７における波形等化装置は波形等化主要部１６１と受信信号変動検出部１４０から構成される。
波形等化主要部１６１の受信信号は、トランスバーサルフィルタ１５１および係数更新器１５２に送られる。歪み検出器１５３は、トランスバーサルフィルタ１５１の出力信号を入力し、トランスバーサルフィルタ１５１の出力信号に含まれる誤差を推定する。歪み検出器１５３の出力は、係数更新器１５２へと入力される。係数更新器１５２では、入力された歪み検出器１５３の出力信号と、波形等化主要部１６１へ入力される受信信号と、ステップサイズからトランスバーサルフィルタ１５１の係数の更新量の算出および更新を行い、この処理を繰り返すことにより、歪みを取り除き、波形等化を実現している。ここで、係数更新器１５２は、ステップサイズＡとステップサイズＢとを持ち、ステップサイズＡは小さな値が、ステップサイズＢは大きな値が設定されており、係数更新の演算はステップサイズＡもしくはステップサイズＢを用いて行う。

図３１における受信信号変動検出部１４０は、分散演算器１３２と比較判定器１３３から構成される。受信信号変動検出部１４０は、受信信号と送信信号に挿入される同期信号との相関値を算出する図示しない相関算出部から算出された相関値の絶対値のうち、第一位の相関値１０１を入力する。入力された第一位の相関値１０１を分散演算器１３２に入力し、第一位の相関値１０１のばらつきを算出する。

分散演算器１３２は、ｎ個の信号Ｘｉの平均Ｘ_aveに対するばらつきを求める処理を行う演算器である。より詳しくは、下記分散式を演算処理する回路である。

分散演算器１３２で算出された分散値と第四の閾値１０６を比較判定器１３３に入力し、比較判定を行う。

比較判定器１３３では、第一位の相関値１０１の分散値が第四の閾値１０６以上であれば、受信信号が変動していると判定し、図３０における波形等化主要部１６１の係数更新器１５２へステップサイズＢを選択するよう制御するステップサイズ選択信号を出力し、第一位の相関値１０１の分散値が第四の閾値１０６よりも小さければ、受信信号が変動していないと判定し、ステップサイズＡを選択するよう制御するステップサイズ選択信号を出力する。

係数更新器１５２では、ステップサイズ選択信号に応じて、ステップサイズＡとステップサイズＢとを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。
図３２に一例として、複合マルチパス干渉環境（マルチパス干渉波の遅延、位相、Ｄ／Ｕ値は図３３参照（文献２）。全て静的である）における第一位の相関値１０１の分布を示す。図２５における動的なマルチパス干渉（遅延０．１μｓ、ドップラー周波数１Ｈｚ、Ｄ／Ｕ＝２ｄＢ）である第一位の相関値の分布と明らかにばらつきが異なっているのがわかる。このことから、適切な第四の閾値１０６を与え、第一位の相関値１０１の分散値と比較することにより、マルチパス干渉が動的なものか静的なものかを判定することができる。

図４２は、本実施の形態７の効果を示すシミュレーション結果である。ステップサイズＡとしてあるステップサイズｕ＿０と、ステップサイズＢとして、その７倍の値である７ｕ＿０に対して、限界Ｃ／Ｎ性能と限界Ｄ／Ｕ性能をシミュレーションした。限界Ｄ／Ｕ性能としては、送信信号に、遅延１μｓ、ドップラー周波数１Ｈｚの動的なマルチパス干渉を付加した環境と、送信信号に、遅延１μｓ、位相差１８０°の静的なマルチパス干渉を付加した環境でシミュレーションしている。図４２より、ステップサイズｕ＿０と７ｕ＿０を比較すると、限界Ｃ／Ｎ性能はステップサイズがｕ＿０の方がよく、追従性の必要な動的なマルチパス干渉環境である限界Ｄ／Ｕ性能はステップサイズが７ｕ＿０の方がよく、静的なマルチパス干渉環境では、ステップサイズが大きいと残留誤差が大きくなるので、ステップサイズｕ＿０の方が若干よいという結果であった。これに対し、本実施の形態を適用することで、受信信号にマルチパス干渉が含まれていない場合には、受信信号は静的であるため、ステップサイズがｕ＿０を選択されることで限界Ｃ／Ｎ性能は１４．９ｄＢとなり、また、動的なマルチパス干渉が含まれている場合には、ステップサイズが７ｕ＿０を選択されることで限界Ｄ／Ｕ性能は０ｄＢとなり、静的なマルチパス干渉が含まれている場合には、ステップサイズがｕ＿０を選択されることで限界Ｄ／Ｕ性能は０ｄＢとなっている。

したがって、このような構成によって、受信信号に含まれるマルチパス干渉が動的である場合で、高速な波形等化処理が必要な時には、ステップサイズを大きくして高速な波形等化処理を行い、マルチパス干渉が静的な時には、ステップサイズを小さくして受信限界Ｃ／Ｎを良化して波形等化処理の安定化を実現することが可能となる。
なお、受信信号変動検出部１４０は、図３４に示すように、保護部１７０を比較判定器１３３に接続した受信信号変動検出部１４１としてもよい。図３４は、保護部１７０を挿入した受信信号変動検出部１４１を表すブロック図である。このとき、保護部１７０は、比較判定器１３３から同じ判定結果がある複数回続いて入力されたときのみ、出力信号をその複数続いた判定結果に更新する。このことで、マルチパス干渉が動的であるか静的であるかの誤判定を抑えることができる。

また、受信信号変動検出部１４０の比較判定器１３３において、第四の閾値１０６を一つではなくＮ個入力し、ばらつきの度合いをＮ＋１段階で判定してもよい。このとき、比較判定器１３３は、判定結果であるステップサイズ選択信号を図３０における係数更新器１５２に出力し、係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｎ＋１個のステップサイズを持ち、ステップサイズ選択信号に応じてＮ＋１個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。

また、相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。
また、図３０で示す波形等化主要部１６１は、図１４のような構成にしてもよいし、図４１で示すように、実施の形態１を用いた構成としてもよい。
さらに、受信信号変動検出部１４０の分散演算器１３２は、第一位の相関値１０１の標準偏差をもとめる標準偏差演算器としてもよく、第一位の相関値１０１の統計的数量・ばらつき具合を求めるものであれば何でもよい。

（実施の形態８）
本発明の波形等化装置の実施の形態８について、図３５、図３６、図３７を参照して説明する。図３０と同じ構成要素は同じ符号を使い、説明は省略する。図３５は波形等化装置の構成を表すブロック図であり、図３６は受信信号変動検出部１４２を表すブロック図である。図３５における波形等化主要部１６１は図３０の構成と同じものである。本実施の形態８は実施の形態７と比較して、受信信号変動検出部１４２の入力が第一位の相関値１０１だけでなく、第二位の相関値１０４を入力することが相違する。

受信信号変動検出部１４２は、第一の分散演算器１３４と第二の分散演算器１３６と、第一の比較判定器１３５、第二の比較判定器１３７、および判定器１３８とで構成される。
受信信号検出部１４１は、受信信号と送信信号に挿入される同期信号との相関値を算出する図示しない相関算出部から算出された相関値の絶対値のうち、第一位の相関値１０１および第二位の相関値１０４を入力する。入力された第一位の相関値１０１を第一の分散演算器１３４に入力し、第一位の相関値１０１のばらつきを算出する。算出された分散値と第四の閾値１０６を第一の比較判定器１３５に入力し、比較判定を行う。また、第二位の相関値１０４を第二の分散演算器１３６に入力し、第二位の相関値１０４のばらつきを算出する。算出された分散値と第五の閾値１０７を第二の比較判定器１３７に入力し、比較判定を行う。第一の比較判定器１３５の出力および第二の比較判定器１３７の出力は判定器１３８に入力される。判定器１３８では、第一の比較判定器１３５および第二の比較判定器１３７が、どちらともそれぞれの閾値よりも大きいと判定すると、受信信号が変動していると判定し、図３５における波形等化主要部１６１の係数更新器１５２へステップサイズＢを選択するよう制御するステップサイズ選択信号を出力し、どちらかがそれぞれの閾値よりも小さければ、受信信号が変動していないと判定し、ステップサイズＡを選択するよう制御するステップサイズ選択信号を出力する。

図３６に一例として、複合マルチパス干渉環境（マルチパス干渉波の遅延、位相、Ｄ／Ｕ値は図３３参照。すべて静的である）における第二位の相関値分布を示す。図２６における、動的なマルチパス干渉（遅延０．１ｕｓ、ドップラー周波数１Ｈｚ、Ｄ／Ｕ＝２ｄＢ）での第二位の相関値の分布と比較して、マルチパス干渉が動的な場合と静的な場合とでは、分布に違いがあるといえる。このことから、第一位の相関値１０１および第二位の相関値１０４の分散をそれぞれ求め、どちらとものばらつきがそれぞれ設定した閾値よりも大きい時に受信信号中のマルチパス干渉が動的であると判定でき、その判定によって、受信信号に含まれるマルチパス干渉が動的である場合で、高速な波形等化処理が必要な時には、ステップサイズを大きくして高速な波形等化処理を行い、マルチパス干渉が静的と判定した時には、ステップサイズを小さくして受信限界Ｃ／Ｎを良化して波形等化処理の安定化を実現することが可能となる。

なお、受信信号変動検出部１４２は、図３８に示すように、第一の保護部１７１を第一の比較判定器１３５に接続し、第二の保護部１７２を第二の比較判定器１３７に接続した受信信号変動検出部１４３としてもよい。図３８は、第一の保護部１７１および第二の保護部１７２を挿入した受信信号変動検出部１４３を表すブロック図である。このとき、第一の保護部１７１は、第一の比較判定器１３５から同じ判定結果がある複数回続いて入力されたときのみ、出力信号をその複数続いた判定結果に更新する。第二の保護部１７２は、第二の比較判定器１３７から同じ判定結果がある複数回続いて入力されたときのみ、出力信号をその複数続いた判定結果に更新する。このことで、マルチパス干渉が動的であるか静的であるかの誤判定を抑えることができる。

なお、受信信号変動検出部１４２の第一の比較判定器１３５および第二の比較判定器１３７において、第四の閾値１０６および第五の閾値１０７を一つではなくそれぞれＮ個、Ｍ個（Ｎ、Ｍは２以上の整数）入力し、分散の度合いをＮ＋１段階、Ｍ＋１段階で判定してもよい。このとき、判定器１３８は、第一の比較判定器１３５、第二の比較判定器１３７の判定結果からＬ個（Ｌは自然数）の判定結果を出力し、係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｌ個のステップサイズを持ち、ステップサイズ選択信号に応じてＬ個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。

また、判定器１３８における動的・静的の判定は、第一の比較判定器１３５および第二の比較判定器１３７の比較判定において、どちらかが、それぞれの閾値よりも大きいと判定すると、受信信号が変動していると判定し、どちらともそれぞれの閾値よりも小さければ、受信信号が変動していないと判定してもよい。
また、相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。

また、図３５で示す波形等化主要部１６１は、図１４のような構成にしてもよいし、図４１で示すように、実施の形態１を用いた構成としてもよい。
さらに、第一の分散演算器１３４および第二の分散演算器１３６は、標準偏差を算出する、第一の標準偏差演算器、第二の標準偏差演算器としてもよく、統計的数量・ばらつきを算出するものであればよい。

（実施の形態９）
本発明の波形等化装置の実施の形態９について、図３９、４０を参照して説明する。図３９は実施の形態９の波形等化装置を表すブロック図である。
実施の形態９における波形等化装置は、波形等化主要部１６１と、マルチパス干渉検出部１２０と、受信信号変動検出部１４０と、判定器１３９から構成される。図３９における波形等化主要部１６１は図１２、図３０における波形等化主要部１６１と同じ構成であり、図３９におけるマルチパス干渉検出部１２０は、図１３におけるマルチパス干渉検出部１２０と同じ構成であり、図３７における受信信号変動検出部１４０は、図３１おける受信信号変動検出部１４０と同じ構成である。

図３９において、マルチパス干渉検出部１２０によって、マルチパス干渉の有無が検出され、受信信号変動検出部１４０において受信信号内のマルチパス干渉が動的であるか静的であるかが判定される。それらの判定結果を判定器１３９に入力する。判定器１３９では、マルチパス干渉検出部１２０でマルチパス干渉があると判定され、かつ、受信信号変動検出部１４０で、マルチパス干渉が動的であると判定された場合に、波形等化主要部１６１の係数更新器１５２へステップサイズＢを選択するよう制御するステップサイズ選択信号を出力し、マルチパス干渉検出部１２０でマルチパス干渉がないと判定されるかもしくは、受信信号変動検出部１４０でマルチパス干渉が静的と判定されると、ステップサイズＡを選択するよう制御するステップサイズ選択信号を出力する。判定器１３９によるステップサイズの選択の判定基準を図４０に示す。

波形等化主要部１６１では、受信信号にＡＷＧＮによる多少のばらつきがあるがマルチパス干渉は存在しないという場合や、マルチパス干渉は存在するがまったく静的である場合などは、係数更新量を小さくした方がよい。また、波形等化主要部１６１の係数更新量を大きくすると、外乱の影響で波形等化が発散してしまう恐れもあるため、係数更新量を大きくする判定の誤判定は抑えたい。そこで、本実施例のように、マルチパス干渉検出部１２０における判定結果と受信信号変動検出部１４０の判定結果を組み合わせることで、受信信号にＡＷＧＮによる多少のばらつきがあるがマルチパス干渉は存在しないという場合や、マルチパス干渉は存在するがまったく静的である場合などは、係数更新量を小さくすることができ、判定器１３９の判定基準を図４０のようにすることで、係数更新量を大きくする条件を厳しくでき、係数更新量を大きくする判定の誤判定が抑えられる。

なお、受信信号変動検出部１４０の比較判定器１３３において、第四の閾値１０６を一つではなくそれぞれＮ個（Ｎは２以上の整数）入力し、分散の度合いをＮ＋１段階で判定してもよい。そして、マルチパス干渉検出部１２０の比較判定器１１１において、第一の閾値１０２をM個（Ｍは２以上の整数）入力し、マルチパス干渉の度合いをＭ＋１段階で
判定してもよい。このとき、判定器１３９は、マルチパス干渉検出部１２０および受信信号変動検出部１４０の判定からＬ個（Ｌは自然数）の判定結果を出力し、係数更新器１５２では、ステップサイズＡとステップサイズＢとの二つではなく、Ｌ個のステップサイズを持ち、ステップサイズ選択信号に応じてＬ個のステップサイズから１つを選択し、トランスバーサルフィルタ１５１の係数更新の演算を行う。

また、相関算出部における相関算出においては、使用する信号は、同期信号でなくても、送信信号に挿入される既知信号であればなんでもよい。
また、図３９で示す波形等化主要部１６１は、図１４のような構成にしてもよいし、図４１で示すように、実施の形態１を用いた構成としてもよい。
さらに、マルチパス干渉検出部１２０は、図１６、図１７、図１９、図２１、図２２、図２４のマルチパス干渉検出部でもよく、受信信号変動検出部１４０は図３４、図３６、図３８の受信信号変動検出部としてもよい。

また、実施の形態２〜９では、マルチパス干渉検出部または受信信号変動検出部の検出結果を用いて波形等化主要部（装置）のステップサイズを制御することに関して言及しているが、これに限るものではなく、これらの実施形態で示したマルチパス干渉検出部または受信信号変動検出部の検出結果を用いて、図示していない復調部の一部分を制御してもよい。例えば、マルチパス干渉検出部または受信信号変動検出部の検出結果により、ＡＦＣにおけるループゲインのパラメータを制御したり、ＡＧＣにおけるループゲインのパラメータを制御したりしてもよい。

また、実施の形態１〜９の受信装置の各構成要素は、集積回路で実現してもよい。このとき、各構成要素は、個別に１チップ化されてもよいし、一部もしくは全てを含むように１チップ化されてもよい。
ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと称呼されることもある。

また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
更には、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行っても良い。バイオ技術の適応等が可能性としてありえる。

本発明の波形等化装置は、ディジタル放送受信機の波形等化手段として有用である。またディジタル放送に限らず、無線ＬＡＮ受信機の波形等化手段や、その他の無線受信機の波形等化手段等としても適用可能である。また、無線通信に限らず、有線通信における受信機の波形等化手段等としても適用可能である。

本発明の実施の形態１における波形等化装置のブロック図 本発明の実施の形態１における重み付けαｉ（ｎ）の概念の説明図 本発明の実施の形態１における重み付けαｉ（ｎ）の具体例の説明図 従来の波形等化装置のブロック図 従来の波形等化装置におけるＬＭＳアルゴリズムにおけるｅ（ｎ）を求める際の手順の説明図 従来の波形等化装置と特許文献１におけるステップサイズとタップ係数の関係の説明図 米国のＤＴＶ信号形式を示す構成図 米国のＤＴＶ信号形式を示す構成図 簡易的な受信装置を示す構成図 本発明の実施の形態１の効果を示す図 本発明の実施の形態１における重み付けαｉ（ｎ）の具体例の説明図 本発明の実施の形態２における受信装置のブロック図 本発明の実施の形態２におけるマルチパス干渉検出部のブロック図 本発明の実施の形態２における波形等化部とは構成が異なる波形等化部のブロック図 本発明の実施の形態３における受信装置のブロック図 本発明の実施の形態３におけるマルチパス干渉検出部のブロック図 本発明の実施の形態３における図１６とは異なるマルチパス干渉検出部のブロック図 本発明の実施の形態４における受信装置のブロック図 本発明の実施の形態４におけるマルチパス干渉検出部のブロック図 本発明の実施の形態５における受信装置のブロック図 本発明の実施の形態５におけるマルチパス干渉検出部のブロック図 本発明の実施の形態５における図２１とは異なるマルチパス干渉検出部のブロック図 本発明の実施の形態６における受信装置のブロック図 本発明の実施の形態６におけるマルチパス干渉検出部のブロック図 第一位の相関値の出現頻度を表す図 第二位の相関値の出現頻度を表す図 本発明の実施の形態２の効果を表す図 従来の波形等化装置のブロック図 歪み検出器にＣＭＡを用いたときの歪み検出器の入出力を表す図 本発明の実施の形態７における受信装置のブロック図 本発明の実施の形態７における受信信号変動検出部のブロック図 第一位の相関値の出現頻度を表す図（２） 図３２、２５の相関値を算出した伝送路の複合マルチパス干渉波を示す図 本発明の実施の形態７における図３１とは異なる受信信号変動検出部のブロック図 本発明の実施の形態８における受信装置のブロック図 本発明の実施の形態８における受信信号変動検出部のブロック図 第二位の相関値の出現頻度を表すブロック図（２） 本発明の実施の形態８における図３６とは異なる受信信号変動検出部のブロック図 本発明の実施の形態９における受信装置のブロック図 図３９における判定器の判定基準を示す図 本発明の実施の形態２における波形等化部に実施の形態１の波形等化部を用いた場合のブロック図 本発明の実施の形態７の効果を表す図 図１７の保護部の詳細な構成を示す図である。 図１９のクリップ演算部の詳細な構成を示す図である。 図２４のマスク演算部の詳細な構成を示す図である。 Ｎ個の閾値を用いて相関値の比較判定を行うマルチパス干渉検出部である。

１ フィルタ部
２ 誤差推定部
１２ タップ係数記憶部
１３ タップ係数更新量１次演算部
１４ タップ係数更新量決定部
１０、１５ タップ係数更新量演算部
２０ ステップサイズ制御部
１０１ 第一位の相関値
１０２ 第一の閾値
１０３ 第二の閾値
１０４ 第二位の相関値
１０５ 第三の閾値
１０６ 第四の閾値
１０７ 第五の閾値
１１１ 比較判定器
１１２ 平均算出器
１１３ クリップ演算部
１１４ 減算器
１１５ マスク演算部
１１７ 平均算出器
１１８ 平均算出器
１２０ マルチパス干渉検出部
１２１ マルチパス干渉検出部
１２２ マルチパス干渉検出部
１２３ マルチパス干渉検出部
１２４ マルチパス干渉検出部
１２５ マルチパス干渉検出部
１２６ マルチパス干渉検出部
１２９ ステップサイズ選択信号
１３１ 保護部
１３２ 分散演算器
１３３ 比較判定器
１３４ 第一の分散演算器
１３５ 第一の比較判定器
１３６ 第一の分散演算器
１３７ 第二の比較判定器
１３８ 判定器
１３９ 判定器
１４０ 受信信号変動検出部
１４１ 受信信号変動検出部
１４２ 受信信号変動検出部
１４３ 受信信号変動検出部
１５１ トランスバーサルフィルタ
１５２ 係数更新器
１５３ 歪み検出器
１５４ トランスバーサルフィルタ
１５５ トランスバーサルフィルタ
１５６ スライサ
１５７ 加算器
１５８ 係数更新器
１６１ 波形等化部
１６２ 波形等化部
１７０ 保護部
１７１ 第一の保護部
１７２ 第二の保護部
２０１ 入力端子
２０２ トランスバーサルフィルタ
２０３ 歪み検出器
２０４ 係数更新器
２０５ 歪み変動量検出器
２０６ 出力端子
３０１ アンテナ
３０２ チューナ
３０３ 復調部
３０４ デコード部
３０５ 表示部
３１１ ＡＤ変換部
３１２ 波形等化部
３１３ 誤り訂正部
３１４ 同期検出部
３６０ セグメント同期信号
３７０ フィールド同期信号
３７１ ５１１シンボルのＰＮ信号
３７２ ６３シンボルのＰＮ信号
３７３ Ｃｏｎｔｒｏｌ信号
３８０ データ信号

Claims (11)

1. 入力信号ｘ（ｎ）を波形等化し出力信号ｙ（ｎ）を生成するフィルタ部と、
   前記出力信号ｙ（ｎ）から波形等化の誤差ｅ（ｎ）を推定して出力する誤差推定部と、
   前記誤差ｅ（ｎ）と前記入力信号の遅延信号ｘ（ｎ−ｉ）とタップ係数Ｃｉ（ｎ−１）からｉ番目のタップ係数更新量ΔＣｉ（ｎ）を求めるタップ係数更新量演算部と、
   前記タップ係数更新量ΔＣｉ（ｎ）と前記タップ係数Ｃｉ（ｎ−１）から前記タップ係数Ｃｉ（ｎ）を求めて記憶するタップ係数記憶部と、
   を備え、
   前記タップ係数更新量演算部は、定数ｕと、前記誤差ｅ（ｎ）と、前記入力信号の遅延信号ｘ（ｎ−ｉ）の複素共役信号ｘ＊（ｎ−ｉ）と、Ｃｉ（ｎ−１）の関数であるαｉ（ｎ）を用いて、タップ係数更新量ΔＣｉ（ｎ）＝αｉ（ｎ）×ｕ×ｅ（ｎ）×ｘ＊（ｎ−ｉ）なる演算でタップ係数更新量を求め、
   前記αｉ（ｎ）は、Ｃｉ（ｎ−１）の大きさが大きくなるに従って、０＜αｉ（ｎ）≦１の範囲で単調増加する関数である
   波形等化装置。
2. 前記Ｃｉ（ｎ−１）の大きさは｜Ｃｉ（ｎ−１）｜であり、前記αｉ（ｎ）は、｜Ｃｉ（ｎ−１）｜＜ｂの場合はαｉ（ｎ）＝ａ（ａ＜１）となり、それ以外（｜Ｃｉ（ｎ−１）｜≧ｂ）の場合はαｉ（ｎ）＝１となる
   請求項１記載の波形等化装置。
3. さらに、マルチパス干渉の有無の判定を行うマルチパス干渉検出部を有し、
   前記マルチパス干渉検出部の出力信号を用いて前記定数ｕを制御する
   請求項１記載の波形等化装置。
4. 前記波形等化装置は、受信信号に含まれるマルチパス干渉が動的（ダイナミック）であるか静的（スタティック）であるかを判定する受信信号変動検出部をさらに有し、
   前記受信信号変動検出部の出力信号を用いて前記定数ｕを制御する
   請求項１記載の波形等化装置。
5. Ｃｉ（ｎ−１）の関数である前記αｉ（ｎ）を、前記定数ｕの大きさによって可変する
   請求項１記載の波形等化装置。
6. 入力信号ｘ（ｎ）を波形等化し出力信号ｙ（ｎ）を生成するフィルタステップと、
   前記出力信号ｙ（ｎ）から波形等化の誤差ｅ（ｎ）を推定して出力する誤差推定ステップと、
   前記誤差ｅ（ｎ）と前記入力信号の遅延信号ｘ（ｎ−ｉ）とタップ係数Ｃｉ（ｎ−１）からｉ番目のタップ係数更新量ΔＣｉ（ｎ）を求めるタップ係数更新量演算ステップと、前記タップ係数更新量ΔＣｉ（ｎ）と前記タップ係数Ｃｉ（ｎ−１）から前記タップ係数Ｃｉ（ｎ）を求めて記憶するタップ係数記憶ステップと、
   を備え、
   前記タップ係数更新量演算ステップは、定数ｕと、前記誤差ｅ（ｎ）と、前記入力信号の遅延信号ｘ（ｎ−ｉ）の複素共役信号ｘ＊（ｎ−ｉ）と、Ｃｉ（ｎ−１）の関数であるαｉ（ｎ）を用いて、タップ係数更新量ΔＣｉ（ｎ）＝αｉ（ｎ）×ｕ×ｅ（ｎ）×ｘ＊（ｎ−ｉ）なる演算でタップ係数更新量を求め、
   前記αｉ（ｎ）は、Ｃｉ（ｎ−１）の大きさに応じて０＜αｉ（ｎ）≦１で単調増加する関数である
   波形等化方法。
7. 前記Ｃｉ（ｎ−１）の大きさは｜Ｃｉ（ｎ−１）｜であり、前記αｉ（ｎ）は、｜Ｃｉ（ｎ−１）｜＜ｂの場合はαｉ（ｎ）＝ａ（ａ＜１）となり、それ以外（｜Ｃｉ（ｎ−１）｜≧ｂ）の場合はαｉ（ｎ）＝１となる
   請求項６記載の波形等化方法。
8. さらに、マルチパス干渉の有無の判定を行うマルチパス干渉検出ステップを有し、
   前記マルチパス干渉検出ステップの出力信号を用いて前記定数ｕを制御する
   請求項７記載の波形等化方法。
9. さらに、受信信号に含まれるマルチパス干渉が動的（ダイナミック）であるか静的（スタティック）であるかを判定する受信信号変動検出ステップを有し、
   前記受信信号変動検出ステップの出力信号を用いて前記定数ｕを制御する
   請求項７記載の波形等化方法。
10. Ｃｉ（ｎ−１）の関数である前記αｉ（ｎ）を、前記定数ｕの大きさによって可変する、
    請求項６記載の波形等化方法。
11. 請求項５〜１０のいずれか１項記載の波形等化方法を実行するための信号処理部を実装した集積回路。

Images