JP2005523642A - 等化器/前方誤り訂正自動モード・セレクタ - Google Patents

等化器/前方誤り訂正自動モード・セレクタ Download PDF

Info

Publication number
JP2005523642A
JP2005523642A JP2003587039A JP2003587039A JP2005523642A JP 2005523642 A JP2005523642 A JP 2005523642A JP 2003587039 A JP2003587039 A JP 2003587039A JP 2003587039 A JP2003587039 A JP 2003587039A JP 2005523642 A JP2005523642 A JP 2005523642A
Authority
JP
Japan
Prior art keywords
mode
dfe
output signal
signal
equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003587039A
Other languages
English (en)
Inventor
パク,ジョンスン
ホ,セ,ウォン
マークマン,イヴォンテ
ゲルファンド,ソール,ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2005523642A publication Critical patent/JP2005523642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211Ghost signal cancellation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0046Code rate detection or code type detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/10Adaptations for transmission by electrical cable
    • H04N7/102Circuits therefor, e.g. noise reducers, equalisers, amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain
    • H04L2025/03471Tapped delay lines
    • H04L2025/03484Tapped delay lines time-recursive
    • H04L2025/0349Tapped delay lines time-recursive as a feedback filter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03598Algorithms
    • H04L2025/03681Control of adaptation
    • H04L2025/037Detection of convergence state
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03726Switching between algorithms
    • H04L2025/03732Switching between algorithms according to the convergence state

Abstract

データ信号を受信する判定帰還型等化器(DFE)において標準判定指向(dd)モードと軟ddモードとのうちの一方を自動的に選定する装置は、DFE自動切換えモードと軟自動切換えモード、各々、に相当する第1出力信号及び第2出力信号を備える前方誤り訂正(FEC)を利用する等化器(30)、及び該第1出力信号のバイト誤り率(ByER)と該第2出力信号のバイト誤り率(ByER)とを比較して、該両方のByERのうちの低いほうのByERに関係するモードを上位モードとして選択し、該低いほうのByERを有する出力信号を出力するコンパレータ(36)を有する。ロック検出器(30)は該低いほうのByERを有する該DFE出力信号から導き出されたロック信号を備え、モード・スイッチ(38)は選択的に該DFE出力を、該ロック信号に応じて、該ddモードの一方又はブラインド・モードに位置付ける。

Description

本発明は、一般的に、高品位テレビ受信において発生し得るような不明な特性及び/又は経時変化する特性、を有するチャンネルによる信号伝送を補償するのに用い得る適応等化器に関し、特に、等化器/前方誤り訂正(FEC)自動モード・セレクタに関する。
アメリカ合衆国における高品位テレビ(HDTV)に関するディジタル・テレビ方式標準化委員会(ATSC)標準では、等化器は残留側波帯変調(VSB)によって伝送されるデータ・ストリームを受信する適応型フィルタであり、VSBは、約10.76MHzのシンボル・レートに等しい平均レートの、該ATSC−HDTV標準による変調システムである。該等化器はマルチパス伝搬によって主に発生する線形歪みを除去又は削減しようとするものであり、該線形歪みは地上波放送チャンネルの一般的な特性である。アメリカ合衆国ディジタル・テレビ方式標準化委員会による、「ATSC Digital Television Standard」と題する、西暦1995年9月16日発行の文献参照。
John G.Proakis,"Digital Communications",2nd edition,McGraw−Hill,New York 1989 Theodore S.Rappaport,"Wireless Communications",Prentice Hall PTR,Saddle River,New Jersey,1996 A.P.Clark,"Principles of Data Transmission",John Wiley & Sons,New York,1983
通信技術において用いられる判定帰還型等化器(DFE)は一般に、フィード・フォワード・フィルタ(FFF)及びフィードバック・フィルタ(FBF)を含み、一般に、該FBFは信号検出器の出力での判定によって駆動され、フィルタ係数を、所望の特性に適応して望ましくない歪みの影響を削減するよう、調整し得る。適応は一般に、信号における同期期間の間に「トレーニング・シーケンス」を伝送することによって行い得るか、該適応は該伝送信号を適切に復元する手法を用いた「ブラインド・アルゴリズム」によるものであり得る。一般に、該等化器はそのフィルタ各々に特定数のタップを、等化するマルチパス遅延スプレッドのような要因に応じて、有し、タップ間隔「T」はシンボル・レートであることが一般的であるが、常にそうであるものでない。そのようなフィルタの重要なパラメータは収束率であり、該収束率は該等化器の最適な設定に収束するのに必要な繰り返し数として定義し得る。そのような等化器、使用アルゴリズム、それらの通信業務への適用についての詳細分析及び考察を記載する技術文献及び教本がある(例えば、非特許文献1乃至3参照。)。
本発明の原理によれば、モード・セレクタ装置は自動的に判定帰還型等化器において標準自動切換えモードと軟自動切換えモードとのうちの一方を選定する。該モード・セレクタ装置は等化を有するデータ信号処理システムにおける利用に適応され、標準ddモード及び軟ddモード、各々、に相当する第1DFE出力及び第2DFE出力を備える等化器;及び該第1DFE出力のバイト誤り率(ByER)と該第2DFE出力のバイト誤り率(ByER)とを比較し、低いほうのByERに関連するモードを上位モードとして選定し、該低ByERを有する出力を出力するコンパレータ;を有する。
本発明は以下の詳細説明、更には添付図面、から十分に分かるものである。
本発明による等化器/前方誤り訂正(FEC)自動モード・セレクタ等化器は3つの利用可能モード:トレーニング、ブラインド、及び判定指向(dd);のある(Tがシンボル時間である場合)T間隔のDFE(判定帰還型)等化器を有する。
本発明の好適実施例の詳細説明に入る前に、本発明の原理をよく理解し、特定の用語を定義することを助長するよう、最初に、図1に表すような判定帰還型等化器(DFE)アーキテクチャの多少簡易化されたブロック図を検討するものとする。
該DFEへの入力はフィード・フォワード・フィルタ(FFF)10に結合され、該FFFの出力は加算装置12に結合され、加算装置12への別の入力はフィードバック・フィルタ(FBF)14の出力に結合される。加算装置12の出力はスライサ16、モード・スイッチ18の入力、及びロック検出器20に結合される。ロック検出器20の出力はモード・スイッチ18の制御入力に結合される。スライサ16の出力はモード・スイッチ18の別の入力に結合され、モード・スイッチ18の出力はFBF14の入力に結合される。モード・スイッチ18の別の出力はFFF10及びFBF14の係数制御入力に結合される。
該FFF10、FBF14及びスライサ16の機能は周知のものであり、各々、フィルタ化及び量子化の基本機能を構成する。例えば、上記特許文献1参照。フィルタ及びその実現に関する追加情報は、例えば、John G.Proakis and Dimitris G.Manolakisによる、「Digital Signal Processing:Prentice Hall,New Jersey」と題する西暦1996年発行の教本、及び、Roman Kucによる、「Introduction to Digital Signal Processing:McGraw−Hill Book Company,New York」と題する西暦1988年発行の教本において見出し得る。ロック検出器20は等化器収束検出の役割を果たす。該ロック検出器は該ロック検出器出力を、等化器出力及びスライサ・レベルを閾値と比較することによって、更新する。該等化器出力とスライサ・レベルとが距離閾値の範囲内にある場合、ロックすなわち収束が検出される。モード・スイッチ18は該FBFフィルタへの入力、更には、等化器適応に用いるエラー及び制御信号、を等化器選択モードによって、選定する。更に、該ロック検出器出力を確かめる。通常の動作では、モード・スイッチ18は自動切換え機能を有し、該機能は等化器ロック検出器20の出力によって変わってくる。モード・スイッチ18は、該トレーニングとブラインドとのモードを収束目的のみに用いるものと解釈する。該等化器ロック検出器が収束を検出した後、該等化器は次に該判定指向(dd)モードに移行する。収束が失われた場合、該等化器はトレーニング又はブラインドのモードに戻る。
該ATSC標準では、トレーニング・シーケンスは初期の等化器収束を可能にするようフィールド同期に含まれていたものである。トレーニング・モードでは、等化器係数はフィールド同期の間にのみ更新される。しかしながら、その利用に関係する2つの主な欠点は:当該方法がフィールド同期の事前の正常検出を要すること;及び該トレーニング・シーケンスがフィールド同期で、約25ミリ秒(ms)毎にしか存在しないもの、に含まれ、場合によっては収束が遅くなってしまうこと;である。
フィールド同期を検出することを困難にさせるゴースト環境又は動的成分のあるものについては、トレーニング・シーケンスに関係なく、すなわち、自己復元でもブラインドでも、等化器タップ係数の初期調整を行うことが注目に値する。例えば、上記非特許文献1及び、D.N.Godardによる、「Self−Recovering Equalization and Carrier Tracking in Two Dimensional Data Communication Systems:IEEE Trans.on Commun.,Vol.COM−28,pp.1867−1875」と題する、西暦1980年11月付発表の論文参照。
更に、ブラインド・アルゴリズムは、各データ・シンボルを対象とするので、該ブラインド・アルゴリズムは、収束が速くなるものである。
一般に、従来のddモードにおいてそうであるように、FBF14への入力はスライサ16の出力である。したがって、該ddモードにおいては、適応エラー及び該フィードバック・フィルタへの入力はスライサがあることによって助長され、係数適応がデータ・シーケンスを通じて行われる。このモードの収束機能はあまりよくないものであるが、収束後、該モードは残りの2つのモードを上回る利点を有する。ブラインド・モードと比較したddモードの利点は該スライサの存在に起因し、等化器出力でのMSE(平均平方誤差)及びBER(ビット誤り率)性能の向上をもたらす。該トレーニング・モードに関しては、ddがそのタップを、トレーニング・シンボルのみでなく、各シンボルで更新することによって適応及び追跡機能の高速化を可能にする。
本明細書及び特許請求の範囲においては、トレーニング・モードを助長するものとしてか、代替のアプローチとしての、ブラインドとddのモードの利用は望ましいものであるが、それは、特に、該ATSC−HDTV標準における該トレーニング・モードは収束が遅く、動的追跡機能が正確性に欠けるからであることが認識されるからである。
以下に、HDTV受信器及びその構成部分の一部に対する言及がなされていて、それらの意味合いを簡潔に表すことが有益であり得る。そのような受信器においては、適応型チャンネル等化器の後には一般に、位相及び利得のノイズを除去する位相追跡ネットワークが続き、該ネットワークからは該信号はトレリス復号器及びそれに続くデータ・デインタリーバに進む。該信号は更に、リード・ソロモン誤り訂正を経て、更に逆スクランブルされ、その後該信号にはオーディオ、ビデオ、及び表示の処理が行われる。更に詳しくは、例えば、Michael Robin及びMichel Poulinによる、「Digital Television Fundamentals:McGraw−Hill,New York;second edition」と題する、2000年発行のハンドブック、のような技術文献において見出し得る。
図2はAWGN(付加白色ガウス・ノイズ)チャンネルにおけるHDTV受信器の等化器及びビタビ復号器についての、BER(ビット誤り率)とSNR(信号対雑音比)とを比較した、性能曲線のグラフを表す。性能は該等化器の後、更には、該ビタビ復号器(VD)の後、で測定される。受信器デザインにおいては該ビタビ復号器は該等化器に続き、TCM(トレリス符号化変調)符号に相当する、FEC(前方誤り訂正)の第1レベルを復号化する。
図2では、該等化器についてのもの(上の曲線群)とともにVD出力についてのもの(下の曲線群)、すなわち、ブラインド・モードのみにおける該等化器のもの、自動切換えモードにおける該等化器についての第2のもの、及び軟自動切換えモードにおける該等化器についての第3のもの、が表される。自動切換えモードにおいては、該等化器は、収束前はブラインド・モードにあり、収束が検出された後、ddモードに切り替わる。収束が失われた場合、該等化器はブラインド・モードに再び、切り替わる。軟自動切換えモードは、ddモードが軟ddモードである以外は、自動切換えモードと同様である。軟ddモードにおいては、フィードバック・フィルタへの入力は、スライサの出力ではなく、該等化器の出力である。
図2の特性に鑑みて、本明細書及び特許請求の範囲においては、以下の:
(a) 自動モードにおける等化器出力性能は、ブラインド・モードにおける等化器出力性能と同等か、それ以上のものである。SNRを改善させると、該自動切換え性能は一層向上する;
(b) VD出力性能は、等化器出力性能を反映する。該VD出力性能は、自動切換えモードにおいてはブラインド・モードのVD出力性能以上である。SNRを改善させると、該自動切換え性能は一層向上する;
(c) 自動切換えモード及び軟自動切換えモードは等化器出力とVD出力との両方で同様な性能を表す;
ことが認識される。
図3を検討するよう、自動切換えモードにおけるブラインド・モードとddモードとの間の関係を良く理解することが有益であり、該図3は異なるSNR値についてAWGNチャンネルにおける等化器ロック検出器の曲線を表す。SNRは図3の上のグラフでは13dBであり、中央のグラフでは15dBであり、下のグラフでは18dBである。図3では、たて座標の目盛り上の0値は等化器が、ロックされていない、すなわち、ブラインド・モードにある、ことを示す。該等化器がロックされている場合、該ロック検出器出力は1の値を呈する、すなわち、該等化器はddモードにある。低SNRに対しては、該等化器は主にブラインド・モードにある、すなわち、収束はノイズ・レベルが高いことによって、決して検出されるものでないことがわかる。これは該ロック検出器の欠点であり、該欠点は一般に実際に克服できるものでない。高SNRに対しては、収束は、ゆくゆくは検出され、該等化器はddモードに移行する。中SNRでは、該ロック検出器の切り替えが絶えずあり、更に、ノイズが等化器収束を検出する該ロック検出器の機能を左右するとともに、潜在的に該等化器収束を左右する。同様な特性が軟自動切換えモードにおける該等化器について予期し得る。
更に、マルチパス信号が該チャンネルにもたらされた場合、システム・シミュレーションにおけるいくつかの差異が見られ得る。図4は、該AWGNとマルチパスとがあるチャンネルにおけるHDTV受信器についての、BERとSNRとを比較した、性能曲線を表す。該マルチパス・チャンネルは1つの3dBの、3マイクロ秒のゴーストを有し、該ゴーストは比較的強いゴーストである。図2のように、性能は等化器の後(上の曲線群)、更には、ビタビ復号器(VD)の後(下の曲線群)、で測定される。更に、3つの曲線、すなわち、ブラインド・モードのみにおける等化器についてのもの、自動切換えモードにおける該等化器についての別のもの、及び軟自動切換えモードについての第3のもの、を該等化器、更には、該VD、の出力について表す。
軟自動切り替えモードでは、該等化器は収束前にはブラインド・モードにあり、収束が検出された後、軟ddモードに切り替わる。収束が失われた場合、該等化器は再び、ブラインド・モードに戻る。軟ddモードでは、従来のddモードに対して、フィードバック・フィルタへの入力が該等化器の出力である。
図4の特性に鑑みて、本明細書及び特許請求の範囲においては、以下の:
(a) 自動切換えモードにおいては、等化器出力性能は、ブラインド・モードにおける等化器出力性能及び軟自動切換えモードにおける等化器出力性能と同等又はそれ以上のものである。SNRを改善させると、該自動切換え性能は一層向上する;
(b) VD出力性能は、等化器出力性能を、特に中SNRについて、反映するものでない。
それらのSNR値については、該VD出力性能は、自動切換えモードにおいてはブラインド・モードのVD出力性能及び軟自動切換えモードのVD出力性能より最大1.5dB劣るものである;
ことが認識される。
図4からは明らかでないが、別のシミュレーションは、高SNR値については、自動切換えモードにおける該VD性能は、この場合もまた、ブラインド・モードにおけるVD出力性能及び軟自動切換えモードにおけるVD出力性能と同等又はそれ以上のものであることを明らかにする。
更に、別のシミュレーションは上記項目(b)に記載する問題点が強いゴーストほど顕著となるが、弱いゴーストに対してもなお小規模で存在する。
該検出器がブラインド又は自動切換えのモードにある場合の、該等化器とビタビ復号器との間の性能特性における差異を理解するよう、これらの2つのモードにおける該等化器出力でのエラー・バースト数を算定することが有益である。
図5は両方の等化器モードにおけるエラーのバーストの数とバーストの長さとを比較した曲線を表す。SNRは図5の上のグラフでは18dBであり、中央では21dBであり、下のグラフでは25dBである。図5に表す特性に鑑みて、本明細書及び特許請求の範囲においては以下の:
低SNR条件では、エラー数はブラインド・モードと自動切換えモードとの両方について極めて類似している。長エラー・バーストは両方のモードにおいて存在し、ブラインド・モードに存在する数のほうがわずかに高い;
中SNR条件では、エラー・バースト数及びエラー・バースト長は自動切換えモードのほうがブラインド・モードよりも明らかに大きいが、それはブラインド・モードにおける長エラー・バースト数は減少し、自動切換えモードはSNRの増加によってそれほど左右されないからである;
高SNR条件では、エラー・バースト数及びエラー・バースト長は自動切換えモードよりもブラインド・モードのほうが大きくなるが、それは自動切換えモードにおける長エラー・バースト数が今度は、SNRの増加とともに速い速度で減少するからである;
ことが認識される。
図6は等化器ロック検出器出力を繰り返し数(×(10^4))と比較したものを表す。SNRは図6の上のグラフでは18dBであり、中央では21dBであり、下のグラフでは25dBである。低、中又は高SNRの概念は実際にはゴーストのプロフィール及び強度によってかわってくるが、それは異なるゴーストが異なる性能を当然伴うからである。しかしながら、図6に表すように、SNRと等化器ロック検出器性能との間には関係が存在する。該AWGNチャンネルにおける場合と同様、低SNRについては、該等化器は主に、ブラインド・モードにある、すなわち、ノイズのレベルが高いことによって収束は決して検出されるものでないことがわかる。高SNRについては、該収束は、ゆくゆくは、検出され、該等化器はddモードに移行し、そのモードで安定したままとなる。中SNRでは、該ロック検出器の切り替えが、ノイズのレベルがddモードを安定させることを可能としないので、絶えずある。同様な特性が軟自動切換えモードにおける該等化器について予期される。
上記の考察及び情報に基づけば、本発明の特性は、これらのエラー伝播の状態で、該状態については、標準ddモードは軟ddモードよりも劣る性能を有するもの、を検出し、モードを切り替えるものである。本発明の原理によれば、適切なモードの選択は受信器の出力でのBERに基づくものである。このようにして、該受信器は確実性によってのみ切り替え、チャンネル環境で、該軟ddモードが実際に劣る性能を有するもの、に対するエラーを発生させることを回避する。そのような結果は現在のシミュレーションにおいては見られなかったものであるが、これは、全てのチャンネルについて該当するものであることを保証するものでない。
図7はブロック図形式で本発明による等化器/前方誤り訂正自動モード・セレクタの例示的実施例で、例としてHDTV受信器に適用されたもの、を表す。図7は該受信器の前方誤り訂正(FEC)部を含む。
図7では、ブロック30は等化器、関連フィルタ、スライサ、及び、ロック検出器で、上記で説明し、記載したもの、を含む。ブロック30はFEC1として示されるような、前方誤り訂正装置32に対する自動切換え出力を表す等化器出力(1)を備える。ブロック30は更に、FEC0として示す、別の前方誤り訂正装置34に対する軟自動切換えを表す等化器出力(0)を備える。ブロック30は更に、等化器に続くか、等化器として等化器/位相追跡装置として等化器と一緒に設計された、位相追跡ネットワーク、を含み得る。前方誤り訂正装置32及び34の出力は比較及び選定装置36に入力され、該装置は復号化ビット出力信号を備える。比較及び選定装置36は更に、セレクト信号selを等化器モード・スイッチ38に対して備える。モード・スイッチ38は等化器の出力(0)と出力(1)との両方を受信し、ブロック30と信号を交換するよう、以下に詳細に説明するように、結合される。
本発明の特徴によれば、受信器のFEC部が繰り返され、等化器の出力が2つの別個のモード:自動切換え及び軟自動切換え;について供給される。該2つの別個の出力は異なる方法、すなわち:
(a) 更に等化器を繰り返すことによる方法;及び
(b) 例えば、「DECISION FEEDBACK EQUALIZER」と題する、同時係属の米国特許仮出願(代理人管理番号PU020118)記載の等化器のような同時出力を可能にする同時出力等化器デザインによる方法;
において取得し得るものであり、該米国特許仮出願の開示内容全体はこの参照によって本明細書及び特許請求の範囲において組み入れられ、該米国特許仮出願に対して更に詳細な記載について参照を行うものとする。
該特許仮出願において開示及び記載されたように、データ信号を処理する判定帰還型等化器は硬判定指向モード及び軟判定指向モードについての同時等化器出力を備える。該硬ddモードと該軟ddモードとの間の差異は等化器フィード・バック・フィルタへの入力がスライサの出力である(硬判定)か等化器出力である(軟判定)かに関連する。該共有アーキテクチャは等化器出力シンボル軟判定ビット表現毎に、これらのビットの部分集合は硬判定表現に相当することを利用する。その結果、該等化器は一出力等化器と実質的に同じハードウェアによって2つの別個のモードの同時出力を可能にする。
図7では、等化器フィルタ、スライサ及びロック検出器は上記記載のものと同様のものである。等化器モード・スイッチは更に、上記のものと、該等化器モード・スイッチが該比較及び選定装置から制御信号を受信する以外は、同様のものである。この制御信号、sel、は2つのモード(自動切換え又は軟自動切換え)の何れが良い性能を有するかを識別する。該信号は、単一等化器アーキテクチャの場合には上記項目(b)における等化器モード切替え装置に再び、入力されるだけである。この場合、ロック状態を識別するようどの出力が等化器ロック検出器によって用いられるかを判定する。
(硬)自動切換えモードにおけるものと軟自動切換えモードにおける別のものとの同時出力を有する等化器が1つある場合、ロック検出器は1つしかないものである。該比較及び選定装置は最良の性能のシステムを選択し、該選択を出力する。更に、セレクタ信号を等化器モード・スイッチに再び、入力する。このセレクタは最良の性能のシステムを示し、該2つの出力のどれを確かめるかを判定するよう該ロック検出器によって用いられる。このセレクタは更に、適応エラーを生成するために該2つの同時出力のどれが等化器スライサに入力されるかを選択し、更に、FBF係数適応式のどれが同時出力等化器において用いられるかを選択するよう用い得る。上記のように、この等化器は効果的に上記の「DECISION FEEDBACK EQUALIZER」と題する、同時係属の米国特許仮出願記載の等化器デザインを利用し得る。
上記項目(a)では、2元等化器アーキテクチャについては、2つの等化器があり、各々が別個のロック検出を有する別個のエンティティである。1つの等化器は(硬)自動切換えモードにあり、もう1つは軟自動切換えモードにある。等化器モード・スイッチはしたがって、実質的に2つの別個のシステムを有する。該信号selを確かめることに加えて、該等化器モード・スイッチは更に、ロック検出器出力を確かめて等化器モードがブラインド・モードと(軟)ddモードとの何れかにあるべきかを判定する。該比較及び選定装置は最良の性能のシステムを選択し、該選択の結果を出力する。フィードバックは必要でない。
受信器のFEC部は以下:ビタビ復号器(VD)、デインタリーバ及びリード・ソロモン(RS)復号器;ブロックを含む。理論上は、図7に表すように、該FEC部はFEC0及びFEC1に繰り返されることを要する。しかしながら、一般に、該RS復号器はシンボル・レートよりも小さなレートで動作するが、それは該RS復号器がいくつかのビットのシンボルを対象にするからである。この場合、各RSシンボルはバイトであり、該レートは、RS復号器ハードウェアが2つのFECブロック間で共有し得るほどに十分遅いものである。更に、デインタリーバ制御は両方のブロックにおいて同様な動作を行い、共有し得る。したがって、該デインタリーバは従前と同様の制御及び、2倍のメモリで、該メモリの各部分が該制御によって同様にアドレッシングされるもの、を有し得る。本明細書及び特許請求の範囲においては、VD制御部を2つのFEC部間で共有し得る;しかしながら、該ATSC−HDTV標準に対するVDは実際には12のインタリーブされた復号器の群であるので、装置全体を繰り返すことが簡単である。
該受信器に存在する別のブロックはデランダマイザ及び出力インタフェースを有し、それらは比較及び選定装置に後続して含まれればよいものであるが、更に各FEC装置の一部として考慮し得る。
各FEC部は3つの信号、すなわち:出力ビット、RS復号器の出力でのバイト・エラー・カウント(bec)及びRS復号器の出力での訂正されていないセグメント・カウント(usc);を出力する。該bec信号は所定ウィンドウW総バイト数全部に及んでRS復号器によって訂正されたバイト・エラーの数を表す。該usc信号は所定ウィンドウW総バイト数全部に及ぶ訂正されていないセグメントの数を表す。RS復号器では、bsc及びuscはBERに関係し、BERを予測するよう用い得る。比較及び選定装置の役目は、2つのFEC装置についてのbecカウントを、Wバイト毎に比較するか、同様にuscカウントを比較することにある。
比較及び選定装置は等化器/FECモード・セレクタの別の構成部分である。該比較及び選定装置は基本的にbec1及びbec2を減算し、該減算結果を閾値Thrと比較する。該減算結果の絶対値が該閾値を下回る場合、両方の等化器出力が基本的に同様のレベルで動作し、当該正常な出力が装置0の出力として定められる。この出力は等化器が自動切換えモード(ブラインド及びddのモード)において設定されることに相当する。その結果、変数selは0に設定され、出力で、該出力上で該等化器ロック検出器が動作すべきもの、として該等化器出力0を識別するよう該モード・スィッチに再び、入力される。
一方、│s│がThr以上である場合、両方の等化器出力とも異なるレベルで動作する。当該アルゴリズムは更にbec0とbec1とを比較し、小さいほうを最良の性能として選択する。sが0よりも大きい場合、bec0はbec1よりも大きく、出力ビットが出力ビット1に設定され、selが1に設定されて等化器出力1を、出力で、該出力上で該等化器ロック検出器が動作すべきもの、として識別する。同様に、sが0以下の場合、出力ビット0が選択され、selは0に設定される。比較及び選定装置の処理全体は更にWバイト毎に繰り返される。同様なデザインを同様にuscカウントについて実施し得る。
図8はbec比較に関する比較及び選定装置の流れ図を表し、当該記号は上記に規定したように用いられる。
等化器/FEC自動モード・セレクタは該HDTV−ATSC等化器用に設計されたものとして例示的に記載するが、本発明による該セレクタの原理はDFEアーキテクチャを有する如何なる汎用等化器にも、該等化器にトレリス復号器又は畳み込み復号器が後続するシステムにおいて、適用し得る。そのようなシステムに対しては、ddモードにおける線形歪み、ノイズ及びスライサの存在が起因するDFEフィルタへのエラー伝播は等化器出力でのバーストのある種類のノイズをもたらし、それによって該復号器性能を損なう傾向があるものである。更に、シンボル間隔(T間隔で、Tはシンボル時間。)の意味合いで説明したが、本発明は更に、分数間隔の等化器にも適用し得る。分数間隔等化器は上記非特許文献1のような、いくつかの教本に記載されている。更に、FBFへの軟判定指向入力は、等化器出力として説明しているが、等化器出力の計算量を多く要する軟判定関数であり得る。更に、図1における等化器はトレーニング・モードも含み得ることがわかるものである。該動作のトレーニング・モードはブラインド・モードに対して、従来のDFEと同様、排他的なものであり、判定指向モードを妨げるものでない。
該等化器デザインで、自動切換えモード及び軟自動切換えモードについての等化器出力を同時に備えるもの、は例示的実施例において、例示の目的で、用いられ、別の装置を、同時出力を備えるよう、用い得ることがわかるものである。したがって、本発明は例示的実施例によって説明したが、本特許に関する当業者によって、上記記載の変形を含む、種々の変更及び置換を本特許請求の範囲に規定されたような本発明から逸脱することなく行い得ることが認識され、理解されるものである。
判定帰還型等化器(DFE)アーキテクチャの概略ブロック図である。 付加白色ガウス・ノイズ(AWGN)チャンネルにおける等化器及びビタビ復号器についての、ビット誤り率(BER)とdBでの信号対雑音比(SNR)との比較、を表す図である。 異なるSNR値について、該AWGNチャンネル及び自動切換えモードにおける等化器ロック検出器出力を表す図である。 3dBの、3マイクロ秒(μs)のゴースト信号のもとでの等化器及びビタビ復号器についての、ビット誤り率(BER)とdBでの信号対雑音比(SNR)との比較、を表す図である。 ブラインド・モード並びに自動切換え・モード、及び異なるSNR測定値についての、等化器出力での、バースト・エラー数とバースト・サイズとの比較を表す図である。 異なるSNR値について、−3dB、3μs信号と該AWGNとのあるチャンネルにおける等化器ロック検出器出力を表す図である。 本発明による等化器/前方誤り訂正(FEC)自動モード・セレクタの実施例を表す図である。 本発明による比較及び選定装置を表す流れ図である。

Claims (25)

  1. 判定帰還型等化器(DFE)において標準自動切換えモードと軟自動切換えモードとのうちの一方を自動的に選定するモード・セレクタ装置(図7)であって:
    等化を有するデータ信号処理システムにおける利用に形成されたものであり;
    標準ddモード及び軟ddモード各々に相当する第1DFE出力及び第2DFE出力を備える等化器(30);及び
    該第1DFE出力のバイト誤り率(ByER)と該第2DFE出力のバイト誤り率(ByER)とを比較して、上位モードとして、該第1DFE出力のByERと該第2DFE出力のByERとのうちの低いほうのByERに関連したモードを選定し、該第1DFE出力と該第2DFE出力とのうちの、該低いほうのByERを有する、DFE出力、を出力するコンパレータ(36);
    を有することを特徴とするモード・セレクタ装置。
  2. 請求項1記載のモード・セレクタ装置であって、該標準自動切換えモードが選択的にブラインド・モードと標準判定指向(dd)モードとを表し、該軟自動切換えモードが選択的にブラインド・モードと軟ddモードとを表すことを特徴とするモード・セレクタ装置。
  3. 請求項2記載のモード・セレクタ装置であって:
    該DFEの収束を示すロック信号を備えるロック検出器手段(30);
    を含み;
    該ロック信号が該低いほうのBERを有する該DFE出力信号から導き出されるものであることを特徴とするモード・セレクタ装置。
  4. 請求項2記載のモード・セレクタ装置であって、該第1DFE出力信号及び該第2DFE出力信号を備える該等化器(30)が該データ信号を処理し、軟判定指向(dd)出力信号と硬判定指向(dd)出力信号とを同時に表す判定帰還型等化器(DFE)手段を有することを特徴とするモード・セレクタ装置。
  5. 請求項3記載のモード・セレクタ装置であって、該ロック検出器手段(30)が該DFE出力の各々のものから導き出されたロック信号各々を備える第1ロック検出器及び第2ロック検出器(30)を含むことを特徴とするモード・セレクタ装置。
  6. 請求項3記載のモード・セレクタ装置であって:
    モード・スイッチ(38);
    を有し、該モード・スイッチが、
    該標準ddモード及び該軟ddモードのうちの一方;と
    ブラインド・モード;
    とのうちの一方において該DFE出力を、該DFEの収束を識別する該ロック信号に応じて、選択的に位置付けることを特徴とするモード・セレクタ装置。
  7. 請求項3記載のモード・セレクタ装置であって、トレーニング・モードが該ブラインド・モードにとって代わり;
    モード・スイッチ(38);
    を有し、該モード・スイッチが:
    該標準ddモード及び該軟ddモードのうちの一方;と
    該トレーニング・モード;
    とのうちの一方において該DFE出力を、該DFEの収束を識別する該ロック信号に応じて、選択的に位置付けることを特徴とするモード・セレクタ装置。
  8. 請求項1記載のモード・セレクタ装置であって、更に:
    該第1DFE出力信号及び該第2DFE出力信号を前方誤り訂正(FEC)によって処理して第1FEC出力信号及び第2FEC出力信号各々を備える前方誤り訂正プロセッサ(32、34);
    を有し;
    該コンパレータ(36)が該標準自動切換えモードと該軟自動切換えモードのうちの一方のどちらが所定の比較基準によって上位モードであるかを判定し、該1つの上位モードの出力信号を出力することを特徴とするモード・セレクタ装置。
  9. 請求項8記載のモード・セレクタ装置であって、該前方誤り訂正プロセッサ(32、34)がトレリス復号器(32、34)及びリード・ソロモン(RS)復号器(32、34)を含むことを特徴とするモード・セレクタ装置。
  10. 請求項8記載のモード・セレクタ装置であって、該所定の比較基準は、該コンパレータ(36)が該RS復号器からの訂正不能セグメント・レート(USR)を比較し、上位モードとして該USRのうちの低いほうに関連したモードを選定し、該低いほうのUSRを有する該DFE出力信号を出力することを有することを特徴とするモード・セレクタ装置。
  11. 請求項8記載のモード・セレクタ装置であって、該所定の比較基準は該コンパレータ(36)が該RS復号器からの予測ビット誤り率(BER)を比較し、上位モードとして該BERのうちの低いほうに関連したモードを選定し、該低いほうのBERを有する該DFE出力信号を出力することを有することを特徴とするモード・セレクタ装置。
  12. 請求項1記載のモード・セレクタ装置であって、第1DFE出力信号及び第2DFE出力信号を備える該等化器が該第1DFE出力信号及び該第2DFE出力信号を備えるよう該モード・スイッチ(38)に結合された等化器フィルタ化手段及びスライサ手段(30)を含むことを特徴とするモード・セレクタ装置。
  13. 請求項8記載のモード・セレクタ装置であって、該前方誤り訂正プロセッサが該第1FEC出力信号及び該第2FEC出力信号各々を備える並列処理手段(32、34)を有することを特徴とするモード・セレクタ装置。
  14. 請求項5記載のモード・セレクタ装置であって:
    該第1DFE出力信号及び該第2DFE出力信号、該各ロック出力信号、及び該比較信号に、結合されて、該各ロック出力信号のうちの1つを選定して該ロック信号を備えるよう該比較信号を監視する、モード・スイッチ(38);
    を有することを特徴とするモード・セレクタ装置。
  15. 請求項14記載のモード・セレクタ装置であって、該モード・スイッチ(38)が該上位モードに相当する該ロック出力信号各々のうちの1つを選定することを特徴とするモード・セレクタ装置。
  16. データ信号を受信する判定帰還型等化器(DFE)において標準自動切換えモードと軟自動切換えモードとのうちの一方を自動的に選定する方法であって:
    受信信号を処理する工程;
    を有し、該受信信号を処理する工程は等化及び前方誤り訂正(FEC)を含み;
    更に、該標準自動切換えモード及び該軟自動切換えモードに相当する第1DFE出力信号及び第2DFE出力信号を備える工程;
    該第1DFE出力信号及び該第2DFE出力信号を処理して第1FEC出力信号及び第2FEC出力信号各々を備える工程;
    該第1FEC出力信号におけるバイト誤り率(ByER)と該第2FEC出力信号におけるバイト誤り率(ByER)とを比較して、該自動切換えモードと該軟自動切換えモードとのうちのどちらがByERについて所定の条件下で上位モードであるかを確かめる工程;
    該上位モードから選定信号を導き出す工程;及び
    該選定信号を利用して該DFEを制御する工程;
    を有することを特徴とする方法。
  17. 請求項16記載の方法であって、該選定信号を利用して該DFEを制御する工程が、該DFEを:
    ブラインド・モード;と
    標準判定指向モードと軟判定指向モードとのうちの一方;
    とのうちの一方に、該選定信号に応じて、設定するサブ工程を有することを特徴とする方法。
  18. 請求項17記載の方法であって、該第1DFE出力信号及び該第2DFE出力信号を備える該工程が:
    等化器のフィルタ化のサブ工程;
    該第1DFE出力信号及び該第2DFE出力信号を備えるよう結合された信号スライス化のサブ工程;
    を有することを特徴とする方法。
  19. 請求項17記載の方法であって、該第1DFE出力信号及び該第2DFE出力信号を処理する該工程が:
    該第1FEC出力信号及び該第2FEC出力信号各々を備える並列経路において該第1DFE出力信号及び該第2DFE出力信号を処理するサブ工程;
    を有することを特徴とする方法。
  20. 請求項17記載の方法であって、該FEC処理の工程が:
    トレリス復号化のサブ工程;及び
    リード・ソロモン復号化のサブ工程;
    を有することを特徴とする方法。
  21. 請求項16記載の方法であって、該選定信号を利用して該DFEを制御する工程が:
    該第1FEC出力信号からの第1ロック信号を導き出すサブ工程;
    該第2FEC出力信号から第2ロック信号を導き出すサブ工程;及び
    該DFEを制御する該第1ロック信号及び該第2ロック信号のうちの一方を、該選定信号に応じて、選定するサブ工程;
    を有することを特徴とする方法。
  22. 請求項19記載の方法であって、該第1DFE出力信号及び該第2DFE出力信号を処理する該工程が:
    該データ信号を軟判定指向(dd)動作モードと硬判定指向(dd)動作モードとを同時に表す判定帰還型等化器(DFE)によって処理して該第1DFE出力信号及び該第2DFE出力信号を備えるサブ工程;
    を有することを特徴とする方法。
  23. 請求項22記載の方法であって:
    硬判定表現と軟判定表現との両方を同時に出力シンボル軟判定ビット表現各々において同時に備える工程;
    を含むことを特徴とする方法。
  24. 請求項16記載の方法であって、該選定信号を利用して該DFEを制御する該工程が:
    該第1FEC出力信号と該第2FEC出力信号とのうちの一方から、該選定信号に応じて、ロック信号を導き出すサブ工程;及び
    該ロック信号を利用して該DFEを制御するサブ工程;
    を有することを特徴とする方法。
  25. 請求項16記載の方法であって、該選定信号を利用して該DFEを制御する該工程が:
    該上位モードに関連した該第1FEC出力信号と該第2FEC出力信号とのうちの一方から該ロック信号を導き出すことを特徴とする方法。
JP2003587039A 2002-04-17 2003-04-10 等化器/前方誤り訂正自動モード・セレクタ Pending JP2005523642A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37320502P 2002-04-17 2002-04-17
PCT/US2003/011207 WO2003090389A1 (en) 2002-04-17 2003-04-10 Equalizer/forward error correction automatic mode selector

Publications (1)

Publication Number Publication Date
JP2005523642A true JP2005523642A (ja) 2005-08-04

Family

ID=29250993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003587039A Pending JP2005523642A (ja) 2002-04-17 2003-04-10 等化器/前方誤り訂正自動モード・セレクタ

Country Status (9)

Country Link
US (1) US7158568B2 (ja)
EP (1) EP1495564A4 (ja)
JP (1) JP2005523642A (ja)
KR (1) KR100985486B1 (ja)
CN (1) CN1647425B (ja)
AU (1) AU2003230880A1 (ja)
BR (1) BRPI0309179B1 (ja)
MX (1) MXPA04010137A (ja)
WO (1) WO2003090389A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044211A (ja) * 2007-08-06 2009-02-26 Sony Corp 波形等化器およびその制御方法、並びに受信装置およびその制御方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158567B2 (en) * 2001-09-11 2007-01-02 Vitesse Semiconductor Corporation Method and apparatus for improved high-speed FEC adaptive equalization
AU2003230880A1 (en) * 2002-04-17 2003-11-03 Thomson Licensing S.A. Equalizer/forward error correction automatic mode selector
US7808937B2 (en) 2005-04-07 2010-10-05 Rambus, Inc. Variable interference cancellation technology for CDMA systems
US7876810B2 (en) * 2005-04-07 2011-01-25 Rambus Inc. Soft weighted interference cancellation for CDMA systems
US8761321B2 (en) 2005-04-07 2014-06-24 Iii Holdings 1, Llc Optimal feedback weighting for soft-decision cancellers
US7715508B2 (en) 2005-11-15 2010-05-11 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US8005128B1 (en) 2003-09-23 2011-08-23 Rambus Inc. Methods for estimation and interference cancellation for signal processing
WO2005050987A1 (en) * 2003-11-20 2005-06-02 Electronics And Telecommunications Research Institute Apparatus and method of decision feedback equalization in terrestrial digital broadcasting receiver
US8611408B2 (en) * 2004-04-09 2013-12-17 Entropic Communications, Inc. Apparatus for and method of developing equalized values from samples of a signal received from a channel
US7991088B2 (en) 2005-11-15 2011-08-02 Tommy Guess Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7826516B2 (en) * 2005-11-15 2010-11-02 Rambus Inc. Iterative interference canceller for wireless multiple-access systems with multiple receive antennas
US7711075B2 (en) 2005-11-15 2010-05-04 Tensorcomm Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7382828B2 (en) * 2005-04-26 2008-06-03 Zenith Electronics Llc Channel impulse response (CIR) estimating decision feedback equalizer with phase tracker
US7724847B2 (en) * 2005-05-03 2010-05-25 Intel Corporation Techniques for reduction of delayed reflection inter-symbol interference
US7463679B2 (en) * 2005-06-27 2008-12-09 Intel Corporation Equalizer mode selection based on distribution of symbol error
KR100686737B1 (ko) * 2005-08-29 2007-02-26 삼성전자주식회사 채널 등화기와 채널 등화 방법, 및 그에 사용되는 탭 계수갱신 방법
US7702048B2 (en) * 2005-11-15 2010-04-20 Tensorcomm, Incorporated Iterative interference cancellation using mixed feedback weights and stabilizing step sizes
US7623602B2 (en) * 2005-11-15 2009-11-24 Tensorcomm, Inc. Iterative interference canceller for wireless multiple-access systems employing closed loop transmit diversity
US20070110135A1 (en) * 2005-11-15 2007-05-17 Tommy Guess Iterative interference cancellation for MIMO-OFDM receivers
US7944964B2 (en) * 2005-12-09 2011-05-17 Electronics And Telecommunications Research Institute Apparatus and method for stable DEF using selective FBF
US7646806B2 (en) 2006-07-05 2010-01-12 Zoran Corporation Double equalizer for multi-path rejection
SG141259A1 (en) * 2006-09-12 2008-04-28 Oki Techno Ct Singapore Pte Apparatus and method for receiving digital video signals
US8385397B2 (en) * 2007-01-19 2013-02-26 Techwell Llc Method for determining the step size for an LMS adaptive equalizer for 8VSB
US7616685B2 (en) * 2007-01-19 2009-11-10 Techwell, Inc. Method for channel tracking in an LMS adaptive equalizer for 8VSB
US7817752B2 (en) * 2007-05-17 2010-10-19 Research In Motion Limited Apparatus, and associated method, for detecting values of a space-time block code using selective decision-feedback detection
US8930795B1 (en) 2010-10-24 2015-01-06 Valens Semiconductor Ltd. Methods for slicing dynamically modulated symbols
US9413494B2 (en) 2013-01-17 2016-08-09 Qualcomm Incorporated FEC-based reliable transport control protocols for multipath streaming
WO2014189953A1 (en) * 2013-05-20 2014-11-27 Huawei Technologies Co., Ltd. Cooperative multi-point (comp) in a passive optical network (pon)
KR102077743B1 (ko) 2013-09-26 2020-04-08 삼성전자주식회사 적응형 등화기 및 그 제어 방법
CN103825852A (zh) * 2014-01-28 2014-05-28 华南理工大学 一种双模自适应判决反馈均衡模块及其实现方法
CN105375993B (zh) * 2014-09-02 2018-07-10 钒创科技股份有限公司 眼图建构显示装置
US9276782B1 (en) * 2015-04-28 2016-03-01 Xilinx, Inc. Precursor inter-symbol interference reduction
US9742597B1 (en) * 2016-03-29 2017-08-22 Xilinx, Inc. Decision feedback equalizer
US10097383B1 (en) 2017-08-02 2018-10-09 International Business Machines Corporation High speed DFEs with direct feedback

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2649766B2 (ja) * 1993-01-20 1997-09-03 国際電信電話株式会社 等化後選択合成ダイバーシチ受信方式
JP3102221B2 (ja) * 1993-09-10 2000-10-23 三菱電機株式会社 適応等化器および適応ダイバーシチ等化器
JP3437411B2 (ja) 1997-05-20 2003-08-18 松下電器産業株式会社 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置
US6130894A (en) 1998-03-09 2000-10-10 Broadcom Homenetworking, Inc. Off-line broadband network interface
US6327709B1 (en) 1998-12-22 2001-12-04 General Instruments Corporation Method and apparatus for filtering interference and nonlinear distortions
US6356586B1 (en) 1999-09-03 2002-03-12 Lucent Technologies, Inc. Methods and apparatus for parallel decision-feedback decoding in a communication system
US7006566B2 (en) * 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
US6734920B2 (en) * 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
US6823489B2 (en) * 2001-04-23 2004-11-23 Koninklijke Philips Electronics N.V. Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US7218672B2 (en) * 2001-10-16 2007-05-15 Koninklijke Philips Electronics N.V. Apparatus and method for constraining the value of feedback filter tap coefficients in a decision feedback equalizer
AU2003230880A1 (en) * 2002-04-17 2003-11-03 Thomson Licensing S.A. Equalizer/forward error correction automatic mode selector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044211A (ja) * 2007-08-06 2009-02-26 Sony Corp 波形等化器およびその制御方法、並びに受信装置およびその制御方法
US8385396B2 (en) 2007-08-06 2013-02-26 Sony Corporation Waveform equalizer and method for controlling the same, as well as receiving apparatus and method for controlling the same

Also Published As

Publication number Publication date
US20050129107A1 (en) 2005-06-16
KR20050023246A (ko) 2005-03-09
CN1647425A (zh) 2005-07-27
MXPA04010137A (es) 2005-01-25
AU2003230880A1 (en) 2003-11-03
US7158568B2 (en) 2007-01-02
BRPI0309179B1 (pt) 2016-05-31
KR100985486B1 (ko) 2010-10-06
EP1495564A1 (en) 2005-01-12
WO2003090389A1 (en) 2003-10-30
CN1647425B (zh) 2010-12-15
EP1495564A4 (en) 2009-04-29
BR0309179A (pt) 2005-01-25

Similar Documents

Publication Publication Date Title
JP2005523642A (ja) 等化器/前方誤り訂正自動モード・セレクタ
JP4666920B2 (ja) 判定帰還型等化器
US7668264B2 (en) Apparatus and method of decision feedback equalization in terrestrial digital broadcasting receiver
US6668014B1 (en) Equalizer method and apparatus using constant modulus algorithm blind equalization and partial decoding
KR100556401B1 (ko) Vsb 수신 시스템의 등화 장치
JP2005223926A (ja) 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法
JP2011035919A (ja) Hdtv受信器用連結等化器/トレリス復号器アーキテクチャ
KR100916378B1 (ko) 등화기 모드 스위치
MXPA04010226A (es) Ecualizador de canal unido kalman-viterbi.
JP2006166454A (ja) デジタルテレビジョン受信装置の決定フィードバック等化器及びその方法
Georgoulakis et al. An efficient decision feedback equalizer for the ATSC DTV receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511