JP2004522381A - ソフトウェア定義可能なブロック適応判定フィードバック等化器 - Google Patents

Abstract

第１原理からブロック正確判定フィードバック等化器を導出し、単純化仮定を系統的に適用して幾つかのブロック近似判定フィードバック等化器を得ることによって、ブロック判定フィードバック等化器が設計され、当該ブロック近似判定フィードバック等化器の各々は、マルチパスチャネル等化に適しており、フィルタ長に依存しない誤り収束度を有する。結果として生じるブロック判定フィードバック等化器は、ソフトウェア定義可能で、誤り修正係数を更新するかどうか選択することによって動的に適応させることができる。

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に、ワイヤレス受信器のための信号処理を目的とし、より詳しくは、ワイヤレス受信器におけるチャネル等化のために使用される判定フィードバック等化器を目的とする。
【０００２】
【従来の技術】
いかなる受信器システムにおいても、チャネルの影響に対して受信信号を修正することによってビット誤り率（ＢＥＲ）を改善するチャネル等化器は必須の部品である。チャネル等化は典型的に、また、チャネルが深いフェードを有する場合には特に、判定フィードバック等化器（ＤＦＥ）を使用して最良に実行される。判定フィードバック等化器は、フォワード適応トランスバーサルフィルタ及びフィードバック適応トランスバーサルフィルタから成り、等化された信号は、２つのフィルタの出力の合計である。マルチパス干渉によって損なわれた、ベースバンドの受信された信号はフォワードフィルタに供給され、等化された信号になされた判定はフィードバックフィルタを通じてフィードバックされる。
【０００３】
事実上全てのチャネル等化器と同様に判定フィードバック等化器は、マルチパスチャネルの、データ速度、スペクトル効率及び変化率に依存する高い計算複雑性によって特徴づけられる。更に、より良い判定フィードバック等化器の実現例は、大きなトランスバーサルフィルタ長を使用する。従って、デジタルテレビジョン等の高いスループットシステムにおける判定フィードバック等化器は、典型的には、サンプルごとを基準にしてデータを処理する固定機能特定用途向けＩＣ（ＡＳＩＣ）コアとして設計される。
【０００４】
適用できる規格が新規なサービス要求又は機能強化の必要性のため発展すると、固定機能ＡＳＩＣの実現は高価な再設計を必要とする。更に、ソフトウェアラジオ（ＳＷＲ）等の一部のアプリケーションは、異なる変調フォーマット及び受信器信号処理アルゴリズムに適応するのにかなりの柔軟性を必要とする。このような再構成可能性の必要性は、高いスループット要求及び計算的に高価なアルゴリズムと合わさって、ソフトウェアラジオの経済的に実現可能なハードウェア実現を妨げる。
【０００５】
【発明が解決しようとする課題】
従って、ハードウェアの計算の複雑性を低下させると共に改善された再構成可能性を可能にする、チャネル等化に使用するための改善された判定フィードバック等化器が技術的に必要である。
【０００６】
【課題を解決するための手段】
従来技術の上述の欠陥に対処するために、本発明の第１の目的は、チャネルデコーダにおいて使用されるブロック判定フィードバック等化器であって、第１原理からブロック正確（ｂｌｏｃｋ ｅｘａｃｔ）判定フィードバック等化器を導出し、単純化仮定を系統的に適用して幾つかのブロック近似（ｂｌｏｃｋ ａｐｐｒｏｘｉｍａｔｅ）判定フィードバック等化器を得ることにより設計され、各々が、マルチパスチャネル等化に適しており、且つ、フィルタ長に依存しない誤り収束度を有するような、ブロック判定フィードバック等化器を提供することである。結果として生じるブロック判定フィードバック等化器は、ソフトウェア定義可能で、誤り修正係数を更新するかどうか選択することによって動的に適応させることができる。
【０００７】
上記は、当業者が以下の本発明の詳細な説明をより良く理解することができるよう、本発明の特徴及び技術的利点をかなり広く概説したものである。本発明の請求項の対象を形成する本発明の追加の特徴及び利点は、以下で説明される。当業者は、本発明と同一の目的で実行される他の構造を修正又は設計するのに開示された概念及び特定の実施例を容易に用いることができることを認識するであろう。当業者は、このような同等の構成は、本発明の最も広い形式において本発明の精神及び範囲から逸脱しないということもまた認識するであろう。
【０００８】
以下の本発明の詳細な説明に着手する前に、本願特許明細書を通じて用いられる特定の単語及び語句の定義を示すのが有利であるかもしれない。即ち、「含む（ｉｎｃｌｕｄｅ）」及び「有する（ｃｏｍｐｒｉｓｅ）」という用語並びにその派生語は、制限無しの包含を意味し、「又は（ｏｒ）」という単語は包含的である、つまり及び／又はを意味し、「〜に関連する（ａｓｓｏｃｉａｔｅｄ ｗｉｔｈ）」及び「〜に関連する（ａｓｓｏｃｉａｔｅｄ ｔｈｅｒｅｗｉｔｈ）」並びにその派生語は、〜を含む（ｔｏ ｉｎｃｌｕｄｅ）、〜に含まれる（ｂｅ ｉｎｃｌｕｄｅｄ ｗｉｔｈｉｎ）、〜と相互接続する（ｉｎｔｅｒｃｏｎｎｅｃｔ ｗｉｔｈ）、〜を含む（ｃｏｎｔａｉｎ）、〜に含まれる（ｂｅ ｃｏｎｔａｉｎｅｄ ｗｉｔｈｉｎ）、〜に接続する（ｃｏｎｎｅｃｔ ｔｏ ｏｒ ｗｉｔｈ）、〜に結合される（ｃｏｕｐｌｅ ｔｏ ｏｒ ｗｉｔｈ）、〜と通信可能である（ｂｅ ｃｏｍｍｕｎｉｃａｂｌｅ ｗｉｔｈ）、〜と共動する（ｃｏｏｐｅｒａｔｅ ｗｉｔｈ）、インターリーブする（ｉｎｔｅｒｌｅａｖｅ）、並置する（ｊｕｘｔａｐｏｓｅ）、〜と近接している（ｂｅ ｐｒｏｘｉｍａｔｅ ｔｏ）、〜に結び付いている（ｂｅ ｂｏｕｎｄ ｔｏ ｏｒ ｗｉｔｈ）、持つ（ｈａｖｅ）、〜の特性を持つ（ｈａｖｅ ａ ｐｒｏｐｅｒｔｙ ｏｆ）等を意味することができ、「コントローラ（ｃｏｎｔｒｏｌｌｅｒ）」という単語は、少なくとも１つの動作を制御するあらゆる装置、システム、又はこれらの一部を意味し、このような装置は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの少なくとも２つの何らかの組み合わせによって実行することができる。いかなる特定のコントローラに関連した機能でも、局所的に又は遠く離れて、集中化又は分配されることができるということに注意すべきである。特定の単語及び語句の定義は、この特許明細書を通じて提供されており、当業者は、ほとんどの場合でなくとも多くの場合、このような定義は、このような定義された単語及び語句の前及び後の使用にも適用されるということを理解すべきである。
【０００９】
本発明及び本発明の利点のより完全な理解のため、ここで添付の図と併せて用いられる以下の説明が参照され、ここで、同様の番号は同様の物を示す。
【００１０】
【発明の実施の形態】
本願特許明細書において、以下で説明される図１乃至１０及び本発明の原理を説明するために用いられる種々の実施例は、説明を目的とするのみであり、決して本発明の範囲を制限するように解釈されるべきでない。当業者は、本発明の原理がいかなる最適に構成された装置においても実現されることができると理解するであろう。
【００１１】
図１は、本発明の１つの実施例による、チャネル等化における使用のためのブロック適応判定フィードバック等化器を含む受信器システムを表す。受信器システム１００は受信器１０１を含み、この受信器１０１はこの実施例ではデジタルテレビジョン（ＤＴＶ）及び／又はソフトウェア定義ラジオ（ＳＤＲ）受信器である。受信器１０１は、ビデオ信号を受信するための入力部１０２と、後に詳しく述べるように判定フィードバック等化器を含む復調器（チャネル復号器）１０３とを含む。
【００１２】
本発明はまた、例えばブロードバンドワイヤレスインターネットアクセス受信器又はケーブル、衛星若しくは地上波放送テレビジョン受信機ユニット等のテレビジョンに接続されるあらゆる受信器、あるいは、ビデオカセットレコーダ（ＶＣＲ）又はデジタル多用途ディスク（ＤＶＤ）プレーヤ等のエンコードされたビデオ情報を受信する他のあらゆるビデオ装置に使用することができる。しかし、実施例に関係なく、受信器１０１は、以下でより詳細に説明されるように、本発明による改善されたチャネル等化のためのブロック適応判定フィードバック等化器を使用した復調器１０３を含む。
【００１３】
当業者は、図１が受信器システムにおけるあらゆる部品を明示的に表してはいないことを理解するであろう。このようなシステムにおける、本発明に固有であり且つ／又は本発明の構造及び動作の理解に必要な部分のみが示される。
【００１４】
柔軟性を改善しつつハードウェア実現コストを最小化するためには、ソフトウェア判定フィードバック等化器又は組み合わせられたソフトウェア／ハードウェア判定フィードバック等化器が望ましい。しかし、現在のハードウェア判定フィードバック等化器の実現例は本質的に逐次的なサンプルごとの処理アルゴリズムである一方で、ソフトウェア部品はブロックベースのアルゴリズムに対して効率的であり、ブロックベースのアルゴリズムでは、オーバヘッドを低減させ、並列性を最大化し、より低い計算要求を有する形式への動作の可能な変換が行われるようにデータがブロックごとに処理される。
【００１５】
次の説明において、以下の表記が用いられる。即ち：行列及びベクトルは、ボールドの文字によって表され、ボールドの大文字（例えば）
【外１】

は行列を示し、上線付きのボールドの小文字（例えば）
【外２】

はベクトルを示し、上線のない小文字のイタリック体の文字（例えば）
【外３】

はスカラー量を示す。離散的な時間変化変数（例えば）
【外４】

は
【外５】

又は
【外６】

として表される。点に関する内積行列演算子は、次のように規定され：
【数１】

以下のように加算について分配的であるという重要な特性を有する：
【数２】

【００１６】
本発明のブロック適応判定フィードバック等化器の設計は、サンプルごとの判定フィードバック等化を支配する方程式から始まる。ここで、Ｌはフォワードフィルタの長さであり、Ｍはフィードバックフィルタの長さであり、
【外７】

はフォワードフィルタの係数ベクトルであり、
【外８】

はフィードバックフィルタの係数ベクトルであり、
【外９】

は入力サンプルのｎ乗であり、そして、
【外１０】

は判定フィードバック等化器の出力のｎ乗である。このときフィルタ更新は、以下によって与えられ：
【数３】

【数４】

フィルタリング式は以下によって与えられ：
【数５】

ここで、
【数６】

であり、
【数７】

（ここで
【外１１】

は群デマッピング機能である）であり、
【数８】

は、既知の送信されたシンボル
【外１２】

を使用してもしなくてもよい何らかの既知の条件によって最小化されている誤り項である。例えば、最小平均自乗（ＬＭＳ）適応等化器は、
【数９】

と算出する。他方では、ブラインドゴダールアルゴリズムは、
【数１０】

を使用してもよい。
【００１７】
式（１ａ）及び（１ｂ）におけるμによる乗算並びに誤りの計算自体を無視した場合、フィルタ更新及びフィルタリングのための計算の合計数は、それぞれ、１つのサンプル期間Ｔ_ｓで乗算が２（Ｌ＋Ｍ）、加算が（２Ｌ＋２Ｍ−１）である。記憶素子の数は、状態ベクトルの大きさＬ＋Ｍと比例している。
【００１８】
所望のブロック適応判定フィードバック等化器の入力及び出力がＮ個のサンプルのブロックであると仮定すると、ブロックの全サンプルに繰り返されるサンプルごとの判定フィードバック等化器の式を利用して、「直接型」ブロック判定フィードバック等化器が実現可能である。より多くの記憶が必要であり、ＮＴ_ｓのパイプライン遅延がもたらされてしまうこと以外は、動作の数及びパフォーマンスは同じままである。直接型ブロック判定フィードバック等化器に対するフィルタリング式は、次のように書くことができる：
【数１１】

更新式（１ａ）及び（１ｂ）を式（３）に循環的に置換する：
【数１２】

【数１３】

従って、式（３）は、以下として書き直されることができる：
【数１４】

式（５）の項Ｃ及びＤは、以下として書き直されることができる：
【数１５】

ここで、
【数１６】

また、
【数１７】

ここで、
【数１８】

【００１９】
ブロック更新式は、ｋ ＝ ０とすることによって式（４ａ）及び（４ｂ）から導出される：
【数１９】

【数２０】

式（５）、（７ａ）及び（７ｂ）は、サンプルごとの適応判定フィードバック等化アルゴリズムの正確なブロック実現を完全に規定し、これは、「ブロック正確」判定フィードバック等化器と呼ぶことができる。
【００２０】
図２Ｂは、本発明の１つの実施例によるブロック判定フィードバック等化器のフィルタリング動作として見られるフォワードフィルタ更新部分を示す。式（７ａ）に対応するフォワードフィルタ２００は、対象ブロック内のＮ個のサンプルに対する差動フォワードフィルタ更新項
【数２１】

である、方程式（７ａ）の第２項を計算する。当該フィルタは、バッファ２０１ａ−２０１ｘが、対象ブロックが受信したＮ個のサンプルを保持しているという初期状態［ｘ（ｎ−１）…ｘ（ｎ−Ｎ）］から開始する。対応する誤りベクトル［ｅ（ｎ−１）…ｅ（ｎ−Ｎ）］が各サンプルに対して１つの要素しか有さないとき、式（７ａ）はサンプルごとの判定フィードバック等化器更新式に変形される。それに応じて、信号乗算器２０２ａ−２０２ｘは、ブロック内の各サンプルを対応する誤りベクトル要素で乗算する。次にこの結果は合算ユニット２０３によって加算され、差動フォワードフィルタ更新項を生じる。
【００２１】
ブロック更新式を検討する際に、式（５）の最初の２つの項Ａ及びＢは、全てのブロックに亘る固定係数を有する有限インパルス応答（ＦＩＲ）フィルタによって実現され、従って、高速ＦＩＲアルゴリズムによって実現されることができるということを認識することが重要である。項Ｃ及びＤは、ブロック内時間変化フィルタとして見ることもできる。
【００２２】
ブロック正確判定フィードバック等化器の計算の複雑性を評価するのは複雑である。表面的には、式（５）の項Ｃ及びＤは追加の
【外１３】

乗算を加算するので、ブロック正確判定フィードバック等化器はより多くの計算を必要とする。しかし、ブロックサイズＮがフィードフォワード及びフィードバックフィルタ長（それぞれＬ及びＭ）と比較して小さければ、項Ａ及びＢについて高速ＦＩＲアルゴリズムにより提供される節約は、追加のオーバヘッドを補償して余りある。他方では、Ｎが十分に大きい場合、ブロック正確判定フィードバック等化器はサンプルごとの判定フィードバック等化器よりも多くの計算を消費する。
【００２３】
高速ＦＩＲアルゴリズムを使用するためには、フィルタ係数は固定しなければならず、これはブロック正確判定フィードバック等化器の形成によって達成される。修正項Ｃ及びＤによるオーバヘッドを除去するために、ブロック判定フィードバック等化器が適用される問題領域から引き出される単純化仮定が、複雑性を低減させつつＦＩＲ構造の単純性を保持することを期待して検討される。この点に関しては、式（５）、（７ａ）及び（７ｂ）が示す信号処理構造が、興味のあるものである。ブロック更新式（７ａ）から開始すると、この式は以下のように書くことができる。
【数２２】

ここで、
【数２３】

であり、
【数２４】

である。従って、フォワードフィルタの新しいフィルタ係数ベクトル
【外１４】

は、
【外１５】

の合計として、また、状態ベクトル
【外１６】

を、その係数が誤りベクトルの要素であるフィルタを通じてフィルタリングした結果として、判断されてもよい。同じ処置が、また、フィードバックフィルタに適用されることが可能である。
【００２４】
図２Ｂは、本発明の１つの実施例によるブロック判定フィードバック等化器のフォワードフィルタ更新部分における、フィルタリング動作として見られるブロック内時間変化出力補正係数の計算を示す。式（５）におけるブロック内時間変化出力補正係数項Ｃ及びＤを計算するために必要な構造は、式（６ａ）及び（６ｂ）を展開することによって導かれる。例えば：
【数２５】

必要な構造２０４は、従って、係数Ｒ_１〜Ｒ_Ｎを有するフィルタＲとして見ることもできる。この場合、フィルタ２０４は全バッファブロック２０５ａ−２０５ｘにおいてゼロ状態から開始し、全誤り値がシフトインしたときに停止する。誤り値は、信号乗算器２０６ａ−２０６ｘによって係数Ｒ_１〜Ｒ_Ｎで乗算され、この出力は合算ユニット２０７によって累算される。合算ユニット２０７の出力は、
【外１７】

又は
【外１８】

から開始して
【外１９】

又は
【外２０】

で終了するように配列される。
【００２５】
図２Ｃは、本発明の１つの実施例によるブロック正確判定フィードバック等化器の全体的な構造のブロック図である。ブロック正確判定フィードバック等化器（ＢＥ−ＤＦＥ）２０８は、フォワードフィルタ２００に送られるサンプルｘ（ｎ）を受信する入力部２０９を含む。フォワードフィルタ２００の出力は、信号加算器２１０によって、フィードバックフィルタ２１１並びにブロック内時間変化フィルタ２１２ａ及び２１２ｂの出力に加算される。信号加算器２１０の出力は、群デマッピングユニット２１３及びサンプル誤り計算ユニット２１４に送られる。サンプル誤り計算ユニット２１４も、デマッピングされたサンプルｄ（ｎ）をデマッピングユニット２１３から受信する。係数更新ユニット２１５ａ及び２１５ｂは、それぞれ、フォワードフィルタ２００及びフィードバックフィルタ２１１の誤りベクトルを計算する。
【００２６】
図３は、本発明の１つの実施例によるブロック近似判定フィードバック等化器を示す。ブロック正確判定フィードバック等化器を導くために上で使用されたサンプルごとの判定フィードバック等化器アルゴリズムは、ブロック適応判定フィードバック等化器のための基準を形成するが、厳密に同じように実現されることは必要としない。過渡適応挙動が満足のいくものであり、収束における見逃し誤りがサンプルごとの判定フィードバック等化器アルゴリズムよりも有利である限り、いかなるブロック判定フィードバック等化器アルゴリズムでも適用されることができる。ブロック正確判定フィードバック等化器から開始して、問題領域において有効であり得る単純化仮定の組が系統的に適用される場合、ブロック判定フィードバックアルゴリズムの系統が導かれることができる。この系統の要素はブロック近似判定フィードバック等化器（ＢＡ−ＤＦＥ）と呼ばれ、公知技術のブロック近似線形適応フィルタと類似している。式（５）の項Ｃ及びＤは計算に加算するので、これらの項に対する計算の複雑さの減少又は除去が最初に検討される。
【００２７】
次世代テレビシステム委員会（ＡＴＳＣ）デジタルテレビジョン標準規格残留側波帯変調（ＶＳＢ）受信は、マルチパスにより制限され、典型的には判定フィードバック等化器の長いフィードフォワード及びフィードバック部分を要し、典型的にはフォワードフィルタ長Ｌ＝１２８でフィードバックフィルタ長Ｍ＞２５６を必要とすると知られている。式（６）では、
【数２６】

であり、大きいフォワードフィルタ長Ｌに対しては、
【数２７】

がｘの自動相関の推定値として扱うことができる。通常、受信信号の統計値は、信号自体と比較してゆっくり変化する。従って、
【数２８】

は適応フィルタが動作する速度よりもずっと低い速度で計算されてよい。ＡＴＳＣ信号の場合、シンボル速度は１０．７６ＭＨｚであり、マルチパスチャネル特性は、１００Ｈｚのオーダーでゆっくりと変化する。前の分析によって、
【数２９】

はほぼ１０^４個のサンプルに１回計算されてよく、このため、図２Ｃのフォワードフィルタ２００は、Ｎ（Ｎ＋１）／２回の乗算を必要とする固定係数ＦＩＲフィルタとして見てよい。更に、
【外２１】

もまた典型的にまばらで、Ｎ個よりも少ないゼロでない項を有する。従って、ブロック近似判定フィードバック等化器の修正項によって必要な計算はＮＮ_１のオーダーでしかない。加えて、従来型の高速ＦＩＲアルゴリズムにおいて生じるあらゆる節減が得られる。
【００２８】
単純化の次のステップで、項
【外２２】

の一方又は両方をゼロに設定することが検討される。一旦等化器がＴ_∞で収束したら、マルチパス干渉のほぼ全てが削除されたとみなすことができる。従って、出力自己相関関数は、インパルスである。従って、Ｔ_∞では
【数３０】

であり、従って、項Ｄは、見逃し誤りに影響を及ぼすことなく式（５）から削除されることができる。しかし、過渡又は追跡段階では、この項の欠如は、判定装置の入力に誤りを加えることに類似し、これは、判定フィードバック等化器における誤り伝搬の増加に寄与すると予想される。
【００２９】
判定装置は典型的には非線形であるので、
【数３１】

である場合に限りこの誤り項はゼロにならず、ここで、δ_ｍｉｎは、フォワード部分の選択に依存する。例えば、フォワード部分が完全にチャネルを補償する場合、δ_ｍｉｎ＝∞である。従って、この近似による誤り伝搬を最小化する１つの方法は、フィードバックフィルタの前にフォワード等化器を開始することである。しかし、深いフェードのフィードフォワードフィルタによるノイズ増幅についての慎重な考察が必要である。従って、フィードバック部分に対してより小さいμで判定フィードバック等化器を開始することがよりよいかもしれない。
【００３０】
下の式（８）は、図３において表されるブロック近似判定フィードバック等化器３００のフィルタ部分を支配する式である：
【数３２】

ブロック近似判定フィードバック等化器（ＢＡ−ＤＦＥ−Ｉ）３００の構造及び動作は、ブロック正確判定フィードバック等化器の構造及び動作とは、以下のこと以外は同じである：
（１） フィードバックフィルタ２１１のための係数
【外２３】

を有するブロック内時間変化フィルタ２１２ｂが除去される。
（２） ブロック内時間変化フィルタ２１２ａは入力サンプルの測定から非常に低い速度で更新される係数
【外２４】

によって計算される。
【００３１】
図４は、本発明の他の実施例によるブロック近似判定フィードバック等化器を示す。一旦フィルタが収束すると、
【数３３】

となり、従って、式（８）の修正項はゼロに接近する。この時点でフィルタ係数は最小に収束しており、修正項はもはや必要でない。従って、この実施例のブロック近似判定フィードバック等化器（ＢＡ−ＤＦＥ ＩＩ）４００は、誤りベクトルの何らかのノルム、例えば平均標準誤り又は誤り分散を監視するトリガー機能４０１を含む。監視されたノルムが大きい（即ち、何らかの閾値より上にある）場合、係数
【外２５】

を有するブロック内時間変化フィルタ２１２ａがイネーブルされる。監視されたノルムが閾値より下にある場合、フィルタ２１２ａは無効にされる。通常、フィルタ２１２ａはチャネル取得期間の間だけ必要であり、他の全ての時間には、これらの資源は他の計算のために用いられるか、又は単にパワーダウンされてもよい。
【００３２】
加えてこの実施例は、定常状態の動作の数を低減すると同時に判定フィードバック等化器の誤り伝搬を図３の実施例と同じレベルに保つ。ブロック近似判定フィードバック等化器４００の動作を支配する式は、式（７ａ）、（７ｂ）及び次式である。
【数３４】

【００３３】
図５は、本発明の更に別の実施例によるブロック近似判定フィードバック等化器を示す。ブロック更新は、雑音が多い適応アルゴリズムとして見ることもでき、ブロック近似判定フィードバック等化器（ＢＡ−ＤＦＥ ＩＩＩ）５００と同様に共に除去される補正項と見ることができる。ブロック内時間変化フィルタ２１２ａ及び２１２ｂは除去され、ブロックフィルタリング動作はそれぞれＡ、Ｂ、Ｕ−１そしてＵ−２とラベルをつけられる４つのセグメント５０１ａ−５０１ｄに論理的に分割された。
【００３４】
ブロック近似判定フィードバック等化器５００は、以下の式によって図４のブロック近似の判定フィードバック等化器４００に関係する：
【数３５】

【数３６】

【数３７】

判定装置への修正された入力の効果は信号特性に依存するため、これを分析的に判定することは難しい。相関しているノイズがある場合にはこの近似はダイバージェンスに至るかもしれないが、ゆっくり変化するチャネルを有するマルチパスチャネルの場合、フィードバック部分の誤り伝搬が十分に小さい限り、近似は有効であると期待される。
【００３５】
ブロック更新アルゴリズムが、誤りベクトルを係数とした入力及び判定ベクトルへのフィルタ動作として既に示されているので、ブロック近似判定フィードバック等化器５００の更新部分（ブロックＵ−１ ５０１ｃ及びＵ−２ ５０１ｄ）は高速フーリエ変換（ＦＦＴ）を使用して実現されることができる。フォワードフィルタ２００（ブロックＡ ５０１ａ）もＦＦＴを使用して実現されているので、時間領域ブロック等化器と等価な周波数領域等化器が導かれることができる。これらのブロックのＦＦＴとしてのこのような実現は直接的である。これは、類似したパフォーマンスを有する実現例の中で、フィルタの大きさ又は他の適当なコスト条件に基づいて１つの実現例を選択してもよいことを意味する。
【００３６】
図６〜１０は、本発明の種々の実施例によるブロック近似判定フィードバック等化器のパフォーマンスに関するシミュレーション結果のプロットである。以下を行うためのシミュレーションが実行された。即ち、上のブロック近似判定フィードバック等化器の作製に関する解析的な議論を確認することと、ブロック近似がマルチパスチャネルの判定フィードバック等化器においてあてはまり、等化器が種々のブロックサイズに対して収束することを確認することと、ブロック近似ＤＦＥ構造が選択される適応アルゴリズムから独立していることを示し、ブロック判定フィードバック等化器がサンプルごとの判定フィードバックと同等によく機能することを示すこととである。更に、これらの因子は、短いフィルタ長及び長いフィルタ長の両方について示され、フィルタ長には依存しないことが示された。
【００３７】
各シミュレーションは８−ｌｅｖｅｌ ＶＳＢ（ＶＳＢ−８）群によって実行され、マルチパスチャネルはＦＩＲフィルタ
【数３８】

として形成され、ここで、ｕ（ｎ）は送信信号であり、ｘ（ｎ）は受信信号である。２つの隣接する適度に強いエコーを有する３つのパスを有するチャネルが仮定される：
【数３９】

結果、図６に示すようにチャネル３について非常に強い周波数選択的なフェードが生じる。チャネルはあまり長くないが、深いフェードを削除するために長い等化器が必要であり、従って、このシミュレーションはブロック判定フィードバック等化器が適当であることを示すのに充分である。
【００３８】
図６は、かなり大きいＬ及びＭを有するブロック判定フィードバック等化器がチャネル干渉をキャンセルすることが可能であることを示す。送信出力、受信出力及び等化出力のパワースペクトル密度が、フォワードフィルタ長Ｌ ＝ １２８、フィードバックフィルタ長Ｍ ＝ ２５６、ブロックサイズサンプル数Ｎ ＝ ６４、そして正規化最小平均自乗（ＮＬＭＳ）誤り修正アルゴリズムを有するブロック判定フィードバック等化器についてプロットされる。
【００３９】
ブロック近似判定フィードバック等化器３００、４００及び５００の重要な特徴は、誤り算出アルゴリズムの等化のフィルタリング及び更新部分からの分離であり、このため、それぞれの等化器を設計する際に使用される仮定は、ＦＩＲトランスバーサルフィルタリングに対して存在する種々の最小自乗適応アルゴリズムのいかなるものに対しても等しく適用可能である。チャネル１〜３に対して図５のブロック適応判定フィードバック等化器５００を用いることにより、ブロックサイズの誤り収束への効果が、１個、４個、そして６４個のサンプルのブロックサイズについて、ブラインドゴダール、最小平均自乗（ＬＭＳ）及び正規化最小平均自乗（ＮＬＭＳ）アルゴリズムによって検討された。全ての場合において、図７〜９によって示されるように、ブロック判定フィードバック等化器は、サンプルごとの判定フィードバック等化器とほぼ同様に収束した。
【００４０】
図７は、フォワードフィルタ長Ｌ ＝ ８、フィードバックフィルタ長Ｍ ＝ ４、ブロックサイズサンプル数Ｎ＝１、４、６４及びブラインドゴダール誤り修正アルゴリズムを使用したチャネル１について誤り収束を示す。ブロッキングの効果は、ごくわずかである。
【００４１】
図８は、フォワードフィルタ長Ｌ ＝ ８、フィードバックフィルタ長Ｍ ＝ ４、ブロックサイズサンプル数Ｎ ＝ １、４、６４及び最小平均自乗（ＬＭＳ）誤り修正アルゴリズムを使用したチャネル２について誤り収束を示す。ブロッキングの効果は、再びごくわずかである。
【００４２】
図９は、フォワードフィルタ長Ｌ ＝ ８、フィードバックフィルタ長Ｍ ＝ ４、ブロックサイズサンプル数Ｎ ＝ １、４、６４及び正規化最小平均自乗（ＮＬＭＳ）誤り修正アルゴリズムを使用したチャネル１について誤り収束を示す。ブロッキングの効果は、また再びごくわずかである。
【００４３】
図７〜９のシミュレーションは小さいフィルタ及びチャネル１又は２について実行されたが、このシミュレーションはチャネル３について、また、より長いフィルタについて、繰り返された。再び、図１０に示すように、サンプルごとの判定フィードバック等化器とブロック判定フィードバック等化器との間では感知できるようなパフォーマンスの差はない。図１０は、より大きいフォワード及びフィードバックフィルタ長Ｌ ＝ １２８及びＭ ＝ ２５６及びブロックサイズサンプル数Ｎ＝１、４及び６４についての正規化最小平均自乗（ＮＬＭＳ）誤り収束を示す。
【００４４】
パフォーマンスを損なうことなく判定フィードバック等化器に対してブロック更新を実行する能力は、重大な設計上の影響を有する。ブロック判定フィードバック等化器は高速フーリエ変換を使用して実現されてもよい。なぜなら、フィードバックフィルタ以外の全ての関連する構造はＦＩＲフィルタであり、畳込みはＦＦＴを使用して効率的に実行されてもよいからである。より重要なことに、ブロック判定フィードバック等化器構造は、時間領域実現に対するＦＩＲフィルタアレイの効率的な設計を可能にし、サンプルごとの更新の方策に勝る以下の利点を提供する。即ち、
− 高速ＦＩＲフィルタアルゴリズムはサンプルごとの更新アーキテクチャに対して最高３３％の計算を節約することができる。
− フィルタリング及び更新部分は、ＦＩＲ構造を有し、互いに独立している。従って、適応ＦＩＲ及び固定ＦＩＲの両方の効率的利用が可能である。例えば、Ｎ個のタップ適応フィルタ又は２Ｎ個のタップ固定フィルタは、同じアーキテクチャによって実現可能である。これは、１つの標準が複数の固定フィルタを有し、その他の標準が適応フィルタを有するようなマルチスタンダード（例えばＶＳＢ／ＱＡＭ／ＣＯＦＤＭ）システムに役立つ可能性がある。
− ブロック適応構造は、異なる種類の適応アルゴリズムのためについて同じままである。誤り算出がソフトウェアで実行され、計算機的に集中的なフィルタ及び更新部分がハードウェアにおいて実行されたら、アーキテクチャ全体は非常にフレキシブルになると同時にコストを低く保たれる。従って、ブロック適応判定フィードバック等化器アルゴリズムは、ソフトウェア定義ラジオにおいて必要とされるようなハードウェア−ソフトウェア分割されたアーキテクチャに等化器をマッピングすることの見通しを改善することができる。
− ブロック判定フィードバック等化器構造は、ＦＩＲ計算がハードウェアにおいて実行されるときにさえ、プログラマブル（ソフトウェア）部品によって効率的なコントロールを可能にする。ソフトウェアプロセッサによって取り扱われるべき割込み又はイベント速度は、ブロックサイズによって減少する。プログラマブルアーキテクチャ（例えばソフトウェアラジオ）がＦＦＴ及びＦＩＲプロセッサの両方を有する場合、実現例の選択はフィルタ長及び資源の入手可能性に基づくようにすることができる。ＡＴＳＣ−ＶＳＢ受信のための周波数領域（ＦＤ）等化器及び時間領域（ＴＤ）等化器を実現するための詳細は、選択されるチャネル推定に基づく最適アーキテクチャについて比較されることができる。
− ブロック判定フィードバック等化器構造は、誤りベクトルから導かれる何らかの測定基準に基づいて係数を更新するべきかどうか選択することによってプロセッサ帯域幅の動的割当てを可能にすることができる。判定がブロックにおいて行われるので、ソフトウェアはマルチタスキングカーネル上で実行されるため、利用可能な帯域幅がより低い優先順序タスクに割り当てられることができる。しかし、このような技術は、デジタル加入者回線（ＤＳＬ）モデム等のデータモデムアプリケーションにおいて使用されることができるが、これはソフトウェア実現が可能であるより低い速度の処理のみに適用可能かもしれない。
【００４５】
詳述したこれらの利点から、ブロック判定フィードバック等化器構造はマルチスタンダードチャネルデコーディングのために適応フィルタアレイプロセッサ（ＡＦＡＰ）に有利にマッピングされてもよい。更新はフィルタリングから独立しているので、種々のハードウェア／ソフトウェア分割が可能である。
【００４６】
本発明は詳述したが、当業者は、本発明の精神及び範囲から逸脱せずに、種々の変更、置換及び修正が最も広い形式における本発明の精神及び範囲において可能であることを理解するであろう。
【図面の簡単な説明】
【図１】本発明の１つの実施例による改善されたチャネル等化のためのブロック適応判定フィードバック等化器を含む受信器システムを表す。
【図２Ａ】本発明の１つの実施例によるブロック正確判定フィードバック等化器を示す。
【図２Ｂ】本発明の１つの実施例によるブロック正確判定フィードバック等化器を示す。
【図２Ｃ】本発明の１つの実施例によるブロック正確判定フィードバック等化器を示す。
【図３】本発明の１つの実施例によるブロック近似判定フィードバック等化器を示す。
【図４】本発明の他の実施例によるブロック近似判定フィードバック等化器を示す、
【図５】本発明の更に別の実施例によるブロック近似判定フィードバック等化器を示す。
【図６】本発明の実施例によるブロック近似判定フィードバック等化器のパフォーマンスに関するシミュレーション結果のプロットである。
【図７】本発明の実施例によるブロック近似判定フィードバック等化器のパフォーマンスに関するシミュレーション結果のプロットである。
【図８】本発明の実施例によるブロック近似判定フィードバック等化器のパフォーマンスに関するシミュレーション結果のプロットである。
【図９】本発明の実施例によるブロック近似判定フィードバック等化器のパフォーマンスに関するシミュレーション結果のプロットである。
【図１０】本発明の実施例によるブロック近似判定フィードバック等化器のパフォーマンスに関するシミュレーション結果のプロットである。

Claims (20)

1. チャネル等化のためのブロック判定フィードバック等化器であって、
   − 所定の数の入力サンプルを含むブロックを受信して、並行して処理するフォワードフィルタと、
   − デマッピングされ等化された前記所定の数の出力サンプルを含むブロックを受信して、並行して処理するフィードバックフィルタと、
   − 現在のブロックに対する前記フォワードフィルタからのフィルタリングされた入力サンプルと、前記現在のブロックに対する前記フィードバックフィルタからのフィルタリングされた出力サンプルとを組み合わせ、前記現在のブロックに対する等化された出力サンプルを生じさせる信号加算器と、
   を有する等化器。
2. 前記信号加算器が、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワード及びフィードバックフィルタの両方のためのブロック内時間変化出力補正係数を受信する請求項１に記載のブロック判定フィードバック等化器。
3. 前記信号加算器が、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数のみを受信し、前記フィードバックフィルタのためのブロック内時間変化出力補正係数は受信しない請求項１に記載のブロック判定フィードバック等化器。
4. 前記信号加算器が、前記現在のブロックに対する誤り測定が閾値を超えるときにのみ前記フォワードフィルタのための前記ブロック内時間変化出力補正係数を受信する請求項３に記載のブロック判定フィードバック等化器。
5. 前記ブロック内時間変化出力補正係数を生じるのに使用されるフィルタ係数が、入力サンプルが受信される速度よりも低い速度で計算される請求項３に記載のブロック判定フィードバック等化器。
6. 前記信号加算器が、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数及び前記フィードバックフィルタのためのブロック内時間変化出力補正係数の何れも受信しない請求項１に記載のブロック判定フィードバック等化器。
7. − 逆チャネル推定及び誤りベクトルを計算するために前記入力サンプルを受信し、前記フォワードフィルタのための出力補正ベクトルを生成するフォワード誤り計算ユニットと、
   − 前記逆チャネル推定及び前記誤りベクトルを計算するために前記デマッピングされた等化された出力サンプルを受信し、前記フィードバックフィルタのための出力補正ベクトルを生成するフィードバック誤り計算ユニットと、
   を更に有する請求項１に記載のブロック判定フィードバック等化器。
8. − 入力信号を受信する入力部と、
   − 前記入力信号をデコ―ドするチャネル復号器と、
   − チャネル等化のための前記チャネル復号器内のブロック判定フィードバック等化器と、
   を有する受信器であって、前記ブロック判定フィードバック等化器は、
   − 所定の数の入力サンプルを含むブロックを受信して、並行して処理するフォワードフィルタと、
   − デマッピングされ等化された前記所定の数の出力サンプルを含むブロックを受信して、並行して処理するフィードバックフィルタと、
   − 現在のブロックに対する前記フォワードフィルタからのフィルタリングされた入力サンプルと、前記現在のブロックに対する前記フィードバックフィルタからのフィルタリングされた出力サンプルとを組み合わせ、前記現在のブロックのために等化された出力サンプルを生じさせる信号加算器と、
   を有する受信器。
9. 前記信号加算器が、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワード及びフィードバックフィルタの両方のためのブロック内時間変化出力補正係数を受信する請求項８に記載の受信器。
10. 前記信号加算器が、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数のみを受信し、前記フィードバックフィルタのためのブロック内時間変化出力補正係数は受信しない請求項８に記載の受信器。
11. 前記信号加算器が、前記現在のブロックに対する誤り測定が閾値を超えるときにのみ前記フォワードフィルタのための前記ブロック内時間変化出力補正係数を受信する請求項１０に記載の受信器。
12. 前記ブロック内時間変化出力補正係数を生じるのに使用されるフィルタ係数が、入力サンプルが受信される速度よりも低い速度で計算される請求項１０に記載の受信器。
13. 前記信号加算器が、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数及び前記フィードバックフィルタのためのブロック内時間変化出力補正係数の何れも受信しない請求項８に記載の受信器。
14. − 逆チャネル推定及び誤りベクトルを計算するために前記入力サンプルを受信し、前記フォワードフィルタのための出力補正ベクトルを生成するフォワード誤り計算ユニットと、
    − 前記逆チャネル推定及び前記誤りベクトルを計算するために前記デマッピングされた等化された出力サンプルを受信し、前記フィードバックフィルタのための出力補正ベクトルを生成するフィードバック誤り計算ユニットと、
    を更に有する請求項１に記載のブロック判定フィードバック等化器。
15. ブロックチャネル等化の方法であって、
    − フォワードフィルタで所定の数の入力サンプルを含むブロックを受信して、並行して処理するステップと、
    − フィードバックフィルタで、デマッピングされ等化された前記所定の数の出力サンプルを含むブロックを受信して、並行して処理するステップと、
    − 信号加算器で、現在のブロックに対する前記フォワードフィルタからのフィルタリングされた入力サンプルと、前記現在のブロックに対する前記フィードバックフィルタからのフィルタリングされた出力サンプルとを組み合わせ、前記現在のブロックのために等化された出力サンプルを生じさせるステップと、
    を有する方法。
16. 前記信号加算器に、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワード及びフィードバックフィルタの両方のためのブロック内時間変化出力補正係数を受信するステップを更に有する請求項１５に記載の方法。
17. 前記信号加算器に、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数のみを受信し、前記フィードバックフィルタのためのブロック内時間変化出力補正係数は受信しないステップを更に有する請求項１５に記載の方法。
18. 前記信号加算器に、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数のみを受信し、前記フィードバックフィルタのためのブロック内時間変化出力補正係数は受信しない前記ステップが更に、前記信号加算器が、前記現在のブロックに対する誤り測定が閾値を超えるときにのみ前記フォワードフィルタのための前記ブロック内時間変化出力補正係数を受信するステップを有する請求項１７に記載の方法。
19. 前記信号加算器に、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数のみを受信し、前記フィードバックフィルタのためのブロック内時間変化出力補正係数は受信しない前記ステップが更に、前記ブロック内時間変化出力補正係数を生じるのに使用されるフィルタ係数を、入力サンプルが受信される速度よりも低い速度で計算するステップを有する請求項１７に記載の方法。
20. 前記信号加算器が、前記等化されたサンプルを生じる際に前記フィルタリングされた入力サンプル及び前記フィルタリングされた出力サンプルへの追加のために前記フォワードフィルタのためのブロック内時間変化出力補正係数及び前記フィードバックフィルタのためのブロック内時間変化出力補正係数の何れも受信しないステップを更に有する請求項１５に記載の方法。

Images