KR100260806B1

KR100260806B1 - 이퀄라이저

Info

Publication number: KR100260806B1
Application number: KR1019920006585A
Authority: KR
Inventors: 레버링턴 마크; 아예 파스칼; 핀코 에릭
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1991-04-23
Filing date: 1992-04-20
Publication date: 2000-07-01
Also published as: JPH05136654A; US5493585A; DE69226130T2; KR920020837A; DE69226130D1; EP0511698B1; EP0511698A1

Abstract

조정식 이퀄라이저는 채널에 의해 전송되는 디지털 입력 신호의 등화를 수행하며 적어도 하나의 합산기(10) 및 디지털 선형 필터 B를 구비하며, 상기 필터 B는 가중 팩터를 구비한다. 상기 필터 B는 분할 모드로 동작하기 위하여 분할 팩터를 이용하는 제어 수단을 구비하며, 필터 B는 부분적으로 직접 모드로 동작하고 부분적으로는 순환 모드로 동작한다. 필터 B는 적어도 하나의 클럭 주기의 딜레이를 인가하는 딜레이 수단(12)과 직렬로 배열된다.

필터 A는 짧은-딜레이 에코 보정에 관한 필터 B의 액션을 완료시킨다.

이런 타잎의 마스터 이퀄라이저(50)는 채널 등화에 따라 조정되는 계수를 갱신하는 동일 타잎의 슬레이브 이퀄라이저(52)로부터 나온 계수를 수신한다.

Description

이퀄라이저

제1(a)도 및 제1(b)도는 직접 모드와 순환 모드 각각으로 접속된 필터 B를 도시한 두가지 다이어그램.

제2도는 본 발명에 따라서 마스터 이퀄라이저의 바람직한 실시예를 도시한 다이어그램.

제3도는 본 발명에 따라서 또다른 마스터 이퀄라이저를 도시한 다이어그램.

제4도 및 제5도는 갱신된 계수를 결정하기 위한 두 개의 이퀄라이저를 도시한 두가지 다이어그램.

제6도는 채널에 의해 전송된 신호에 영향을 미치는 마스터 이퀄라이저 및 슬레이브 이퀄라이저를 구비한 이퀄라이저를 도시한 다이어그램.

* 도면의 주요부분에 대한 부호의 설명

10,19 : 합산기 12 : 딜레이 수단

13 : 제어 수단 17,18 : 멀티플라이어

50 : 마스터 이퀄라이저 52 : 슬레이브 이퀄라이저

본 발명은 채널에 의해 전송되는 디지털 입력 신호의 등화(equallization)를 수행하는 조정식 이퀄라이저(adaptive equalizer)에 관한 것이다. 이퀄라이저는 적어도 하나의 합산기(summator) 및 클럭 주기 T에 의해 제어되는 디지털 선형 필터 B를 구비한다. 상기 필터 B는 가중 팩터(weighting factors)를 인가하는 딜레이 셀 및 계산 셀을 구비한다.

이퀄라이저는 신호가 전송되는 동안 채널에 의해 발생된 왜곡을 보정하기 위하여 사용될 수 있다. 이퀄라이저는 에코 제거기로 사용될 수 있다. 상기 신호 전송은 무선 또는 케이블에 의해 실행될 수 있다.

본 발명은 텔레비젼 신호 또는 부호화되거나 비부호화된 디지털 신호에 관한 것이다.

신호가 마이크로 웨이브 주파수 범위내에서 전송될 때, 상기 신호를 전송하는 다중 통로가 에코 신호를 발생시킬 가능성이 있다. 짧거나 또는 긴 딜레이(그것은 10마이크로초일 수 있다)가 짧거나 긴 에코에 따라서 에코 및 원 신호간에 발생할 수 있다. 유사한 상황이 예를들어 마이크로웨이브 링크로 디지털 전송시 발생한다.

그러한 상황하에서 신호의 등화를 수행하기 위한 에코제거기가 1981년 2월 12일 일본국 특허 요약집 제5권, No 23에 기술되어 있다. 동작 안정도(operating stability) 및 등화 수행 성능을 개선시킨 등화 시스템이 상기 특허 요약집에 서술되어 있는데, 상기 개선된 등화 시스템은 제1직접 필터 및 제2필터를 결합하여 직접 동작형 및 순환 동작형간을 스위치를 이용하여 변환시킨 것이다. 이 제2필터는 딜레이 소자로 사용되며, 그 결과 이 제2필터는 긴 딜레이를 지닌 에코를 보정한다. 스위칭 동작으로 인해, 필터의 두가지 동작 모드간에 급작스런 전이(transition)가 존재한다. 동일한 계수를 갖는 상기 필터가 직접 모드 및 순환 모드로 연속적으로 동작하는 경우 동일한 동작을 유지할 수 없다. 실제로, 주어진 필터 길이로 인해, 순환식 선형 필터는 직접 선형 필터보다 훨씬 우수한 필터링 기능을 수행한다. 그러나, 직접 선형 필터인 경우에 야기되지 않는 특수 환경하에서, 순환식 필터는 불안정하게 될 수 있다. 반대로, 순환식 필터는 훨씬 작은 계수를 필요로 하며, 그에 따라 유사한 필터링 성능을 얻기 위하여 훨씬 적은 멀티플라이어 및 훨씬 적은수의 딜레이 셀을 필요로 한다. 순환식 필터는 콤팩트하게 되고 그에 따라서 값이 매우 저렴하게 된다.

상술된 바와같이, 스위치가 필터를 직접 모드 동작으로 변환시키는 스위칭 동작이 검출될 때 급격하게 수행 성능이 저하될 수 있다. 예를들어, 만일 전송된 텔레비젼 화상이 이 방식으로 처리되면, 화상질은 별로 좋지않다. 따라서, 그러한 에코 제거기의 우수한 마스터링 동작이 바람직하다. 실제로, 이들 필터가 사용되도록 의도된 각종 조건하에서, 필터링 질은 우수하다. 마이크로 웨이브 채널에 의해 전송된 텔레비젼 신호를 등화하는 경우에 특히 우수하다. 그때에, 어떤 불안정한 상황을 일시적이나마 피할 수 있다.

본 발명의 목적은 공지된 이퀄라이저 보다 훨씬 우수한 수행 성능을 갖는 이퀄라이저에 관한 것이다. 특히, 상기 수행 성능은 급작스럽게 변경될 수 없으며, 그로인해 특히 화상 관측시 급작스런 수행 성능 변경은 거의 허용되지 않는다. 따라서, 상기 등화는 안정도가 매우 우수한 반면에 복잡도는 감소된다. 상기 이퀄라이저는 다중 동작 조건하에서 비록 불완전하지만 등화된 신호를 복원할 수 있다. 이 수행 성능은 주어진 필터 길이로 표현되는데, 즉 동일수의 계수로 표현된다.

본 목적은 적당한 등화기가 필터 B를 분할 모드(splitting mode)로 동작하도록 하게 하는 분할 팩터 α를 이용하는 제어 수단을 구비하므로서 성취된다. 상기 필터 B는 부분적으로 직접 및 순환 동작형이다.

본 발명에 따라서, 필터 B는 순환 동작 및 직접 동작을 동시에 행하는 반순환식 필터(semi-recursive filter)라는 점에서 두가지 품질(안정도 및 필터링)을 좋게하는 장점이 있다. 분할 벡터의 도움으로 서로에게 관계하는 동작형을 가중시킬 수 있다. 이것은 필터의 안정도 한계를 훨씬 좋게하는 순환 모드 방식으로 필터를 만들 수 있는 장점이 있다. 등화기는 급작스런 동작 변화를 겪지 않는다. 이 방식으로 순환 동작의 필터링 질은 불안정도 발생이 피해지는 동안 훨씬 좋게되는 장점이 있다.

특히, 합산기는 필터 B로부터 나온 디지털 입력 신호 및 디지털 출력 신호 모드를 가산하는 반면에, 제어 수단은 이하에 서술된 것을 합하므로서 형성된 신호를 필터 B에 공급한다.

·팩터 1-α에 의해 감쇠된 디지털 입력 신호 및

·합산기로부터 나오고 팩터 α에 의해 감쇠된 디지털 신호

이 구조의 중요성은 순환식 필터링을 자신의 안정도 한계까지 허용하는 것이다. 그 점에서, 동일한 가중 계수가 유지되는 동안 필터는 점진적으로 직접 타잎이 된다.

적어도 하나의 클럭 주기 T의 딜레이 r에 의해 필터 B의 디지털 신호를 딜레이시키는 딜레이 수단과 직렬로 필터를 배치하므로서 필터 B의 동작을 일시적으로 변경시킬 수 있다. 따라서 상기 보정은 보다 긴 딜레이를 갖는 에코와 관계한다.

딜레이 수단은 필터 B의 입력 또는 출력에 배치된다.

필터 B는 두가지 동작 매카니즘 수단에 의해 긴-딜레이 에코를 보정하는데 유리하다. 그럼에도 불구하고, 필터 B가 딜레이 수단에 접속되고 채널이 0 및 r 간에 딜레이를 갖는 에코를 나타낼 때, 그것은 상기 에코를 보정할 수 없다. 또한 t=0 순간 (선행 에코(precursive echoes))에 앞선 에코를 더 이상 보정할 수도 없다. 필터 B에 의해 수행되는 등화를 완료하는 동안, 필터 B는 자신에 의해 무시된 짧은-딜레이 에코를 보정하는 직적형의 디지털 선형 필터 A와 결합된다.

에코가 짧은 딜레이인지 또는 긴 딜레이인지 여부를 예측하는 것이 항상 가능하지 않기 때문에, 이들 두가지 타잎의 에코를 동시에 처리하는데 있어서 딜레이 수단을 구비한 필터 A 및 필터 B를 결합시키는 것이 바람직하다. 필터 B를 포함한 필터 루프 전후중 어느 하나의 위치에 필터 A를 배치하는 것이 가능하다.

그러한 조정식 이퀄라이저는 채널에 의해 신호를 전송하는 동안 왜곡된 수신 신호를 처리하는데 사용된다. 특히, 에코 현상은 텔레비젼 신호가 마이크로 웨이브 채널에 의해 전송될 때 통상적으로 야기된다. 이퀄라이저는 수신 신호의 에코를 제거한다. 그러나, 에코는 시간에 따라서 발생될 수 있다. 가능한 이들 에코를 제거하기 위하여, 필터 B는 채널의 개발에 따라서 규칙적으로 갱신되는 조정 계수를 포함하여야만 한다. 마스터 이퀄라이저는 입력 신호의 에코를 제거하고 슬레이브 이퀄라이저는 기준 신호의 도움으로 새로운 상태의 채널에 대한 최적의 계수를 계산한다. 때때로, 슬레이브 이퀄라이저에서 계산된 계수는 마스터 이퀄라이저로 전달된다.

이 경우에, 이퀄라이저가 필터 A에 사용될 때, 상기 이퀄라이저는:

- 상술된 바와같은 마스터 조정 이퀄라이저(master adaptive equallizer) 및

- 슬레이브 조정 이퀄라이저(slave adaptive equallizer)를 구비한다.

상기 슬레이브 이퀄라이저는 마스터 이퀄라이저의 직접 모드와 동일한 직접 모드로 접속된 제2BB선형 필터 B, 채널에 의해 전송되는 수신 기준 신호의 에코를 제거하므로서 상기 제2필터 BB의 계수를 조정하기 위한 수단 및 수신 기준 신호를 국부적으로 발생된 기준 신호와 비교하기 위한 수단을 포함하며, 상기 제2필터 BB의 계수는 구간당 마스터 이퀄라이저의 필터 B에 전달되며, 안정도 평가기(stability estimator)는 제어 신호(α)를 마스터 조절 이퀄라이저의 필터 B의 제어 수단에 공급하며, 상기 신호(α)는 필터 B의 직접 및/또는 순환 동작 모드에 대한 분할 팩터를 규정한다.

만일 마스터 이퀄라이저가 필터 A를 구비하면, 슬레이브 이퀄라이저는 디지털 선형 A의 제2필터 AA를 구비한다. 필터 B 및 BB에 사용되는 계수 전달 및 계수 계산 단계가 필터 A 및 AA에 사용된다.

새롭게 계산된 계수가 마스터 이퀄라이저의 계수를 갱신하기 위하여 사용될 수 있는지 여부를 결정하기 위해선, 불안정도가 순환형으로 예측될 수 있는지 여부가 추정되어야만 한다. 그러므로, 안정도 평가기는 모든 계수의 모듈러스 합을 결정한다. 이것은 직접 통로로부터 나온 신호 및 순환 루프로부터 나온 신호에 인가되는 감쇠(1-α) 및 α를 조정하는 것을 가능하게 한다.

그러한 이퀄라이저는 D2-MAC표준을 갖는 텔레비젼 신호를 처리하는데 사용된다. 채널에 의해 전송되고 계수를 갱신하기 위하여 사용되는 기준 신호는 상기 표준에 따라서 듀오바이너리(duobinary)신호가 될 수 있다. 따라서, 국부적으로 발생된 기준 신호는 국부 듀오바이너리 신호이다.

채널에 의해 전송되고 계수를 갱신하기 위하여 사용되는 기준 신호는 디지트화된 기준 비디오 신호이다. 이 신호 구조가 공지되어 있기 때문에, 전송에 앞서 송신기에 의해 전송된 신호와 대응하는 기준 신호를 국부적으로 발생시키는 것이 쉽다. 이 기준 신호는 예를들어 텔레비젼 화상 프레임 선상에 전송되는 디지털 샘플로 형성될 수 있다.

본 발명은 첨부한 도면을 참조하여 상세하게 서술될 것이다.

본 발명을 따르는 이퀄라이저 구조는 동일한 수의 계수를 이용시 순환 모드로 동작하는 필터 B가 직접 모드로 동작하는 선형 필터 B보다 훨씬 우수한 필터링 성능을 보여준다는 점을 토대로 한 것이다. 그러나, 순환형 필터 동작은 불안정도를 야기시킨다. 본 발명은 동작이 불안정하게 되지 않도록 순환 모드로 선형 필터 B를 동작시키는 것이다. 불안정한 상황이 예측될 때, 선형 필터 B의 동작은 직접에서 순환 모드로 점차적으로 변경될 수 있다.

다음 설명은 적절한 등화기가 딜레이 수단을 포함한 필터 A 및 필터 B를 구비하는 경우를 토대로한 것이다. 필터 A 및 필터 B는 동일한 수의 계수 n을 갖는 것이 바람직하다.

짧고 긴 에코를 나타내는 신호를 등화하기 위해선, 필터 B는 딜레이 수단 Z^-n(여기서 n은 필터 계수의 수이다)과 직렬로 결합되는데, 그 결과 상기 신호는 n클럭 주기마다 딜레이된다. 이퀄라이저가 모든 타잎의 에코에 대해 보정 동작을 갖도록 하기 위하여, 필터 B가 혼합형인 직접/순환 모드로 접속될 때, 선형 필터 A는 직렬로 접속된다. 이 방식으로, 등화기는 직접 모드로 동작하는 선형 필터 및 직접 및/또는 순한 모드로 동작하는 선형 필터 B로 인해, 완전히 직접 모드로 또는 부분적인 직접 모드중 하나로 그리고 부분적인 순환 모드로 동작할 수 있다.

선형 필터 A의 전달 함수는

그리고 선형 필터 B의 전달 함수는

이다.

채널에 나타나는 에코형들간을 구별하는 이유가 있다. 에코들은 0 및 nT(여기서 T는 샘플 주기이고 n은 필터 길이이다)간에 위치된 딜레이를 갖을 때 소위 짧은 에코라 칭하고 에코들이 (n+1)T 및 2nT 간에 위치된 딜레이를 갖을 때 긴 에코라 칭한다.

채널의 등화 매카니즘은 필터 B가 직접 또는 순환 모드로 동작하는지 여부에 따라 상이하게 된다.

본 발명은 특히 이들 긴 에코((n+1)T 및 2nT 사이)의 보정에 관한 것이다. 실제로, 그들 에코는 직접 모드(주어진 필터 길이 n)로 접속된 단일 필터에 의해 보정될 수 없다. 게다가, 본 발명은 또한 짧고 긴 에코의 보정에 관한 것이다.

일반적으로, 채널은 짧고 긴 에코 둘다를 나타낸다고 간주된다. 채널의 전달 함수는 다음과 같이 표현된다.

만일 제1(a)도에 도시된 바와같은 이퀄라이저가 고려되면, 선형 필터 B가 직접 모드로 접속되는 경우에, 전체 전달 함수 E(z)는 다음과 같다:

즉 다시 말하면,

항 P는 짧은 에코에 관한 것이다. 항 Q는 긴 에코에 관한 것이다. 제1항 Q는 여기서 (n+1)T 및 2nT 간에 등화의 부재를 표시한다. 제2항 Q는 1T 및 2nT 간의 불완전한 등화를 나타낸다.

만일 계수 hi가 hi=li라 결정되면, 항 P는 제거되나, 항 Q는 일반적으로 제거되지 않는다. 이 방식으로 접속된 선형 필터 B는 항 Q를 보정할 수 없다.

또한, 항 P 및 Q 둘다를 최소화하기 위한 계수 hi를 결정하는 것이 가능하다. 이 경우에 hi 는 일반적으로 ei 와 상이하고 항 P는 단지 불완전하게 보정된다.

본 발명에 따라서, 항 P을 보정하고 항 Q을 필터의 시간-종속(time-dependent)보정 한계 밖으로 이동시키는 것이 바람직하다.

그러므로, 필터 B는 딜레이 수단 Z^-n과 직렬로 접속된다.

전체 전달 함수 E(z)는 다음과 같이 된다.

이 식을 전개하여 쓰면 다음과 같이 된다.

hi=ei+n인 경우에, 계수 hi를 결정하는데 있어서 제한받는 반면에, 완전하게 제거되지 않는 항 Q′의 불완전한 등화를 받아들인다.

항은 채널 전달 함수로 나타나는 짧은 에코에 관한 것이다. 따라서, 두가지 상황이 발생할 수 있다.

- 에코가 존재하지 않기 때문에, 이 항중 하나의 항이 제로이면, 순간 0 및 nT간에 에너지가 존재하지 않으며, 딜레이 수단과 직렬로 접속된 필터 B는 후술된 바와같이 채널을 불완전하게 등화시킬 수 있다.

- 이 항중 하나의 항이 제로가 아니면 채널의 짧은 에코를 등화시키기 위한 직접 모드로 접속된 필터 B를 추가로 삽입시킬 필요성이 있다.

만일 선형 필터 B가 제1(b)도에 따라서 순환 모드로 접속되면, 전달 함수 E(z)는 다음과 같다:

를 다시 말하면,

hi=ei+n인 경우에 항 P″가 완전하게 제거되는지 여부가 검사된다.

항 Q″는 채널 전달 함수로 나타는 짧은 에코에 관한 것이다. 두가지 상황이 발생할 수 있다.

-에코가 존재하지 않기 때문에 이 항중 하나의 항이 제로라면, 순간 0 및 nT간에 에너지가 존재하지 않으며, 딜레이 수단과 직렬로 접속된 필터 B는 후술된 바와같이 채널을 완전하게 등화시킨다.

- 이 항중 하나의 항이 제로가 아니라면, 채널의 짧은 에코를 등화시키기 위한 직접 모드로 접속된 추가 필터 A를 삽입시킬 필요성이 있다.

긴 에코를 보정하기 위하여, 순환 모드로 완전하고 만족할만한 등화를 행하지만 직접 모드로는 불완전한 등화를 행한다.

딜레이 수단(Z-ⁿ²)에 의해 부가된 딜레이 수가 n₂라면, 선형 필터 B는 짧은 딜레이를 보정할 수 없는데, 그것의 전달 함수는 다음과 같다.

이들 딜레이가 보정되도록 하기 위하여, 선형 필터 A의 디멘죤은 적어도 n₂와 같고 선형 필터 B의 디멘죤은 n보다 크거나 동일하다.

만일 필터 B의 디멘죤이 n₁라면, 딜레이 수단의 디멘죤은 n₂이고 필터 A의 디멘죤은 n₃이다.

n₂≥n₁, n₃≥n₁및 n₃≤n₂

선형 필터 A는 선형 필터 B의 디멘죤과 동일한 디멘죤으로 주어지는 것이 바람직하다. 그로인해, 필터 B의 순환 동작 모드는 더욱 활성화된다. 동일한 디멘죤 n이 또한 딜레이 수단에 제공된다.

선형 필터 B는 직접 및 순환 동작 모드 둘다로 동일 계수 hi에 따라 동작한다. 순환 동작 모드의 불안정도 상황을 계산하면 다음과 같다:

만일라면 필터 B가 순환 모드로 동작시 안정하게 된다.

만일라면 필터 B는 순환 모드로 동작시 불안정하게 된다.

후자의 상황이 미리 추정되어, 불안정도가 예측되는 경우 기본적으로 또는 배타적으로 직접 동작 모드를 필터 B에 사용한다.

만일 순환 동작 레벨이 α라고 규정되고 직접 동작 레벨이 (1-α)라 정의되면, α값은 다음과 같이 정의된다.

만일라면 α=1이고

만일라면이다.

여기서 ε는 매우 작은 양인데, 예를들어, ε=1/20이다.

연속적인 값을 테스트하므로서 α값을 결정하고 최적의 결과를 제공하는 값을 선택하는 것이 가능하다. 하나 이상의 분할 팩터는 주어진 채널 타잎을 위해 미리 결정되고 메모리 예를들어 PROM에 기억되고, 전달 조건의 함수에 따라서 이퀄라이저에 로드된다.

제2도는 소위 “마스터 이퀄라이저”라 칭하는 이퀄라이저(50)의 바람직한 실시예를 도시한 다이어그램이다. 합산기(10)는 계수 n을 각각 갖는 디지털 선형 필터 A와 디지털 선형 필터 B로부터 나온 출력 신호 SSA 및 SSB를 수신한다. 상기 필터 B는 딜레이 수단의 입력에 인가되는 n 클럭 주기 T 신호 SEB만큼 딜레이되는 딜레이 수단(12)에 의해 작동된다. 필터 A와 B 및 딜레이 수단(12)은 주기 T를 갖는 클럭에 의해 제어된다. 입력 데이터 SE는 필터 A에 입력된다. 신호 SEB는 합산기의 출력 신호 SS부분 α 및 필터 A의 출력 신호 SSA 부분(1-α) 모두를 가산하는 제어 수단(13)에 의해 공급된다. 이 목적을 위하여, 제어 수단은:

- 신호 α. SS를 공급하는 제1멀티플라이어(18)

- 신호(1-α).SSA를 공급하는 제2멀티플라이어(17)

- α.SS+(1-α).SSA=SEB 모두를 가산하는 추가적인 합산기(19)를 구비한다.

이 방식으로, 딜레이 수단(12)에 접속된 필터 B는 루프(15)를 경유하여 부분적인 직접 동작 모드 및 루프(16)를 경유하여 부분적인 순환 동작 모드를 나타낸다. α값은 두 동작 모드간에 분할을 가중시킨다. 필터 A 및 B의 각 계수는 접속된 CA 및 CB를 경유하여 규칙적으로 갱신된다.

딜레이 수단은 필터 B 및 합산기(10)간에 삽입하는 것이 가능하다. 마찬가지로 합산기(10) 및 제어 수단(13)에 의해 분할된 포인트 P 뒤에 필터 A를 삽입하는 것이 가능하다. 그리고나서, 입력 데이터 SE는 합산기(10) 및 멀티플라이어(17)에 직접 입력된다.

제3도는 본 발명을 따르는 “마스터 이퀄라이저”라 칭한 추가 이퀄라이저(50)의 다이어그램을 도시한 것이다. 동일 소자에는 동일한 참조번호가 부여되어 있다. 상기 구성의 차이는 두 개의 멀티플라이어 대신에 단지 하나의 멀티플라이어(18)만을 사용하는 것이다. 멀티플라이어(18)에 입력되는 신호는 필터 B(신호 SSB)의 출력으로부터 탭(tap)된다. 합산기(19)의 입력중 어느 하나에 의해 필터 A의 출력에 직접 접속된다.

제4도는 “슬레이브 이퀄라이저”(52)라 칭하는 이퀄라이저의 다이어그램을 도시한 것이며, 상기 슬레이브 이퀄라이저는 전송 채널의 정확한 등화 순간에서 조정 필터의 계수를 결정한다. 이 목적을 위하여,

- 필터 A와 동일한 제2디지털 선형 필터 AA,

- 직접 모드로 접속되며 필터 B와 동일한 제2디지털 선형 필터 BB,

- 제2딜레이 수단(22)를 구비한다.

수신 기준 신호 SREC가 필터 AA에 입력된다. 국부 기준 신호 SREF는 직렬 결합한 딜레이 수단(22) 및 필터 BB에 입력된다. 국부 기준 신호 SREF는 채널에 의해 전송된 수신 기준 신호 SREC와 비교되는 신호이다. 합산기(20)는 출력 신호 모두를 필터 AA 및 BB에 가산하고 합성 신호 CREF를 공급한다. 이 합성 신호는 에러 신호 err를 공급하는 감산기(21)에서 국부 기준 신호 SREF로부터 감산된다. 이 에러 신호는 채널의 등화 순간에서 필요한 필터 A 및 B의 새로운 계수를 계산하는 모듈(23)에 공급된다. 그러므로, 모듈(23)은 예를들어 평균 스퀘어 에러(mean square error)에 대해 공지된 확률적 기울기 알고리즘(stochastic gradient algorithm)을 사용한다. 이것이 유럽 특허원 EP 0 146 979 호에 기술되어 있다.

국부 기준 신호 {r_k}의 샘플 및 채널 {y_k)에 의해 전송되는 아날로그 신호 샘플을 호출하므로서, 에러 신호 err는 k 차수로 다음과 같이 기입된다.

확률적 기울기 알고리즘은 이 에러 err_k를 최소화하는 새로운 계수를 계산하는 것을 가능하게 한다.

L 차수의 각 단계동안, 필터 AA 및 BB의 계수는 다음에 따라서 결정된다.

여기서 δe_k는 조정 단계이다.

필터 AA 및 BB의 계수가 결정될 때, 그들은 마스터 등화기의 필터 A 및 B에 전송된다(선 CA 및 CB를 접속한다).

만일 이퀄라이저가 슬레이브 이퀄라이저의 도움없이 동작하면, 유사한 조정 절차가 필터 B가 예를들어 등화기의 동작동안 활용될 때의 순간에서 필터 B에 사용된다. 등화기의 PROM 메모리에 기억된 소정 계수를 로드하는 것이 또한 가능하다.

제5도는 슬레이브 이퀄라이저의 추가적인 다이어그램을 도시한 것이다. 슬레이브 이퀄라이저는 동일한 소자를 구비하지만 상이한 방식으로 접속된다. 이 경우에, 필터 AA의 출력 신호는 직렬 결합한 딜레이 수단(22) 및 필터 BB에 인가된다. 합산기(20)는 필터 AA 및 BB의 출력 신호 모두를 가산한다. 필터 AA는 수신 기준 신호 SREC를 자신의 입력에서 수신한다. 국부 기준 신호 SREF는 또다른 입력을 통해 합산기(20)의 출력 신호를 수신하는 감산기(21)의 입력에 도달된다. 감산기의 에러 신호 err 는 상술된 바와같이 동일한 방식으로 사용된다. 새로운 계수는 상술된 방식으로 필터 A 및 B에서 결정되고 갱신된다.

필터 BB 및 딜레이 수단(22)의 위치는 상호 교환된다.

본 기술에 숙련된 사람들은 본 발명의 영역을 벗어남이 없이 상이한 방식으로 필터 계수를 결정하는 것이 가능하다. 슬레이브 이퀄라이저가 간단화되기 위해선 필터 A가 존재하지 않는 경우 필터 AA를 활용하지 않아야만 한다.

그러한 이퀄라이저는 예를들어 D2-MAC 표준을 갖는 텔레비젼 신호로 동작하기 위하여 사용될 수 있다. 이퀄라이저는 기준 신호의 도움으로 자신의 최적 동작을 결정하며, 그후에 텔레비젼 신호 자신의 등화가 실행된다.

제6도는 아날로그 구조를 갖는 마스터 이퀄라이저(50) 및 슬레이브 이퀄라이저(52)를 구비한 이퀄라이저를 도시한 다이어그램이다. 입력 신호 SE 는 사전 처리하는 즉 신호를 숫자화하는 입력 모듈(54), 클램핑 회로 및 자동 이득 제어기에 인가한다. 사전 처리된 입력 신호 SE는 등화된 출력 신호 SS가 공급되도록 마스터 이퀄라이저(50)에 인가된다.

계수의 갱신을 허용하기 위하여, 회로(56)는 입력 신호 SE에 포함된 기준 신호 SREC를 검출한다. 텔레비젼 프레임의 기준선상에 전송된 기준 신호 SREC가 수신될 때, 회로(56)는 국부 기준 신호 SREF를 발생시키는 발생기(58)를 활성화한다. 만일 기준 신호가 듀오바이너리 신호라면, 기준 신호 SREF는 디코더(62)에 의해 디코드되어 등화된 듀오바이너리 신호를 토대로 발생기(58)에 의해 형성된다. 신호 SREC 및 SREF는 상술된 바와같은 계수를 결정하는 슬레이브 이퀄라이저에 공급된다. 안정도 평가기(60)는 새로운 계수 hi의 합을 계산하므로서 선형 필터 R로 예측될 수 있는 안정도를 결정한다. 안정도 평가기(60)는 계수 α를 표시하는 신호를 공급한다. 새로운 계수 gi 및 hi는 접속선 CA 및 CB를 경유하여 마스터 이퀄라이저에 전송된다.

기준 신호 선택은 자신의 스펙트럼 특성값을 토대로 이루어지고 가능한한 상관성이 없게한다(그것은 전체 주파수 스펙트럼에 걸쳐있는 일전한 파워 스펙트럼 밀도에 대응한다). 이들 조건을 부분적으로 만족시키기 위하여, D2-MAC 표준에 따라서 전송된 듀오바이너리 디지털 데이터 신호를 사용하는 것이 가능하다. 듀오바이너리 코드는 부호화된 바이너리 신호와 1클럭 펄스에 의해 딜레이된 자신값의 신호를 가산하는 연산으로부터 얻어진다. 이 코드는 스펙트럼을 반 클럭 주파수로 제한하는 증가형 코사인(raising cosine)으로 필터링을 실현한다. 5MHz를 초과하는 에너지 부재가 이 범위에서 채널의 등화를 허용한다. 이 장점은 소위 듀오바이너리 신호의 등화에 영향을 미치지 않지만 비디오 신호에(고주파 잔여 신호) 대한 수행성능을 제한한다. D2-MAC 신호는 선당 208 듀오바이너리 샘플을 구비한다. 등화 필터가 50계수를 구비하는 경우에, 1계수는 선당 대략 150반복율(repetition)을 처리한다. 화상(40ms)의 컨버젼스(convergence)(1500반복을 이상)는 크게 된다. 듀오바이너리 디코더(62)는 바이너리 신호 자체를 복원하기 위하여 사용된다. 듀오바이너리 기준 신호 SREF를 국부적으로 발생시키기 위하여, 발생기(58)(제6도)는 바이너리 신호를 기록하는 듀오바이너리 코드이며 디코더(62)에 의해 듀오바이너리 신호로 디코드된다.

또다른 가능성은 공지된 구조의 기준 신호를 전송하기 위한 텔레비젼 프레임의 특수선을 이용하여 구성된다. 그리고나서, 512 샘플로 규정된 와블링 신호(wobbling signal)에 대해 역으로된 선(624)이 이 목적을 위해 사용된다. 비디오 성분과 동일한 다이나믹을 갖는 기준 신호는 기수 화상(odd image)에 전송된 화상 및 화상부에 전송되는 실부(real portion)에 의해 형성된다. 이들 성분 각각은 등화하는데 이상적인 기준 신호를 발생한다. 실제로, 신호가 활용되어 자신의 에너지를 화상(80 내지 120ms의 컨버젼스)당 256반복을 이상으로 허용하는 전체 스펙트럼에 걸쳐 확장시킨다.

Claims

채널에 의해 전송되는 디지털 입력 신호를 등화시키며, 상호 결합되어 있는 적어도 하나의 합산기(10), 클럭 주기 T마다 제어되고 가중 팩터를 인가하는 딜레이 셀과 계산 셀을 포함하는 디지털 선형 필터 B를 구비하는 적응형 등화기에 있어서, 상기 적응형 등화기는 상기 디지털 선형 필터 B가 분할 모드로 동작하도록 하기 위하여 분할 팩터 α를 이용하는 제어 수단을 구비하며, 상기 필터 B는 직접적이고 순환적인 동작 형태를 갖는 것을 특징으로 하는 이퀄라이저.
제1항에 있어서, 상기 합산기(10)는 상기 필터 B로부터 나오는 디지털 입력 신호 및 디지털 출력 신호 모두를 가산하는 반면에, 상기 제어 수단(13)은 팩터1-α만큼 감쇠된 상기 디지털 입력 신호 및 분할 팩터 α만큼 감쇠되는 상기 합산기로부터 나오는 상기 디지털 신호의 합에 의해 형성된 신호를 필터 B에 공급하는 것을 특징으로 하는 이퀄라이저.
제2항에 있어서, 상기 제어 수단(13)은: - 팩터 α만큼 감쇠되는 상기 신호를 공급하는 제1멀티플라이어(18)와, - 팩터(1-α)만큼 감쇠되는 상기 디지털 신호를 공급하는 제2멀티플라이어(17)와, - 상기 두 개의 멀티플라이어에 의해 공급되는 상기 두 개의 디지털 신호 모두를 가산하는 추가 합산기(19)를 구비하는 것을 특징으로 하는 이퀄라이저.
제1항 내지 제3항중 어느한항에 있어서, 필터 B와 직렬결합하여 배치되고, 적어도 하나의 클럭 주기 T의 딜레이를 상기 필터 B의 디지털 신호에 인가하는 딜레이 수단(12)을 구비하는 것을 특징으로 하는 이퀄라이저.
제4항에 있어서, 상기 딜레이 수단(12)은 상기 필터 B의 입력 또는 출력중 어느하나에 배치되는 것을 특징으로하는 이퀄라이저.
제5항에 있어서, 결합되어 있는 상기 필터 B 및 짧은 - 딜레이 채널 에코를 보정하는 직접형의 디지털 선형 필터 A를 구비하며, 상기 필터 A는 결합되어 형성된 상기 필터B, 합산기(10) 및 제어수단(13)의 입력 또는 출력중 어느하나에 배치되며, 상기 딜레이 수단에 의해 인가되는 딜레이는 상기 필터A에 의해 인가되는 딜레이를 초과하거나 동일한 것을 특징으로 하는 이퀄라이저.
채널에 의해 전송되는 디지털 입력 신호를 등화시키며, 결합되어 있는 적어도 하나의 합산기(10), 클럭 주기T마다 제어되는 디지털 선형 필터B를 구비하는 마스터 적응형 이퀄라이저로서, 상기 필터B는 가중 팩터를 인가하는 딜레이 셀 및 계산 셀을 포함하며, 상기 이퀄라이저는 상기 필터B가 분할 모드로 동작하도록 하기 위하여 분할 팩터 α를 이용하는 제어 수단(13)을 구비하며, 상기 필터B는 부분적으로 직접 및 순환적인 동작 형태를 갖는 상기 마스터 적응형 이퀄라이저와, 상기 마스터 이퀄라이저(50)의 방식과 동일한 방식의 직접 모드로 접속된 제2BB 디지털 선형 필터 B 및 상기 채널에 의해 전송된 수신 기준 신호의 에코를 소거하므로써 상기 제2필터 BB의 계수를 조정하고 수신 기준 신호와 국부적으로 발생된 기준 신호(58)를 비교하는 수단(21, 23)과, 필터 B의 직접 및/또는 순환 동작 모드를 위한 분할 팩터를 규정하는 제어 신호(α)를 상기 마스터 적응형 이퀄라이저(50)의 필터B의 제어 수단(13)에 공급하는 안정도 평가기(60)을 구비하는 슬레이브 조정 이퀄라이저(52)로서, 상기 제2필터 BB의 계수가 구간마다 마스터 이퀄라이저의 필터B에 전달되는 상기 슬레이브 조정 이퀄라이저를 구비하는 것을 특징으로 하는 이퀄라이저.
채널에 의해 전송되는 디지털 입력 신호를 등화시키며, 결합되어 있는 적어도 하나의 합산기(10), 클럭 주기T마다 제어되는 디지털 선형 필터B를 구비하는 마스터 적응형 이퀄라이저로서, 상기 필터B는 가중 팩터를 인가하는 딜레이 셀 및 계산 셀을 포함하며, 상기 이퀄라이저는 상기 필터B가 분할 모드로 동작하도록 하기 위하여 분할 팩터α를 이용하는 제어 수단(13)을 구비하며, 상기 필터B는 부분적으로 직접 및 순환적인 동작 형태를 갖으며, 상기 마스터 이퀄라이저는 상기 필터 B와 결합되는 짧은 -딜레이 채널 에코를 보정하는 직접형의 디지털 선형 필터A를 구비하며, 상기 합산기(10)는 상기 필터A에 의해 전달되는 디지털 입력 신호 및 상기 필터B로부터 나오는 디지털 출력 신호 모두를 가산하는 반면에, 상기 제어 수단(13)은 팩터1-α만큼 감쇠된 상기 디지털 입력 신호 및 분할 팩터 α만큼 감쇠되는 상기 합산기로부터 나오는 상기 디지털 신호의 합에 의해 형성된 신호를 필터 B에 공급하며, 상기 지연 수단(12)은 상기 필터B와 직렬 결합하여 배치되고 적어도 하나의 클럭 주기T의 지연을 필터B의 디지털 신호에 인가하며, 상기 필터 A는 상기 필터B, 합산기(10) 및 제어수단(13)과 결합하여 형성되는 입력 또는 출력중 어느하나에 배치되며, 상기 지연수단에 의해 인가되는 지연은 상기 필터A에 의해 인가되는 지연을 초과하거나 동일한 상기 마스터 적응형 이퀄라이저와, 제2AA 디지털 선형 필터 A 및 상기 마스터 이퀄라이저(50)의 방식과 동일한 방식의 직접모드로 접속된 제2BB 디지털 선형 필터 B를 구비하며, 기준 신호와 국부적으로 발생된 기준 신호(58)를 비교하여 상기 채널에 의해 전송되는 수신된 기준 신호의 에코를 소거하므로써 상기 제2필터 AA, BB의 계수를 조정하기 위한 수단(21, 23)을 구비하는 슬레이브 조정 이퀄라이저(52)로서, 상기 제2필터 AA 및 BB의 계수가 구간마다 마스터 이퀄라이저의 필터 A 및 B에 전달되는 반면에 안정도 평가기(60)는 상기 필터의 직접 및/또는 순환 동작 모드에 대한 분할 팩터를 규정하는 제어 신호(α)를 마스터 조정 이퀄라이저(50)의 필터 B의 제어 수단(13)에 공급하는 상기 슬레이브 조정 이퀄라이저를 구비하는 것을 특징으로하는 이퀄라이저.
제7항에 있어서, 상기 이퀄라이저는 채널에 의해 전송되는 D2-MAC 표준 신호에 영향을 미치며, 상기 수신 기준 신호는 상기 표준에 따라 듀오바이너리 신호가 되고, 상기 국부적으로 발생된 기준 신호는 수신 듀오바이너리 신호를 디코딩한 다음 듀오바이너리 모드로 기록하므로써 얻어지는 것을 특징으로하는 이퀄라이저.
제7항에 있어서, 상기 이퀄라이저는 D2-MAC 표준 신호에 영향을 미치며, 상기 수신된 기준 신호는 채널에 의해 전송된 숫자화된 비디오 기준 신호인 것을 특징으로 하는 이퀄라이저.