KR20030014726A - 하이브리드 주파수 시간 영역 등화기 - Google Patents

하이브리드 주파수 시간 영역 등화기 Download PDF

Info

Publication number
KR20030014726A
KR20030014726A KR1020027017567A KR20027017567A KR20030014726A KR 20030014726 A KR20030014726 A KR 20030014726A KR 1020027017567 A KR1020027017567 A KR 1020027017567A KR 20027017567 A KR20027017567 A KR 20027017567A KR 20030014726 A KR20030014726 A KR 20030014726A
Authority
KR
South Korea
Prior art keywords
equalizer
decision
feedback
frequency domain
domain equalizer
Prior art date
Application number
KR1020027017567A
Other languages
English (en)
Other versions
KR100876068B1 (ko
Inventor
버루다그나츄
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20030014726A publication Critical patent/KR20030014726A/ko
Application granted granted Critical
Publication of KR100876068B1 publication Critical patent/KR100876068B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03522—Frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 주파수 영역 등화기와 시간 영역 등화기를 효과적으로 조합하여 종래 방식의 결정 피드백 등화기들과 비교하여 우수한 정적 및 동적 다중 경로 성능을 달성하도록 하는 하이브리드 주파수 시간 영역 등화기를 채용한 채널 디코더에 관한 것이다. 주파수 영역 등화기 구조는 시간 영역의 순방향 경로인 결정 피드백 등화기 내에 포함되어 있고, 동시에 주파수 영역 및 시간 영역 부분들은 공통 에러 벡터를 채용하고 있다. 탭들(주파수 빈(bin)들)에 대한 업데이트는 개별적으로 실행시키거나, 또는 피드백 필터를 변경시키지 않고 완전히 주파수 영역 내에서 실행시킬 수도 있다. 성능 개선은, 딥 노치(deep notch)가 있는 노이즈가 많은 채널들에 대한 성능 개선을 포함하여 달성되며, 주파수 영역 등화기 부분은 채널의 최소 위상 제로들의 등화(equalize)를 감소시킨다.

Description

하이브리드 주파수 시간 영역 등화기{A hybrid frequency-time domain equalizer}
상기한 관련 출원은 단일 집적 회로 다중 표준 복조기 내에 구현되고, 또한 직교 주파수 분할 다중(OFDM, orthogonal frequency division multiplexing) 디코더를 포함하고 있는 잔류 측파대 (VSB, vestigial sideband) 디코더들을 위한 주파수 영역 등화기를 개시하고 있다. 계산적으로는 소모적인 시간 영역 유한 임펄스 응답(FIR, finite impulse response) 필터를 주파수 영역으로 구현하기보다는 개시된 주파수 영역 등화기는 적응형 역 채널 추정에 있어서 메모리 소모적인 최소 제곱 비용 함수를 채용하였다. 그 결과, 적응형 역 채널 추정에 필요한 하드웨어는 (메모리 소모적인) OFDM 코딩에 필요한 하드웨어가 필요할 수 있었다.
시뮬레이션의 결과로부터, 관련 특허 출원에서 개시된 주파수 영역 등화기는 최소한 현재 구현된 VSB 등화기들 만큼 양호할 것으로 기대되며, 일부 경우들, 특히 잡음이 많은 비최소 위상 채널들(여기에서 결정 피드백 등화기들은 순방향 탭(forward tap)들의 길이가 짧은 경우에 국부적인 최소값들에 대한 수렴에 문제가 있었다)과, 지연이 긴 분산들과 공동 채널 간섭의 경우에 대해서는 심지어 더 우수한 것으로 기대된다. 또한 개시된 주파수 영역 등화기의 성능은 스파이크의 초기화(중심 탭)의 위치에 의해서 거의 영향을 받지 않았다.
상술한 환경들 하에서 전형적인 표준 시간 영역 결정 피드백 등화기(DFE, decision feedback equalizer)의 성능에 비해서 주파수 영역 등화기의 성능이 우수한 경우 최소한 양호하다고 해도, 주파수 영역 등화기의 단독 사용은 여덟 개의 이산 진폭 레벨들(8-VSB)을 이용한 잔류 측파대(VSB, vestigial sideband) 복조의 등화 문제를 해결하는데는 적절하지 못할 가능성이 높다. 주파수 영역 등화기의 거동은 유한 임펄스 반응(FIR, finite impulse response) 비너(Wiener) 해법과 유사하며, 이 해법은 딥 노치(deep notch)들이 있는 잡음이 많은 채널들에 대해서는 부적절한 해법이다.
한편으로, 결정 피드백 등화기(대략적으로는 제이. 프로아키스(J. Proakis)의 디지털 통신 개론(Digital Communications), 3판에서 설명되어 있음)는 이론적으로는 등화기로 피드백되는 결정들이 신뢰성이 있고 또한 필터들의 길이가 충분히 길다고 하는 경우와 같은 경우에 훨씬 더 우수한 성능을 발휘한다. 결정들이 신뢰성이 있으면, 예를 들어 신호대 잡음비(SNR, signal-to-noise ratio) 신호가 높거나 트렐리스 결정값들을 사용하는 경우라면, 결정 피드백 등화기는 일부 채널들에 있어서 관련된 특허 출원에서 개시된 주파수 영역 등화기 보다 우수한 성능을 나타낼 것이다.
따라서 본 기술 분야에서는 적응형 역 채널 추정의 장점을 유지하면서도 한편으로는 신뢰성 있는 결정들과 충분히 긴 필터를 이용하는 결정 피드백 등화기의 피드백 부분의 장점들을 또한 구비한 주파수 영역 등화기에 대한 요구가 있었다.
본 발명은 "A frequency-domain equalizer for terrestrial digital TV reception" 제목의 공동으로 양수하고 동시 계류 중인 출원 대리인 문서번호 제701375호(PHIL06-01375)의 주제와 관련된 것이다. 상술한 출원의 내용은 참조로서 본 명세서에 포함된다.
본 발명은, 일반적으로, 무선 신호들의 코딩에 있어서 채널의 등화(equalize)에 관한 것으로, 보다 상세하게는 성능이 개선된 하이브리드 주파수 시간 영역의 등화에 관한 것이다.
도 1은 본 발명의 일 실시예에 따라서 구현된 하이브리드 주파수 시간 영역 등화기 시스템의 도면.
도 2는 본 발명의 일 실시예에 따른 하이브리드 주파수 시간 영역 등화기에서 사용하기 위한 적응형 역 채널 추정기를 채용한 주파수 영역 등화기를 보다 상세하게 도시한 간략화한 다이아그램.
도 3은 본 발명의 일 실시예에서 따른 주파수 영역 등화기용의 적응형 역 채널 추정기를 보다 상세하게 도시한 상세도.
도 4는 본 발명의 일 실시예에 따른 하이브리드 주파수 시간 영역 등화기를 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 하이브리드 주파수 시간 영역 등화기에 대한 시뮬레이션의 결과들을 도시한 도면.
종래 기술의 상술한 결점들을 해결하기 위해서, 본 발명의 일차적인 목표는, 채널 디코더에서 사용하기 위해, 종래 방식의 결정 피드백 등화기들에 비해서 우수한 정적 및 동적 다중 경로 성능을 달성하기 위해서 시간 영역 등화기와 주파수 영역 등화기를 효과적으로 조합한 하이브리드 주파수 시간 영역 등화기를 제공하는 것이다. 주파수 영역 등화기 구조는 시간 영역의 순방향 경로인 결정 피드백 등화기 내에 포함되어 있고, 동시에 주파수 영역 및 시간 영역 부분들은 공통 에러 벡터를 채용하고 있다. 탭들(주파수 빈(bin)들)에 대한 업데이트는 개별적으로 실행시키거나, 또는 피드백 필터를 변경시키지 않고 완전히 주파수 영역 내에서 실행시킬 수도 있다. 성능 개선은, 딥 노치(deep notch)가 있는 노이즈가 많은 채널들에대한 성능 개선을 포함하여 달성되며, 주파수 영역 등화기 부분은 채널의 최소 위상 제로들의 등화(equalize)를 감소시킨다.
상술한 내용들은 본 발명의 특징들 및 기술적인 장점들을 다소 잘 요약하였으므로 본 기술 분야에서 통상의 지식을 가진 자들은 이하에서의 본 발명의 상세한 설명을 보다 잘 이해할 수 있을 것이다. 본 발명의 추가적인 특징들 및 장점들은 본 발명에서의 특허 청구 범위들의 주제를 형성하는 이하에서 설명하기로 한다. 본 기술 분야에서 통상의 지식을 가진 자들은 본 발명의 목적과 동일한 목적들을 수행하는데 필요한 다른 구조들을 변경하거나 설계하는데 있어서 기초로서 본 발명에서 개시된 개념 및 특정 실시예를 즉각적으로 사용할 수 있다는 점을 잘 알 것이다. 또한 본 기술 분야에서 통상의 지식을 가진 자라면 이와 같은 등가의 구성들을 가장 광범위한 형태로 본 발명의 정신 및 범위로부터 이탈하지 않고도 구현할 수 있음을 알 것이다.
이하에서 본 발명을 상세하게 설명하기 전에, 본 특허 명세서 전체에 걸쳐서 사용된 특정 단어들 또는 구들에 대한 정의들을 설정하는 것이 유리할 것이다. 용어 "구비하다(include)" 및 "포함하다(comprise)"라는 용어들은 이들의 파생어와 동시에, 제한 없는 포함(inclusion)을 의미하며, "또는(or)"는 및/또는을 의미하는 것을 포함하며, "와 결합된(associated with)" 및 "사이에 결합된(associated therewith)"라는 용어들은 이들의 파생어와 함께, 내부에 구비되거나, 상호 접속되어 있거나, 포함하고 있거나, 내부에 담고 있거나, 어딘가에 접속되거나 어딘가와 접속되어 있거나, 어딘가에 연결되어 있거나 어딘가와 연결되어 있거나, 서로 통신하고 있거나, 서로 협력하고 있거나, 겹쳐지지 않게 위치해 있거나, 상호 중첩되거나, 인접해 있거나, 어딘가에 결속되어 있거나 어딘가와 결속되어 있거나, 가지고 있거나, 어떤 특성을 가지고 있는 등등을 의미하며, "컨트롤러(controller)"라는 용어는 임의의 장치, 시스템 또는 최소한 하나의 동작을 제어하는 이들의 일부를 의미하는 반면에, 이와 같은 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들 중 최소한 두 개의 일부 조합으로 구현될 수도 있다. 임의의 특정 컨트롤러와 결합된 기능성은 중앙 집중화되거나 분산되거나, 로컬이거나 원격으로 될 수도 있음을 알아야 한다. 특정 단어들 및 구들에 대한 정의들이 본 특허 명세서 전체에 걸쳐서 제공되었으며, 본 기술 분야에서 통상의 지식을 가진 자들은 이와 같은 정의들이 대부분이 아니라고 해도 이와 같이 정의된 단어들 및 구들의 이전 뿐만 아니라 향후의 사용의 경우들에 있어서도 적용된다는 것을 이해할 것이다.
본 발명 및 그 장점들을 보다 완전하게 이해할 수 있도록 하기 위해서, 동일한 대상들에 대해서는 동일한 숫자들을 지정한 첨부 도면과 관련하여 이하의 발명의 상세한 설명을 참조하기로 한다.
본 특허 명세서에서 본 발명의 원칙들을 설명하는데 사용된 후술하는 도 1 내지 도 4 및 다양한 실시예들은 예시적인 수단일 뿐이며, 어떠한 방식으로든 본 발명의 범위를 제한하려는 의도는 전혀 없다. 본 기술 분야에서 통상의 지식을 가진 자들은 임의의 적절히 구성한 장치에서도 본 발명의 원칙들을 구현할 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명에 따라서 구현된 하이브리드 주파수 시간 영역 등화기 시스템을 도시한 것이다. 시스템(100)에는, 예시적인 실시예에서는 이하에서 추가적으로 상세하게 설명되는 채널 디코더(102)를 포함하고 있고 잔류 측파대(VSB, vestigial sideband) 표준에 따른 디지털 텔레비전 방송 신호들을 복조할 수 있으며, 디지털 텔레비전 신호들은 피드백(103)에서 수신되는 디지털 텔레비전(DTV, digital television) 수상기인 수신기(100)가 포함된다.
본 기술 분야에서 통상의 지식을 가진 자들은 도 1이 예시적인 실시예의 디지털 텔레비전 수상기 내의 전체 부품들을 명시적으로 도시하고 있지 않음을 알 것이다. 디지털 텔레비전 수상기에서 공통적으로 공지된 구조 및 동작 요소의 상당한 부분과 본 발명에 유일하고 및/또는 본 발명의 이해에 필요한 내부의 부품들만 도시하고 본원에서 설명하였다.
도 2는 본 발명의 일 실시예에 따른 하이브리드 주파수 시간 영역 등화기에서 사용하기 위한 적응형 역 채널 추정기를 채용한 주파수 영역 등화기를 보다 상세하게 도시한 간략화한 다이아그램이다. 주파수 영역 등화기(200)에는 코딩될 피드백 신호들(202)을 수신하고, M 개의 표본들을 중첩시켜서 N 개의 표본들을 형성하는 중첩 유닛(201)이 포함되며, 여기에서 N은 FFT의 크기이고, 이들 표본들은 FFT 유닛(203)에서 주파수 영역으로 변환된다. FFT 유닛(203)의 출력은 N×N 대각선 행렬(Xk)로 근사시킬 수 있으며, 여기에서 배열(Xk)의 대각선 요소들({X(n, k)})은 FFT 유닛(203)의 출력이다. 첨자(n, k)는 k 번째의 FFT 블록에서의 n 번째 주파수 빈(bin)을 가리키며, 여기에서 n = 1, ..., N이다.
FFT 유닛(203)의 출력은 신호 곱셈기(multiplier, 204)에서 역 채널 추정값({G(n,k)})의 주파수 빈(bin)들을 포함하고 있는 N 크기 열의 벡터인 Gk로 곱해져서 등화된 주파수 영역 출력값({Y(n, k)})을 포함하는 N 크기 열의 벡터인 Yk를 생성한다. 따라서 등화된 주파수 영역의 출력은 다음과 같이 표현된다.
Yk= GkXk
주파수 영역 역 채널 추정값(Gk)은 본 발명에서 주파수 영역 데이터에 적용한 시간 영역 재귀 최소 제곱(RLS, recursive least square) 비용 함수의 변형 버전을 최소화하는 Gk값을 구해서 획득한다.
여기에서, El은 El= Sl- GkXl로 정의되는 주파수 영역 에러 벡터이며, Sk는 (알려져 있다고 간주하는) 전송된 VSB 소스 신호의 주파수 영역 표현을 포함하는 N 크기 열의 벡터이며, ∥E∥2=EEH(여기에서 윗첨자H는 전치 공액 복소수를 의미한다), 및 λ는 망각 인자(forgetting factor)로 알려져 있는 양의 상수이고 그 값은 0 < λ < 1로 한정된다.
비용 함수 Jk의 최소값은 이하의 편도함수를 충족하는 값 Gk을 구해서 계산한다.
추가적인 해석을 간단하게 하기 위해서, 피드백 신호 Xk의 상관 행렬 Rk을 다음과 같이 정의한다.
이와 동시에 피드백 신호 Xk와 소정의 신호 Sk사이에서의 상호 상관 행렬 Pk는 다음과 같이 정의한다.
비용 함수 Jk내에서 이들 두 개의 상관 값들을 이용하고, 또한 추가적으로 간략하게 하면, 다음과 같이 비용 함수 Jk를 표현할 수 있다
Rk가 대각선 행렬이고, Pk가 벡터이므로, Gk의 요소들에 대해서 수학식(1)을 편미분하면 다음을 얻는다.
따라서 Gk의 최적값은 수학식 GkRk- Pk= 0 집합의 해로부터 구해지며, 이 해는 다음과 같다.
Pk= λPk-1+ SkXH k이므로,가 에러 Ek의 초기 추정값이라고 간주하면, 상호 상관 벡터는 다음과 같아진다.
Pk-1= Gk-iRk-l이기 때문이다. 수학식(2)에서 상호 상관 벡터 Pk에 대해서 이식을 치환하고, 추가적으로 간략화하면, 다음과 같아진다.
그러나, Rk-1이 적절한 상수로 초기화되어 있는 경우에, 상관 행렬 Rx또한 다음의 재귀 수학식으로도 나타낼 수 있다.
이 치환식을 수학식(3)에 대입하고, 추가적으로 간략화하면, 최종적으로 다음 식을 얻는다.
신호 곱셈기(204)로부터 등화된 주파수 영역 출력값 Yk은 IFFT 유닛(205)로 피드백되어 시간 영역으로 변환된다. IFFT 유닛(205)의 출력값은 디스카드 유닛(206)로 전달되며, 여기에서 M 개의 표본들이 디스카드되고 나머지 표본들은 트렐리스 디코더(비터비, Viterbi) 유닛(207)로 전달되어 에러와 관하여 코딩된 출력값(208) 뿐만 아니라 임시 결정값들(209)을 생성한다. 에러는 IFFT 유니드(205)로부터의 등화된 주파수 영역 출력값 Yk을 변환시켜서 시간 영역에서 에러 유닛(210) 내에서 계산되며, 이후에 다시 FFT 유닛(211)에서 주파수 영역으로 변환된다. 변환된 에러는 이후에 적응형 RLS 역 채널 추정기(212)에서 채용하여 역 채널 추정값 Gk을 계산한다.
수렴 상태에 따라서, 에러는 트렐리스 디코더(207)로부터의 연속적인 순서,블라인드 알고리즘, 및/또는 임시 결정값들(209)을 사용하여 에러 유닛(210)에서 계산된다. 상술한 적응형 역 채널 추정값의 해석은 전송되었고 에러 순서들이 이미 알려져 있다고 간주하는 반면에, 실제로는 전송된 순서의 일부만이 알려져 있으며, 에러 순서는 종종 알려지지 않는다. 따라서 확률론적인 기법들을 채용하여 등가의 에러를 획득해야만 한다. 다른 기법들, 예를 들어서 일정 계수 알고리즘(CMA, constant modulus algorithm)과 같은 기법들 및 결정 지향적인 기법들은 치환된 에러를 계산하여 수학식(5)을 변형하여 다음과 같은 결과를 얻을 수 있다.
여기에서 μ는 적응 속도 및 과잉 평균 제곱 에러(MSE, mean-square error)를 조절하는 양의 상수이다.
VSB의 경우에 있어서, 연속적으로 뒤따르는 순서들(연속 신호들) 사이에서의 시간 거리는 상당히 멀리 떨어져 있기 때문에 다른 기법들을 채용하여 연속적인 순서들 사이에서의 에러를 계산하도록 해야 한다. 내부 심볼 간섭(ISI, inter symbol interference)의 엄격성에 따라서, 블라인드 알고리즘들 및 결정 지향 알고리즘들을 채용하여 실제 에러를 대신할 수도 있는 등가 에러를 계산하도록 할 수 있다.
블록 지연 유닛(213) 또한 주파수 영역 등화기(200) 내에 삽입시켜서 관련된 추정기 루프 지연(즉 IFFT 유닛(205), 에러 유닛(210) 및 FFT 유닛(211)과 관련된 지연)을 반영하도록 할 수 있다. 따라서 역 채널 추정값(Gk)은 주파수 영역 피드백값(Xk) 및 에러(Ek)(및 에러(Ek)를 계산하는데 채용된 상관 행렬(Rk))의 지연된 버전들을 사용하여 업데이트된다.
도 3은 본 발명의 일 실시예에 따른 주파수 영역 등화기용의 적응형 채널 추정기의 보다 상세한 도면이다. 도 2에 도시한 적응형 역 채널 추정기(212)는 도 3에 도시한 바와 같이 구현되어 있다. 상관 행렬 Rk이 대각선 행렬이므로, 역 연산은 대각선에 있는 요소들의 반전에만 관련된다. k 번째의 FFT 프레임 내의 n 번째의 주파수 빈(bin), 예를 들어서 Gn, k(여기에서 n = 1, ... N)에서, 수학식(4)과 (6)에 대한 주파수 핀 업데이트는 다음과 같이 풀 수 있다.
및
여기에서 Rn,k, Xn,k, Gn,k는 각각 상관 행렬 Rk, 각각 입력 신호 Xk, 역 채널 추정값 Gk및 에러 Ek의 대각선 요소들이다.
도 3에 도시한 바와 같이, 주파수 빈(bin) 업데이트 수학식(7) 및 (8)에는 몇 개의 가산기들(301, 302)과, 두 개의 복소수 곱셈기들(303, 304), 및 하나의 복소수 나눗셈기(305)를 필요로 한다. 블록 지연(213)으로부터 지연된 출력값 Xk-d은 신호 복소수 공액기(306) 뿐만 아니라 곱셈기(303)로도 전달된다. 곱셈기(303)는 또한 복소수 공액기(306)의 출력도 수신하며, 이는 나눗셈기(305)도 마찬가지이다.가산기(301)는 현재의 상관 행렬 대각선 요소 Rn,k를 계산하기 위해서 λ 필터(308)에서 필터 처리한 후에 메모리(307)로부터 이전의 상관 행렬 대각선 요소 Rn,k-1에 곱셈기(305)의 출력값인을 더한다.
상관 행렬 대각선 요소 Rn,k는 메모리(307)에 저장되고, 나눗셈기(305)로 전달되어을 계산하며, 이는 이후에 곱셈기(304)로 전달되어 에러 대각선 요소 En,k와 곱해지며, 그 결과는 가산기(302)로 전달되어지기 전에 μ 필터(309)에서 필터 처리된다. 가산기(302) 또한 메모리(307)로부터 이전의 역 채널 추정 대각선 요소 Gn,k-1를 수신하며, 가산기(302)의 출력값은 현재의 역 채널 추정 대각선 요소 Gn,k가 되며, 이 요소는 곱셈기(204)로 전달되고 메모리(307)에 저장된다.
λ와 μ의 값들은 (상관 행렬 Rk또한 수렴 및 트랙킹에 매우 유용하기는 하지만) 과잉 MSE 및 적응형 알고리즘의 트랙킹/수렴 거동을 조절하며, 이들 값들과의 곱셈이 시프트와 가산만으로 구현될 수 있는 방식이 되도록 선택된다.
도 2 및 도 3에 도시한 주파수 영역 등화기의 대략적인 시간 영역 행위에는 사이클 컨볼루션(convolution)을 이용한 FIR 필터의 FFT 구현과 대략 동등한 필터링 부와 다음의 비너(Wiener) FIR 필터식에 근접하여 수렴하는 블록 시간 영역 RLS 업데이트값과 동등한 업데이팅 부가 포함된다.
여기에서 H는 채널의 유효 주파수 반응이며, σ는 백색 가산 정규 잡음(AWGN, additive white Gaussian noise)이다.
도 4는 본 발명의 일 실시예에 따른 하이브리드 주파수 시간 영역 등화기를 도시한 도면이다. 하이브리드 주파수 시간 영역 등화기(400)는 실질적으로 시간 영역 결정 피드백 등화기로, 순방향 경로 내에 있는 주파수 영역 등화기(200)와, 동시에 주파수 영역 등화기와 마찬가지로 동일한 에러 벡터(에러 계산 유닛(210))를 채용한 시간 영역 등화기를 포함하고 있다. 에러 벡터는 블라인드 결정 지향형 알고리즘 또는 일정 계수 알고리즘을 사용하여 계산할 수 있으며, 하이브리드 등화기(400)의 주파수 영역 등화기 부분(200)으로 전달되기 전에 직렬 대 병렬 컨버터(401)를 통해서 전달된다. 하이브리드 등화기(400)의 주파수 영역 등화기(200)는 상술한 바와 같이 적응형 역 채널 추정값을 채용할 필요가 없는 반면에, 하이브리드 등화기(400)의 성능은 다른 채널 추정 기법들을 채용하지 않는 경우에는 부적절할 수도 있다.
하이브리드 주파수 시간 영역 등화기(400)에는 주파수 영역 등화기(200)의 시간 영역 출력값을 수신하는 신호 가산기(402)를 포함하고 있어서, 신호 가산기(402)를 통해서 주파수 영역 등화기(200)로부터 트렐리스 디코더(207),(도 4에는 도시되어 있지 않음)로의 하이브리드 등화기(400)의 순방향 경로를 형성한다.
하이브리드 등화기(400)의 주파수 영역 부분(200)의 업데이트는 주파수 영역에서 수행되는 반면에, 피드백 시간 영역 필터(403)의 업데이트는 종래 방식대로 표본 순서대로의 시간 영역 업데이트법으로 업데이트된다. 따라서, 하이브리드 주파수 시간 영역 등화기(400)에는 또한 주파수 영역 등화기의 피드백 루프(경로) 내에, 결정 장치(404), 피드백 필터(403), 에러 계산 유닛(210), 직렬 대 병렬 컨버터(401)와, 주파수 영역 등화기(200) 및 신호 가산기(402) 뿐만 아니라 신호 가산기(402)의 출력부에 대한 접속부들도 포함하고 있는 결정 피드백 등화기 결정 네트워크(405)를 포함하고 있다.
결정 장치(404)는 신호 가산기(402)의 출력값을 수신하며, 이는 또한 트렐리스 디코더(207)로 전달되고, 선택적으로 트렐리스 디코더(207)의 일부를 형성할 수도 있는데, 이는 하이브리드 등화기(400)의 결정 피드백 등화기 부분에서 트렐리스 결정값들을 채용하는 것이 유리하기 때문이다. 에러를 계산함에 있어서 이와 같은 트렐리스 결정값을 사용하는 방법은 공동으로 양수하고 동시 계류 중인 발명의 명칭이 "Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver"이고 변리사의 문서 일련 번호 제701720호(PHIL06-01720) 및 발명의 명칭이 "A two stage equalizer for trellis coded systems"인 변리사의 문서 일련 번호 제701429호(PHIL06-01429)에서 보다 상세하게 설명되어 있으며, 이들은 참조에 의해서 본원에 합체된다.
에러 계산 유닛(210)으로부터의 시간 영역 에러 벡터는 피드백 필터(403)로 전달되며, 결정 장치(404)로부터의 결정들은 에러 계산 유닛(210)로 또한 전달되고 추가적으로 피드백 필터(403)로 전달된다.
하이브리드 등화기(400)와 등가인 시간 영역은 20000 탭 순방향 필터와 같은 매우 긴 순방향 필터를 갖는 결정 피드백 등화기이다. 이와 같이 큰 순방향 필터는시간 영역에서의 수렴을 전체적으로 최소로 만들기가 용이하며, 반면에 수렴/트랙킹 속도 및 집적 회로 영역의 비용들은 시간 영역에서 이와 같이 거대한 등화기를 효율적으로 사용하지 못하도록 방해할 수도 있다. 따라서 하이브리드 등화기(400)가 유리한데, 그 이유는 탭(주파수 빈(bin)들)들을 채용하여 초기 수렴 속도 및 트랙킹이 개선되기 때문이다. 하이브리드 등화기(400)는 또한 주파수 영역 등화기(200)가 채널의 최소 위상 제로(0)들의 등화를 감소시킨다.
하이브리드 등화기(400)는 주파수 영역 부분의 탭들과 시간 영역 부분의 탭들이 서로 다른 방식으로 형성되어 있는 하이브리드 주파수 시간 영역 탭을 사용한다. 대안으로는 완전한 주파수 영역 탭 업데이트가 있으며, 반면에 등화기의 필터 처리 부분은 변경되지 않고 남아 있게 된다(즉 시간 영역에서 피드백 필터가 여전히 동작한다). 순방향 및 피드백 경로들의 양자에 대해서 주파수 영역 등화기 부분(200)에 대해서 상술한 바와 유사한 방식으로 수학식들을 업데이트시키는 탭(주파수 빈(bin))은 채용할 수 있지만, 추가적으로 FFT/IFFT 필터들의 쌍들을 필요로 할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 하이브리드 주파수 시간 영역 등화기에 대한 시뮬레이션 결과를 도시한 도면이다. 도면에서는 128 개의 순방향 탭들과 256 개의 피드백 탭들을 구비한 종래 방식의 피드백 등화기와 주파수 영역 등화기 부분에 2K FFT를 갖는 하이브리드 주파수 시간 영역 등화기를 비교한 전형적인 심볼 레이트(SER, symbol error rate) 성능이 도시되어 있으며, 여기에서 트렐리스 디코더로부터의 결정값들은 등화기들의 피드백 경로 내에 채용되어 있다. 하이브리드 등화기들의 성능이 현저하게 우수하다.
딥 노치(deep notch)들이 있는 잡음이 많은 채널들을 포함하여 종래 방식의 결정 피드백 등화기들과 비교했을 때, 본 발명의 하이브리드 등화기가 월등한 정적 및 다중 경로 성능을 가지고 있다. 주파수 영역 등화기는 피드백 경로 내에서 시간 영역 결정 피드백 등화기 결정 네트워크(405)와 함께 매끈하게 일체화되어 있다. 트렐리스 디코더로부터의 결정값들을 채용할 수도 있고, 전체적인 최소화뿐만 아니라 로컬에 대한 수렴이 감소되는 가능성은 성능에서의 견고성을 향상시킨다. 탭 업데이트들에 대해서 결정 지향형 알고리즘들 또한 사용이 가능하다.
본 발명이 완전하게 기능하는 하드웨어 기반의 시스템 및/또는 네트워크라는 맥락에서 설명하였지만, 본 기술 분야에서 통상의 지식을 가진 자들은 본 발명의 메커니즘을 다양한 형태들로 된 지시들을 포함하고 있는 기계 사용이 가능한 매체의 형태로 구현될 수 있음을 이해할 것이며, 또한 동등하게 본 발명을 실제로 구현을 수행하도록 사용되는 신호 유지 매체의 특정한 종류와는 무관하게 형성할 수 있음을 알 것이다. 기계 사용이 가능한 매체들의 예들로는, 판독 전용 메모리들(ROM, read only memory) 또는 소거 가능하고, 전기적으로 프로그램 가능한 판독 전용 메모리들(EEPROM, erasable, electrically programmable read only memory)과 같은 비휘발성, 불변 종류의 매체들, 플로피 디스크들, 하드 디스크 드라이브들 및 컴팩트 디스크 중 판독 전용 메모리들(CD-ROM, compact disc read only memory) 또는 디지털 다기능 디스크들(DVD, digital versatile disc)과 같은 기록 가능한 종류의 매체들과, 디지털 및 아날로그 통신 링크들과 같은 전송 방식의 매체들이 포함된다.
본 발명을 상세하게 설명하기 하였지만, 본 기술 분야에서 통상의 지식을 가진 자들은 본원에서의 다양한 변경들, 치환들 및 변이들이 본 발명의 정신 및 범위로부터 이탈하지 않고도 가장 광범위한 형태로 행해질 수 있음을 이해할 것이다.

Claims (20)

  1. 결정 피드백 등화기 보다 개선된 정적 및 다중 경로 성능을 위한 하이브리드 주파수 시간 영역 등화기(400)에 있어서,
    순방향 및 피드백 경로들을 갖는 주파수 영역 등화기(200), 및
    상기 주파수 영역 등화기(200)의 상기 피드백 경로 내의 결정 피드백 등화기 결정 네트워크(405)를 포함하며,
    상기 주파수 영역 등화기(200)와 상기 결정 피드백 등화기 결정 네트워크(405) 양자 모두는 그 안의 에러 정정을 업데이트하기 위해 단일 에러 벡터를 채용하는, 하이브리드 주파수 시간 영역 등화기(400).
  2. 제 1 항에 있어서,
    상기 결정 피드백 등화기 결정 네트워크(405)는 상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 결정 장치(404)를 더 포함하는, 하이브리드 주파수 시간 영역 등화기(400).
  3. 제 2 항에 있어서,
    상기 결정 장치(404)는 코딩 에러를 최소화하기 위해 트렐리스 결정들을 채용하는, 하이브리드 주파수 시간 영역 등화기(400).
  4. 제 1 항에 있어서,
    상기 결정 피드백 등화기 결정 네트워크(405)는 상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 시간 영역 피드백 필터(403)를 더 포함하는, 하이브리드 주파수 시간 영역 등화기(400).
  5. 제 1 항에 있어서,
    상기 결정 피드백 등화기 결정 네트워크(405)를 위한 탭 업데이트들은 상기 주파수 영역 등화기(200)를 위한 탭 업데이트들과는 별개인, 하이브리드 주파수 시간 영역 등화기(400).
  6. 수신기(101)에 있어서,
    단일 캐리어 디지털 신호들을 수신하는 입력(102), 및
    결정 피드백 등화기 보다 개선된 정적 및 다중 경로 성능을 위한 하이브리드 주파수 시간 영역 등화기(400)를 채용한 채널 디코더(104)를 포함하며,
    상기 하이브리드 주파수 시간 영역 등화기(400)는,
    순방향 및 피드백 경로들을 갖는 주파수 영역 등화기(200), 및
    상기 주파수 영역 등화기(200) 내의 상기 피드백 경로 내의 결정 피드백 등화기 결정 네트워크(405)를 포함하며, 상기 주파수 영역 등화기(200)와 상기 결정 피드백 등화기 결정 네트워크(405) 양자 모두는 그 안의 에러 정정을 업데이트하기 위해 단일 에러 벡터를 채용하는, 수신기(101).
  7. 제 6 항에 있어서,
    상기 결정 피드백 등화기 결정 네트워크(405)는 상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 결정 장치(404)를 더 포함하는, 수신기(101).
  8. 제 7 항에 있어서,
    상기 결정 장치(404)는 코딩 에러를 최소화하기 위해 트렐리스 결정들을 채용하는, 수신기(101).
  9. 제 6 항에 있어서,
    상기 결정 피드백 등화기 결정 네트워크(405)는 상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 시간 영역 피드백 필터(403)를 더 포함하는, 수신기(101).
  10. 제 6 항에 있어서,
    상기 결정 피드백 등화기 결정 네트워크(405)를 위한 탭 업데이트들은 상기 주파수 영역 등화기(200)를 위한 탭 업데이트들과는 별개인, 수신기(101).
  11. 결정 피드백 등화기 보다 개선된 정적 및 다중 경로 성능을 위한 하이브리드 주파수 시간 영역 등화 방법에 있어서,
    순방향 및 피드백 경로들을 갖는 주파수 영역 등화기(200)에서 단일 캐리어 입력 신호를 수신하는 단계, 및
    상기 주파수 영역 등화기(200)의 피드백 경로 내의 결정 피드백 등화기 결정 네트워크(405)를 채용하는 단계를 포함하며,
    상기 주파수 영역 등화기(200) 및 상기 결정 피드백 등화기 결정 네트워크(405) 양자 모두는 그 안의 에러 정정을 업데이트하기 위해 단일 에러 벡터를 채용하는, 하이브리드 주파수 시간 영역 등화 방법.
  12. 제 11 항에 있어서,
    상기 주파수 영역 등화기(200)의 피드백 경로 내의 결정 피드백 등화기 결정 네트워크(405)를 채용하는 단계는 상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 결정 장치(404)를 채용하는 단계를 더 포함하는, 하이브리드 주파수 시간 영역 등화 방법.
  13. 제 12 항에 있어서,
    상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 결정 장치(404)를 채용하는 단계는 코딩 에러를 최소화하기 위해 상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 트렐리스 결정들을 채용하는 단계를 더 포함하는, 하이이브리드 주파수 시간 영역 등화 방법.
  14. 제 11 항에 있어서,
    상기 주파수 영역 등화기(200)의 피드백 경로 내에 결정 피드백 등화기 결정 네트워크(405)를 채용하는 단계는 상기 피드백 경로 내에 상기 주파수 영역 등화기(200)를 위한 시간 영역 피드백 필터(403)를 이용하는 단계를 더 포함하는, 하이브리드 주파수 시간 영역 등화 방법.
  15. 제 11 항에 있어서,
    상기 주파수 영역 등화기(200)를 위한 탭 업데이트들과는 별개로 상기 결정 피드백 등화기 결정 네트워크(405)를 위한 탭들을 업데이트하는 단계를 더 포함하는, 하이브리드 주파수 시간 영역 등화 방법.
  16. 결정 피드백 등화기 보다 개선된 정적 및 다중 경로 성능을 위한 하이브리드 주파수 시간 영역 등화기(400)에 있어서,
    순방향 및 피드백 경로들을 갖는 결정 피드백 등화기(402, 405), 및
    상기 결정 피드백 등화기(402, 405)의 상기 순방향 경로 내의 주파수 영역 등화기(200)를 포함하며, 상기 주파수 영역 등화기(200) 및 상기 결정 피드백 등화기(402, 405) 양자 모두는 그 안의 에러 정정을 업데이트하기 위해 단일 에러 벡터를 채용하는, 하이브리드 주파수 시간 영역 등화기(400).
  17. 제 16 항에 있어서,
    상기 결정 피드백 등화기(402, 405)는 상기 피드백 경로 내의 결정 장치(604)를 더 포함하며, 상기 피드백 경로는 상기 주파수 영역 등화기(200)를 위한 피드백 경로의 일부를 형성하는, 하이브리드 주파수 시간 영역 등화기(400).
  18. 제 17 항에 있어서,
    상기 결정 장치(404)는 코딩 에러를 최소화하기 위해 트렐리스 결정들을 채용하는,하이브리드 주파수 시간 영역 등화기(400).
  19. 제 16 항에 있어서,
    상기 결정 피드백 등화기(402, 405)는 상기 피드백 경로 내의 시간 영역 피드백 필터(403)를 더 포함하는, 하이브리드 주파수 시간 영역 등화기(400).
  20. 제 16 항에 있어서,
    상기 결정 피드백 등화기(402, 405)를 위한 탭 업데이트들은 상기 주파수 영역 등화기(200)를 위한 탭 업데이트들과는 별개인, 하이브리드 주파수 시간 영역 등화기(400).
KR1020027017567A 2001-04-23 2002-04-18 하이브리드 주파수-시간 영역 등화기 KR100876068B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/840,203 US7042937B2 (en) 2001-04-23 2001-04-23 Hybrid frequency-time domain equalizer
US09/840,203 2001-04-23
PCT/IB2002/001456 WO2002087182A1 (en) 2001-04-23 2002-04-18 A hybrid frequency-time domain equalizer

Publications (2)

Publication Number Publication Date
KR20030014726A true KR20030014726A (ko) 2003-02-19
KR100876068B1 KR100876068B1 (ko) 2008-12-26

Family

ID=25281708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027017567A KR100876068B1 (ko) 2001-04-23 2002-04-18 하이브리드 주파수-시간 영역 등화기

Country Status (8)

Country Link
US (1) US7042937B2 (ko)
EP (1) EP1386458B1 (ko)
JP (1) JP2004530365A (ko)
KR (1) KR100876068B1 (ko)
CN (1) CN100355254C (ko)
AT (1) ATE366019T1 (ko)
DE (1) DE60220905T2 (ko)
WO (1) WO2002087182A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451750B1 (ko) * 2002-10-31 2004-10-08 엘지전자 주식회사 디지털 텔레비전 수신기의 채널 등화 장치
KR100767691B1 (ko) * 2006-01-13 2007-10-17 엘지전자 주식회사 등화기
KR100940166B1 (ko) * 2005-03-07 2010-02-03 콸콤 인코포레이티드 주파수 분할 멀티플렉싱을 사용하는 통신 시스템에 대한 파일럿 전송 및 채널 추정

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9901491D0 (en) * 1999-01-22 1999-03-17 Univ Bristol Receiver
US20020021750A1 (en) * 2000-05-12 2002-02-21 Belotserkovsky Maxim B. Method and apparatus for selective equalizer tap initialization in an OFDM system
US6856649B2 (en) * 2001-03-30 2005-02-15 Koninklijke Philips Electronics N.V. Initialization scheme for a hybrid frequency-time domain equalizer
GB0116493D0 (en) * 2001-07-06 2001-08-29 Koninkl Philips Electronics Nv Receiver having an adaptive filter and method of optimising the filter
US6944244B2 (en) * 2001-09-18 2005-09-13 Thomson Licensing S.A. Mechanism for OFDM equalizer tap initialization using an adaptive algorithm
DE10157247B4 (de) * 2001-11-22 2007-06-14 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur gemeinsamen Schätzung von Parametern
KR100442255B1 (ko) * 2002-02-27 2004-07-30 엘지전자 주식회사 채널 등화 장치
DE10251288B4 (de) * 2002-11-04 2005-08-11 Advanced Micro Devices, Inc., Sunnyvale Equalizerschaltung mit Kerbkompensation für einen Direktmischempfänger
CA2516249C (en) * 2003-02-11 2013-02-05 Electronics And Telecommunications Research Institute Decision feedback equalizer for digital tv and method thereof
WO2004112303A2 (en) * 2003-03-10 2004-12-23 Macphy Modems, Inc. Method and apparatus for single burst equalization of single carrier signals in broadband wireless access systems
US7792184B2 (en) * 2003-04-24 2010-09-07 Qualcomm Incorporated Apparatus and method for determining coefficient of an equalizer
DE10326810A1 (de) * 2003-06-13 2005-01-13 Siemens Ag Verfahren zur Schätzung von in einem Funkblock über einen Funkkanal gesendeten Dateneinheiten sowie empfangende Station
US7355959B2 (en) * 2004-05-28 2008-04-08 Mitsubishi Electric Research Laboratories, Inc. Interference suppression for OFDM-based UWB communication
US7660340B2 (en) * 2004-06-22 2010-02-09 Alcatel-Lucent Usa Inc. Method of receiver processing of CDMA signals in a CDMA system
US7506042B2 (en) 2004-08-06 2009-03-17 Sharp Laboratories Of America, Inc. Hierarchical ad hoc network organizational method involving with proxy networking
KR100626370B1 (ko) * 2004-12-29 2006-09-20 삼성전자주식회사 주파수 등화 성능이 향상된 다중 부반송파 통신 시스템 및그 방법
US8019032B2 (en) * 2005-02-04 2011-09-13 Qualcomm Incorporated Method and system for channel equalization
US7489755B2 (en) 2005-02-09 2009-02-10 Motorola, Inc. Method and apparatus for transmission and reception of data
US20060195502A1 (en) * 2005-02-25 2006-08-31 Lecroy Corporation Group delay compensation using IFFT filters
US7912118B2 (en) * 2005-09-22 2011-03-22 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communications Research Centre Canada Hybrid domain block equalizer
US8085890B2 (en) * 2006-05-03 2011-12-27 Nokia Corporation Apparatus and method for base band filtering
AU2007304830B2 (en) * 2006-10-05 2012-09-06 Cohda Wireless Pty Ltd Improving receiver performance in a communication network
KR20080073926A (ko) * 2007-02-07 2008-08-12 삼성전자주식회사 오디오 신호를 복호화하는 장치에서 이퀄라이저를 구현하는방법 및 이를 위한 장치
US8831063B2 (en) * 2008-03-18 2014-09-09 Qualcomm Incorporated Single carrier burst structure for decision feedback equalization and tracking
JP5344121B2 (ja) * 2008-06-30 2013-11-20 日本電気株式会社 シングルキャリア伝送方式における無線通信方法および装置
GB2472102B (en) * 2009-07-24 2015-05-20 Cambridge Consultants Receiver for wireless transmission
TWI435575B (zh) * 2010-07-27 2014-04-21 Realtek Semiconductor Corp 接收器以及對接收訊號進行等化處理的方法
CN102347921B (zh) * 2010-07-29 2015-08-05 瑞昱半导体股份有限公司 接收器以及对接收信号进行均衡处理的方法
US8565327B2 (en) * 2011-03-30 2013-10-22 Himax Media Solutions, Inc. Intersymbol interference removal method
US8782112B2 (en) * 2011-06-28 2014-07-15 Qualcomm Incorporated Methods and systems for optimal zero-forcing and MMSE frequency domain equalizers for complex and VSB signals
CN102932293B (zh) * 2011-08-10 2016-08-03 瑞昱半导体股份有限公司 均衡装置及均衡方法
JP5945831B2 (ja) * 2011-10-17 2016-07-05 パナソニックＩｐマネジメント株式会社 適応等化器
US9002311B2 (en) * 2012-01-16 2015-04-07 Qualcomm Incorporated Frequency domain interference cancellation and equalization for downlink cellular systems
JP5710534B2 (ja) * 2012-03-27 2015-04-30 株式会社東芝 周波数領域等化装置及び受信装置
CN103338171B (zh) * 2013-06-27 2016-06-15 北京大学 一种基于频域信道估计的接收端均衡方法和系统
CN108322410B (zh) * 2017-01-18 2020-10-30 联发科技股份有限公司 时域均衡器及其信号处理方法
US10483997B1 (en) * 2018-11-02 2019-11-19 Texas Instruments Incorporated Circuit for frequency to time domain conversion

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112437A (ja) * 1984-10-18 1986-05-30 Fujitsu Ltd 自動等化方式
JP2961194B2 (ja) * 1990-04-04 1999-10-12 日本フィリップス株式会社 ゴースト除去回路
JP3082089B2 (ja) * 1990-04-04 2000-08-28 日本フィリップス株式会社 ゴースト除去回路
JP2663820B2 (ja) * 1992-12-28 1997-10-15 日本電気株式会社 判定帰還形等化器
JPH08181638A (ja) * 1994-12-27 1996-07-12 Matsushita Electric Ind Co Ltd 等化器及びその性能評価方法
FR2732178A1 (fr) * 1995-03-22 1996-09-27 Philips Electronique Lab Systeme de transmission numerique muni d'un recepteur a egaliseurs cascades
KR100189906B1 (ko) * 1996-04-17 1999-06-01 윤종용 비터비 복호화방법 및 그 회로
US6014412A (en) * 1996-04-19 2000-01-11 Amati Communications Corporation Digital radio frequency interference canceller
US6359938B1 (en) * 1996-10-31 2002-03-19 Discovision Associates Single chip VLSI implementation of a digital receiver employing orthogonal frequency division multiplexing
US6549512B2 (en) * 1997-06-25 2003-04-15 Texas Instruments Incorporated MDSL DMT architecture
GB2333014A (en) * 1997-12-31 1999-07-07 Samsung Electronics Co Ltd Virerbi equalizer using dsp's
JP3191767B2 (ja) * 1998-04-10 2001-07-23 三菱電機株式会社 ディジタル通信装置
US6603811B1 (en) * 1998-05-29 2003-08-05 3Com Corporation Low complexity frequency domain equalizer having fast re-lock
JP2000022661A (ja) * 1998-07-07 2000-01-21 Nec Corp Ｏｆｄｍ復調装置
US6216148B1 (en) * 1998-11-12 2001-04-10 Quantum Corporation Adaptive analog equalizer for partial response channels
US6597745B1 (en) * 1999-04-06 2003-07-22 Eric M. Dowling Reduced complexity multicarrier precoder
US7023938B1 (en) * 1999-04-08 2006-04-04 Nec Usa, Inc. Receiver for discrete multitone modulated signals having window function
US6608864B1 (en) * 1999-05-26 2003-08-19 3Com Corporation Method and apparatus for fault recovery in a decision feedback equalizer
US6546056B1 (en) * 1999-05-28 2003-04-08 3Com Corporation Timing recovery in a multi-tone modem
US6785349B1 (en) * 1999-05-28 2004-08-31 3Com Corporation Correlation based method of determining frame boundaries of data frames that are periodically extended
US6690666B1 (en) * 1999-05-29 2004-02-10 3Com Corporation Packet modulation for DSL
EP1332613A1 (en) * 2000-10-17 2003-08-06 Koninklijke Philips Electronics N.V. Multi-standard channel decoder
US20020086707A1 (en) * 2000-11-15 2002-07-04 Struhsaker Paul F. Wireless communication system using block filtering and fast equalization-demodulation and method of operation
US6856649B2 (en) * 2001-03-30 2005-02-15 Koninklijke Philips Electronics N.V. Initialization scheme for a hybrid frequency-time domain equalizer
US7010030B2 (en) * 2001-07-20 2006-03-07 Koninklijke Philips Electronics N.V. Software definable block adaptive decision feedback equalizer
US7212582B2 (en) * 2002-11-20 2007-05-01 Mindspeed Technologies, Inc. Combining precoding with spectral shaping

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451750B1 (ko) * 2002-10-31 2004-10-08 엘지전자 주식회사 디지털 텔레비전 수신기의 채널 등화 장치
KR100940166B1 (ko) * 2005-03-07 2010-02-03 콸콤 인코포레이티드 주파수 분할 멀티플렉싱을 사용하는 통신 시스템에 대한 파일럿 전송 및 채널 추정
US8135088B2 (en) 2005-03-07 2012-03-13 Q1UALCOMM Incorporated Pilot transmission and channel estimation for a communication system utilizing frequency division multiplexing
KR100767691B1 (ko) * 2006-01-13 2007-10-17 엘지전자 주식회사 등화기

Also Published As

Publication number Publication date
WO2002087182A1 (en) 2002-10-31
US20030007554A1 (en) 2003-01-09
CN1463526A (zh) 2003-12-24
DE60220905T2 (de) 2008-02-28
EP1386458B1 (en) 2007-06-27
EP1386458A1 (en) 2004-02-04
CN100355254C (zh) 2007-12-12
KR100876068B1 (ko) 2008-12-26
DE60220905D1 (de) 2007-08-09
JP2004530365A (ja) 2004-09-30
ATE366019T1 (de) 2007-07-15
US7042937B2 (en) 2006-05-09

Similar Documents

Publication Publication Date Title
KR100876068B1 (ko) 하이브리드 주파수-시간 영역 등화기
US6912258B2 (en) Frequency-domain equalizer for terrestrial digital TV reception
KR100447201B1 (ko) 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
KR0144294B1 (ko) 수렴특성을 개선시킨 등화기
US20060200511A1 (en) Channel equalizer and method of equalizing a channel
KR100728257B1 (ko) 채널 특성 변화를 이용한 판정 궤환 등화 장치 및 그 방법
JP2008532354A (ja) 向上されたブロック等化を提供する無線通信装置及び関連する方法
JP2008530906A (ja) 過去、現在及び／又は将来の自己相関マトリクスの予測値に基づいてブロック等化を実行する無線通信装置及び関連する方法
KR100692601B1 (ko) 디지털 수신장치를 위한 판정 궤환 채널 등화기 및 그 방법
US20050018765A1 (en) Decision feedback equalization with fractionally-spaced feedback data
JP2004522381A (ja) ソフトウェア定義可能なブロック適応判定フィードバック等化器
CA2601383A1 (en) Channel estimation enhanced lms equalizer
US20040042545A1 (en) Equalizer of single carrier receiver for improving equalization speed and equalization method thereof
EP1155542A1 (en) Equaliser with a cost function taking into account noise energy
KR100556389B1 (ko) 잔류측파대 디지털 텔레비전 시스템용 결정궤환 등화기의초기화 방법 및 장치
EP1380144B1 (en) Method and system for minimum mean square error equalization (mmse) iteratively circulating short training sequences until mse falls below a target threshold
WO2006032149A1 (en) Multi-equalization method and apparatus
KR101078994B1 (ko) 수신기의 간섭 제거 장치 및 방법
KR101004991B1 (ko) 등화기 입력의 컨디셔닝
KR100913080B1 (ko) 디지털 송수신 시스템의 채널 응답 추정 및 등화기 계수초기화 방법
JP5881453B2 (ja) 等化装置、受信装置及び等化方法
Benvenuto et al. Multitrellis decomposition of the Viterbi algorithm for multipath channels
KR20060097385A (ko) 다매체 디지털 방송 수신기의 채널 등화 장치
KR101137322B1 (ko) 디지털 방송 수신기의 채널 등화 장치
EP1419628A2 (en) Iterative calculation of coefficients for a multicarrier equaliser

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee