CN102932293B - 均衡装置及均衡方法 - Google Patents
均衡装置及均衡方法 Download PDFInfo
- Publication number
- CN102932293B CN102932293B CN201110228870.0A CN201110228870A CN102932293B CN 102932293 B CN102932293 B CN 102932293B CN 201110228870 A CN201110228870 A CN 201110228870A CN 102932293 B CN102932293 B CN 102932293B
- Authority
- CN
- China
- Prior art keywords
- signal
- conversion
- main
- interference
- interference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供了一种均衡装置及均衡方法。均衡装置用来均衡接收信号,其中该接收信号包含有主要信号以及至少一干扰信号,该均衡装置包含有转换模块、串/并转换器以及均衡模块。转换模块包括有一预先判决反馈均衡器、第一反馈滤波器与一加法器,转换模块依据接收信号的主要信号以及该至少一干扰信号来产生转换信号,其中转换信号包含转换后的主要信号以及至少一转换后的干扰信号;串/并转换器用来将转换后的该主要信号以及该至少一转换后的干扰信号分别转换为多个转换信号序列;均衡模块用来分别均衡多个转换信号序列以产生多个均衡序列。
Description
技术领域
本发明提供一种通信系统,尤指一种通信系统中的均衡装置。
背景技术
在通信系统中,符号间干扰(InterSymbolInterference,ISI)是一种相当常见的现象,其主要成因是多路径传输(multipathpropagation)。当发射端传送出一符号D(1)时,由于行经不同路径的符号D(1)对应至不同的延迟时间,因而接收端所接收到符号D(1)的接收信号会包含有一主要信号D(M1)以及至少一干扰信号D(N1)的能量。如此一来,当发射端又依序传送数个符号D(2)给接收端时,符号D(2)就可能会受到先前传送的符号D(1)所产生的该至少一干扰信号D(N1)所影响。
用以解决符号间干扰(ISI)的装置通常称作均衡器(equalizer)。常见的均衡器有线性前馈均衡器(linearfeedforwardequalizer,LE)、判决反馈均衡器(decision-feedbackequalizer,DFE)与维特比均衡器(Viterbiequalizer)。线性前馈均衡器的缺点是会使得噪声(noise)增强。判决反馈均衡器(DFE)能够将符号间干扰(ISI)消去且不会使噪声增强,但无法充分利用到信号的能量。维特比均衡器(Viterbiequalizer)能充分利用到ISI间的信号能量,而不是将之消除。然而,当符号间干扰(ISI)横跨的符号(symbol)数(记做L)越来越大时,判决反馈均衡器(DFE)的复杂度与L成正比关系,其复杂度会随着L的增加呈现大幅的成长。
因此,如何充分利用该接收信号的能量并降低维特比均衡器的运算量,实为此一领域的重要课题之一。
发明内容
因此,本发明的目的之一在于提供一均衡器及其相关方法,以解决上述问题。
本发明披露了一种均衡器,包含有:一转换模块、一串/并转换器以及一均衡模块。该转换模块依据该接收信号的一主要信号以及该至少一干扰信号来产生一转换信号,其中该转换信号包含一转换后的主要信号以及至少一转换后的干扰信号;该串/并转换器将该转换后的该主要信号以及该至少一转换后的干扰信号分别转换为多个转换信号序列;该均衡模块分别均衡该多个转换信号序列以产生多个均衡序列。
本发明还披露了一种均衡方法,包含有:依据一接收信号的一主要信号以及至少一干扰信号来产生一转换信号,其中该转换信号包含一转换后的主要信号以及至少一转换后的干扰信号;将该转换后的该主要信号以及该至少一转换后的干扰信号分别转换为多个转换信号序列;以及分别均衡该多个转换信号序列以产生多个均衡序列。
附图说明
图1为本发明均衡装置的第一实施例的示意图。
图2为本发明均衡装置的第二实施例的示意图。
图3为本发明各信号的波形示意图。
图4为本发明一种均衡方法的一操作范例的流程图。
图5为图4中步骤S612的一操作范例的流程图。
主要元件符号说明
100、200、300均衡装置110转换模块
120串/并转换器130均衡模块
212预先判决反馈均衡器214第一反馈滤波器
216加法器316前馈滤波器
317减法器318决定单元
319第二反馈滤波器
具体实施方式
本说明书及后续的权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”应解释成“包含但不限定于”。另外,“耦接”一词在此是包含任何直接及间接的电气连接手段。
请参考图1,图1为本发明均衡装置200的第一实施例的示意图。图1的均衡装置200包括有一转换模块210、一串/并转换器以及一均衡模块,该转换模块210包含有:一预先判决反馈均衡器(predictiveDFE)212、一第一反馈滤波器214以及一加法器216。预先判决反馈均衡器212用来依据接收信号RS来产生一判决信号DS以及转换后的主要信号TMS,第一反馈滤波器214耦接于判决反馈均衡器212,用来依据判决信号DS来产生至少一转换后的干扰信号TNS,加法器216耦接于预先判决反馈均衡器212以及反馈滤波器214,用来依据转换后的主要信号TMS以及该至少一转换后的干扰信号TNS来产生转换信号TS。串/并转换器120耦接于转换模块210,用来将转换后的该主要信号TMS以及该至少一转换后的干扰信号TNS分别转换为多个转换信号序列TSS,其中转换后的主要信号TMS以及该至少一转换后的干扰信号TNS之间具有一相同间隔N,串/并转换器120便依据相同间隔N来将转换后的主要信号TMS以及该至少一转换后的干扰信号TNS并列输出以产生多个转换信号序列TSS,其中多个转换信号序列TSS的信道等效长度等于(转换信号TS信号长度-1)/N+1,均衡模块130耦接于串/并转换器120,用来分别均衡多个转换信号序列TSS以产生多个均衡序列,请注意,在本实施例中,均衡模块130以维特比均衡模块来实作,但此并非本发明的限制条件。该维特比均衡模块的操作原理皆为本领域所熟知,故不在此赘述。总而言之,在本实施例中,转换模块110会保留接收信号RS中的至少一干扰信号NS来经过该维特比均衡模块进行均衡处理,如此一来,可使接收到的信号具有较多能量,来帮助进行更准确的判断,以得到更佳的接收信号。
请注意,在此实施例中,预先判决反馈均衡器212会将接收信号RS中的至少一干扰信号NS消除来产生转换后的主要信号TMS,因此,通过第一反馈滤波器214依据判决信号DS来产生至少一转换后的干扰信号TNS,如此一来,才能将至少一转换后的干扰信号TNS利用该维特比均衡模块进行均衡处理来使接收到的信号具有较多能量。
一较佳实施例,请参考图2。图2的预先判决反馈均衡器312包含有一前馈滤波器(Feed-ForwardFilter,FFF)316、一减法器317、一决定单元318以及一第二反馈滤波器319。前馈滤波器316用来过滤接收信号RS以产生一过滤后的接收信号FRS,过滤后的接收信号FRS包含有主要信号MS、至少一干扰信号NS以及一噪声电平,如方程式(一)所示:
其中,x[n]表示过滤后的接收信号FRS;a[n]表示主要信号MS、表示至少一干扰信号NS、n[n]表示噪声电平,请注意,在本实施例中,该噪声电平为无法消除的信号,因此本实施例并不针对噪声电平进行处理以及描述。另外,减法器317耦接于前馈滤波器316,用来依据过滤后的接收信号FRS以及一预先剩余干扰信号PNS来产生转换后的主要信号TMS,决定单元318用来依据转换后的主要信号TMS来产生判决信号DS,第二反馈滤波器319耦接于前馈滤波器316,用来依据过滤后的接收信号FRS以及判决信号DS或一特定信号KS来产生预先剩余干扰信号PNS,如方程式(二)所示:
其中,y[n]表示预先剩余干扰信号PNS,在此实施例中,第二反馈滤波器319依据过滤后的接收信号FRS以及判决信号DS或一特定信号KS来产生该预先剩余干扰信号PNS,如此一来,减法器317便可将过滤后的接收信号FRS扣除预先剩余干扰信号PNS(x[n]-y[n])来得到转换后的主要信号TMS,其结果如方程式(三)所示:
z[n]=a[n]+n[n]...............(三)
其中z[n]表示转换后的主要信号TMS,请注意,当判决信号DS等于转换后的主要信号TMS(d[n]=a[n])时,转换后的主要信号TMS理想上会如方程式(四)所示:
z[n]=a[n]+n[n]..................................(四)
其中z[n]表示转换后的主要信号TMS;n[n]表示噪声电平。之后,决定单元318便可依据接收信号RS来产生判决信号DS。值得注意的是,特定信号KS实作上可以是与该主要信号相关的信号或为一已知符号(symbol)信号。此外,预先判决反馈均衡器312依据接收信号RS以及一预先剩余干扰信号PNS来产生判决信号DS的操作原理皆为本领域所熟知,故不在此赘述。之后,加法器216便可依据转换后的主要信号TMS以及该至少一转换后的干扰信号TNS来产生转换信号TS,其结果如方程式(五)所示:
其中z2[n]表示转换信号TS;z[n]表示转换后的主要信号TMS;表示该至少一转换后的干扰信号TNS;N表示相同间隔;L_eff表示等效通道数。
接下来,利用上述各信号的波形示意图来说明本发明,请一并参照图2以及图3,图3为本发明各信号的波形示意图。如图3a所示,接收信号RS包含有一主要信号MS以及至少一干扰信号NS,前馈滤波器316会过滤接收信号RS来产生过滤后的接收信号FRS(如第3b图所示),第二反馈滤波器319依据过滤后的接收信号FRS以及判决信号DS或一特定信号KS来产生预先剩余干扰信号PNS(如图3c所示),接着,减法器317便可将过滤后的接收信号FRS扣除预先剩余干扰信号PNS来产生转换后的主要信号TMS(如第3d图所示),第一反馈滤波器214依据判决信号DS来产生至少一转换后的干扰信号TNS(如图3e所示的至少一转换后的干扰信号TNS),加法器216便可将转换后的主要信号TMS以及该至少一转换后的干扰信号TNS来产生转换信号TS(如图3e所示),之后,串/并转换器120便依据相同间隔N来将该转换后的主要信号TMS以及该至少一转换后的干扰信号TNS并列输出以产生该多个转换信号序列TSS(如图3f所示)。请注意,如图3e所示,在转换后的主要信号TMS之后每隔3个取样点会有一个干扰信号分别为TNS1~TNS3,因此,串/并转换器120便依据相同间隔N(N=3)来对转换后的主要信号TMS以及该至少一转换后的干扰信号TNS进行取样来得到该多个转换信号序列TSS(TMS、TNS1~TNS3),如此一来,均衡模块130等效看到4((10-1)/3+1)个等效通道(TMS、TNS1~TNS3)的长度,因此,均衡模块130的运算量也会跟着降低。
请注意,图3中的各信号的波形只是用来作为说明本发明的一个范例,并非本发明的限制条件,凡是符合本发明的精神皆应落入本发明的范畴。另外,一实施例中,第一反馈滤波器214与第二反馈滤波器319可利用有限脉冲响应(FiniteImpulseResponse,FIR)滤波器来实现,但此也非本发明的限制条件。
请参考图4,图4为本发明一种均衡方法的另一操作范例的流程图,图4包含(但不局限于)以下的步骤(请注意,假若可获得实质上相同的结果,则这些步骤并不一定要遵照图4所示的执行次序来执行):
步骤S600:开始。
步骤S612:依据该接收信号来产生一判决信号以及一转换后的主要信号。
步骤S614:依据该判决信号来产生至少一转换后的干扰信号。
步骤S616:依据该转换后的主要信号以及该至少一转换后的干扰信号来产生该转换信号。
步骤S520:将该转换后的该主要信号以及该至少一转换后的干扰信号分别转换为多个转换信号序列。
步骤S530:分别均衡该多个转换信号序列以产生多个均衡序列。
请搭配图4所示的各步骤以及图1所示的各元件即可知各元件如何运作,为简洁起见,故在此不再赘述。值得注意的是,步骤S612由预先判决反馈均衡器212所执行;步骤S614由第一反馈滤波器214所执行;以及步骤S616由加法器所执行。
其中,图4中的步骤S612还可包括有(如图5所示):
步骤S702:过滤该接收信号以产生一过滤后的接收信号。
步骤S704:依据该过滤后的接收信号以及一预先剩余干扰信号来产生该转换后的主要信号。
步骤S706:依据该转换后的主要信号来产生该判决信号。
步骤S708:依据所述过滤后的接收信号以及该判决信号或一特定信号来产生该预先剩余干扰信号。
值得注意的是,步骤S702由前馈滤波器316所执行;步骤S704由减法器317所执行;步骤S706由决定单元318所执行;以及步骤S708由第二反馈滤波器319所执行。
上述各流程步骤仅为本发明所举可行的实施例,并非限制本发明的限制条件,且在不违背本发明精神的情况下,该些方法可还包含其它的中间步骤或者可将几个步骤合并成单一步骤,以做适当的变化。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求书所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (8)
1.一种均衡装置,用来均衡一接收信号,其中,所述接收信号包含有一主要信号以及至少一干扰信号,所述均衡装置包含有:
一转换模块,包括有一预先判决反馈均衡器、第一反馈滤波器、与一加法器,所述预先判决反馈均衡器依据所述接收信号的所述主要信号以及所述至少一干扰信号来产生一转换后的主要信号以及一判决信号,所述第一反馈滤波器接收所述判决信号产生至少一转换后的干扰信号,所述加法器耦接于所述预先判决反馈均衡器以及所述第一反馈滤波器,从而接收所述转换后的主要信号以及所述转换后的干扰信号产生一转换信号,其中,所述转换信号包含所述转换后的主要信号以及所述至少一转换后的干扰信号;
一串/并转换器,耦接于所述转换模块,将所述转换后的所述主要信号以及所述至少一转换后的干扰信号分别转换为多个转换信号序列;以及
一均衡模块,耦接于所述串/并转换器,分别均衡所述多个转换信号序列以产生多个均衡序列,其中
所述预先判决反馈均衡器包含有:
一前馈滤波器,过滤所述接收信号以产生一过滤后的接收信号;
一减法器,耦接于所述前馈滤波器,依据所述过滤后的接收信号以及一预先剩余干扰信号来产生所述转换后的主要信号;
一决定单元,耦接于所述减法器,依据所述转换后的主要信号来产生所述判决信号;以及
一第二反馈滤波器,耦接于所述前馈滤波器以及所述决定单元,依据所述过滤后的接收信号以及所述判决信号或一特定信号来产生所述预先剩余干扰信号,其中所述特定信号与所述主要信号相关或为一已知符号(symbol)。
2.根据权利要求1所述的均衡装置,其中,所述第一反馈滤波器与所述第二反馈滤波器为有限脉冲响应(FiniteImpulseResponse,FIR)滤波器。
3.根据权利要求1所述的均衡装置,其中,所述转换后的主要信号以及所述至少一转换后的干扰信号之间具有一相同间隔。
4.根据权利要求3所述的均衡装置,其中所述串/并转换器依据所述相同间隔来将所述转换后的所述主要信号以及所述至少一转换后的干扰信号并列输出以产生所述多个转换信号序列。
5.根据权利要求1所述的均衡装置,其中,所述均衡模块为一维特比均衡模块。
6.一种均衡方法,用来均衡一接收信号,其中所述接收信号包含有一主要信号以及至少一干扰信号,所述方法包含:
依据所述接收信号的所述主要信号以及所述至少一干扰信号来产生一判决信号以及一转换后的主要信号;
依据所述判决信号来产生至少一转换后的干扰信号;
将所述转换后的主要信号以及所述至少一转换后的干扰信号相加来产生一转换信号,其中所述转换信号包含所述转换后的主要信号以及所述至少一转换后的干扰信号;
将所述转换信号分别转换为多个转换信号序列;以及
分别均衡所述多个转换信号序列以产生多个均衡序列,其中
依据所述接收信号来产生所述判决信号以及所述转换后的主要信号的步骤包含有:
过滤所述接收信号以产生一过滤后的接收信号;
依据所述过滤后的接收信号以及一预先剩余干扰信号来产生所述转换后的主要信号;
依据所述转换后的主要信号来产生所述判决信号;以及
依据所述过滤后的接收信号以及所述判决信号或一特定信号来产生所述预先剩余干扰信号,其中所述特定信号与所述主要信号相关或为一已知符号(symbol)信号。
7.根据权利要求6所述的均衡方法,其中,所述转换后的主要信号以及至少所述一转换后的干扰信号之间具有一相同间隔。
8.根据权利要求7所述的均衡方法,其中,转换为多个转换信号序列的步骤包含有:
依据所述相同间隔来将所述转换后的所述主要信号以及至少一所述转换后的干扰信号并列输出以产生所述多个转换信号序列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110228870.0A CN102932293B (zh) | 2011-08-10 | 2011-08-10 | 均衡装置及均衡方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110228870.0A CN102932293B (zh) | 2011-08-10 | 2011-08-10 | 均衡装置及均衡方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102932293A CN102932293A (zh) | 2013-02-13 |
CN102932293B true CN102932293B (zh) | 2016-08-03 |
Family
ID=47646998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110228870.0A Active CN102932293B (zh) | 2011-08-10 | 2011-08-10 | 均衡装置及均衡方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102932293B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109729028A (zh) * | 2017-10-30 | 2019-05-07 | 晨星半导体股份有限公司 | 无线通信系统及其信号处理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200719601A (en) * | 2005-11-04 | 2007-05-16 | Realtek Semiconductor Corp | Equalizer and equalizing method therof |
CN100355254C (zh) * | 2001-04-23 | 2007-12-12 | 皇家菲利浦电子有限公司 | 混合频域-时域均衡器 |
CN101662576A (zh) * | 2008-08-27 | 2010-03-03 | 扬智科技股份有限公司 | 适用于消除同频道干扰的信号处理电路与方法 |
-
2011
- 2011-08-10 CN CN201110228870.0A patent/CN102932293B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100355254C (zh) * | 2001-04-23 | 2007-12-12 | 皇家菲利浦电子有限公司 | 混合频域-时域均衡器 |
TW200719601A (en) * | 2005-11-04 | 2007-05-16 | Realtek Semiconductor Corp | Equalizer and equalizing method therof |
CN101662576A (zh) * | 2008-08-27 | 2010-03-03 | 扬智科技股份有限公司 | 适用于消除同频道干扰的信号处理电路与方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102932293A (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Benvenuto et al. | Block iterative DFE for single carrier modulation | |
JP5853751B2 (ja) | 判定帰還型等化器を用いた受信機のためのクロック回復回路 | |
TWI521898B (zh) | 用於等化接收之序列資料串流之方法及控制器 | |
CN103812806B (zh) | 一种基于时域信道估计的信道均衡方法和系统 | |
US8582635B2 (en) | Sparse and reconfigurable floating tap feed forward equalization | |
WO2004004192A2 (en) | Method and apparatus for channel equalization | |
US20080240223A1 (en) | Receiver-Based Adaptive Equalizer with Pre-Cursor Compensation | |
KR20060012825A (ko) | 다중입출력 시스템의 수신기 | |
Tugnait et al. | Blind detection of asynchronous CDMA signals in multipath channels using code-constrained inverse filter criterion | |
TWI440337B (zh) | 混合等化系統 | |
CN108566348A (zh) | 一种改进的多通道判决反馈均衡方法 | |
CN104104627A (zh) | 基于初始化参数传递的并行判决反馈均衡方法及装置 | |
WO2014107835A1 (en) | Apparatus and methods for estimating optical ethernet data sequences | |
US8036305B2 (en) | Precoder design for different channel lengths | |
CN102932293B (zh) | 均衡装置及均衡方法 | |
CN101958862B (zh) | 基于叠加结构的自适应判决反馈均衡器 | |
CN101656579A (zh) | 引入小波神经网络的t/2分数间隔盲均衡方法 | |
CN108259067A (zh) | 一种自适应判决反馈均衡的方法和装置 | |
TWI478541B (zh) | 等化裝置及等化方法 | |
CN102404259A (zh) | 混合均衡系统 | |
CN102137052B (zh) | 一种基于梯度向量的变步长最小均方信道均衡方法 | |
CN106487400A (zh) | 基于分数间隔均衡的去耦合单天线干扰抑制系统及方法 | |
Nanou et al. | 40 Gb/s FPGA implementation of a reduced complexity Volterra DFE for DQPSK optical links | |
Gazzah | A note on optimum MMSE/ZF multichannel equalization delay | |
CN102143104A (zh) | 具有双重叠结构的时域自适应判决反馈均衡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |