JPH08181638A - 等化器及びその性能評価方法 - Google Patents
等化器及びその性能評価方法Info
- Publication number
- JPH08181638A JPH08181638A JP6325185A JP32518594A JPH08181638A JP H08181638 A JPH08181638 A JP H08181638A JP 6325185 A JP6325185 A JP 6325185A JP 32518594 A JP32518594 A JP 32518594A JP H08181638 A JPH08181638 A JP H08181638A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- equalizer
- given
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 ディジタル回線終端装置において、受信信号
の論理判定のしきい値を意図的に変動させうることで、
アイ開口率を的確に測定できることを特徴とした等化器
を目的とする。 【構成】 伝送路による振幅損失を補正する自動利得制
御回路１１、高周波雑音を除去するためのフィルタ１
２、伝送路による√ｆ特性歪を補正する周波数領域等化
回路１３、ＢＴエコー量及び周波数領域等化回路１３に
て等化しきれなかった分をキャンセルする時間領域等化
回路１４、受信信号のクロック成分を抽出するタイミン
グ抽出回路１５、論理判定のしきい値を設定することの
できるしきい値設定回路１６、しきい値設定回路１６で
設定されたしきい値によって受信信号の論理判定を行う
論理判定回路１７から構成される。
の論理判定のしきい値を意図的に変動させうることで、
アイ開口率を的確に測定できることを特徴とした等化器
を目的とする。 【構成】 伝送路による振幅損失を補正する自動利得制
御回路１１、高周波雑音を除去するためのフィルタ１
２、伝送路による√ｆ特性歪を補正する周波数領域等化
回路１３、ＢＴエコー量及び周波数領域等化回路１３に
て等化しきれなかった分をキャンセルする時間領域等化
回路１４、受信信号のクロック成分を抽出するタイミン
グ抽出回路１５、論理判定のしきい値を設定することの
できるしきい値設定回路１６、しきい値設定回路１６で
設定されたしきい値によって受信信号の論理判定を行う
論理判定回路１７から構成される。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル回線終端装
置の等化器及び等化性能評価方法に関するものである。
置の等化器及び等化性能評価方法に関するものである。
【０００２】
【従来の技術】従来のディジタル回線終端装置の等化器
は、伝送路による振幅損失を補正する自動利得制御回
路、高周波雑音を除去するためのフィルタ、伝送路によ
る√ｆ特性歪を補正する周波数領域等化回路、ＢＴ（Ｂ
ｒｉｄｇｅｄ Ｔａｐ）エコー量及び周波数領域等化回
路にて等化しきれなかった分をキャンセルする時間領域
等化回路、受信信号のクロック成分を抽出するタイミン
グ抽出回路、および論理判定を行う論理判定回路から構
成される。
は、伝送路による振幅損失を補正する自動利得制御回
路、高周波雑音を除去するためのフィルタ、伝送路によ
る√ｆ特性歪を補正する周波数領域等化回路、ＢＴ（Ｂ
ｒｉｄｇｅｄ Ｔａｐ）エコー量及び周波数領域等化回
路にて等化しきれなかった分をキャンセルする時間領域
等化回路、受信信号のクロック成分を抽出するタイミン
グ抽出回路、および論理判定を行う論理判定回路から構
成される。
【０００３】また、従来の等化器は、利得制御回路、高
周波雑音を除去するためのフィルタ、伝送路による√ｆ
特性歪を補正する√ｆ等化回路、受信信号のクロック成
分を抽出するＰＬＬ（フェーズ・ロックド・ループ）、
ＢＴエコーなどをキャンセルする判定帰還形等化回路か
ら構成される。
周波雑音を除去するためのフィルタ、伝送路による√ｆ
特性歪を補正する√ｆ等化回路、受信信号のクロック成
分を抽出するＰＬＬ（フェーズ・ロックド・ループ）、
ＢＴエコーなどをキャンセルする判定帰還形等化回路か
ら構成される。
【０００４】一方、従来における、ディジタル回線終端
装置の等化性能評価方法としては、ディジタル回線終端
装置の入力にて受信信号のナイキスト周波数近傍の正弦
波雑音を重畳させつつ通信データの誤り率を測定する、
いわゆるＳ／Ｘ法、あるいはオシロスコープ等によって
実際のアイ開口率を測定することで行っていた。
装置の等化性能評価方法としては、ディジタル回線終端
装置の入力にて受信信号のナイキスト周波数近傍の正弦
波雑音を重畳させつつ通信データの誤り率を測定する、
いわゆるＳ／Ｘ法、あるいはオシロスコープ等によって
実際のアイ開口率を測定することで行っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、等化性
能評価をＳ／Ｘ法で評価する場合、符号間干渉によるア
イ開口率の劣化を、Ｓ／Ｘ余裕度によっては的確に評価
することができない。また、オシロスコープ等によって
アイ開口率を測定する場合、人間の視覚に依存している
ため十分な測定精度が得られないという問題があった。
能評価をＳ／Ｘ法で評価する場合、符号間干渉によるア
イ開口率の劣化を、Ｓ／Ｘ余裕度によっては的確に評価
することができない。また、オシロスコープ等によって
アイ開口率を測定する場合、人間の視覚に依存している
ため十分な測定精度が得られないという問題があった。
【０００６】本発明は、このような従来の問題を解決す
るものであり、アイ開口率を精度良く測定できる等化器
及びその性能評価方法を提供することを目的とする。
るものであり、アイ開口率を精度良く測定できる等化器
及びその性能評価方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ディジタル回線終端装置の等化器であっ
て、所定の試験モードで、受信信号の論理判定のしきい
値を意図的に変化させるしきい値設定手段を備えてなる
ものである。
に、本発明は、ディジタル回線終端装置の等化器であっ
て、所定の試験モードで、受信信号の論理判定のしきい
値を意図的に変化させるしきい値設定手段を備えてなる
ものである。
【０００８】また、本発明は、受信信号の論理判定のし
きい値を変化させるしきい値設定手段を有する等化器の
性能評価方法であって、等化器が収束した時点で所定の
試験モードに入り、受信信号の論理判定のしきい値を意
図的に変化させつつ、通信データの誤り発生の有無を識
別することで、アイ開口率を測定することを特徴とす
る。
きい値を変化させるしきい値設定手段を有する等化器の
性能評価方法であって、等化器が収束した時点で所定の
試験モードに入り、受信信号の論理判定のしきい値を意
図的に変化させつつ、通信データの誤り発生の有無を識
別することで、アイ開口率を測定することを特徴とす
る。
【０００９】
【作用】従って、本発明によれば、特別な試験設備を要
することなく、ディジタル回線終端装置の等化器のアイ
開口率を的確に測定できる。
することなく、ディジタル回線終端装置の等化器のアイ
開口率を的確に測定できる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１１】図１は本発明の一実施例を示す等化器のブ
ロック図、図２は図１のしきい値設定回路の一実施例の
構成を示すブロック図、図３は本発明の動作を説明する
ための、論理判定回路の入力信号、論理判定のしきい値
及び論理判定タイミングの関係を表した図である。
ロック図、図２は図１のしきい値設定回路の一実施例の
構成を示すブロック図、図３は本発明の動作を説明する
ための、論理判定回路の入力信号、論理判定のしきい値
及び論理判定タイミングの関係を表した図である。
【００１２】図１において、ディジタル回線終端装置の
等化器は、伝送路による振幅損失を補正する自動利得制
御回路１１、高周波雑音を除去するためのフィルタ１
２、伝送路による√ｆ特性歪を補正する周波数領域等化
回路１３、ＢＴエコー量及び周波数領域等化回路１３に
て等化しきれなかった分をキャンセルする時間領域等化
回路１４、受信信号のクロック成分を抽出するタイミン
グ抽出回路１５、論理判定のしきい値を設定することの
できるしきい値設定回路１６、およびしきい値設定回路
１６で設定されたしきい値によって受信信号の論理判定
を行う論理判定回路１７とから構成される。
等化器は、伝送路による振幅損失を補正する自動利得制
御回路１１、高周波雑音を除去するためのフィルタ１
２、伝送路による√ｆ特性歪を補正する周波数領域等化
回路１３、ＢＴエコー量及び周波数領域等化回路１３に
て等化しきれなかった分をキャンセルする時間領域等化
回路１４、受信信号のクロック成分を抽出するタイミン
グ抽出回路１５、論理判定のしきい値を設定することの
できるしきい値設定回路１６、およびしきい値設定回路
１６で設定されたしきい値によって受信信号の論理判定
を行う論理判定回路１７とから構成される。
【００１３】上記しきい値設定回路１６は、図２に示す
ように、試験者がしきい値を変化させることができ、か
つ設定したしきい値が分かるように、論理判定のしきい
値設定用スイッチ２１と、また、モード切り換えのため
のスイッチ２２と、通常モードでは予め決められたしき
い値が選択され、試験モードでは上記のスイッチ２１で
設定した値がしきい値として選択されるように動作す
る、しきい値選択回路２３とを備えている。
ように、試験者がしきい値を変化させることができ、か
つ設定したしきい値が分かるように、論理判定のしきい
値設定用スイッチ２１と、また、モード切り換えのため
のスイッチ２２と、通常モードでは予め決められたしき
い値が選択され、試験モードでは上記のスイッチ２１で
設定した値がしきい値として選択されるように動作す
る、しきい値選択回路２３とを備えている。
【００１４】但し、通常モードでも上記スイッチ２１に
所定のしきい値を設定することを行えば、スイッチ２２
及びしきい値選択回路２３は不要となる。
所定のしきい値を設定することを行えば、スイッチ２２
及びしきい値選択回路２３は不要となる。
【００１５】次に、本実施例の動作を説明する。ディジ
タル回線終端装置の等化器では、ハイブリッド回路等を
経て伝達される受信信号Ｓ１は自動利得制御回路１１に
入力される。自動利得制御回路１１では、特に限定はし
ないが、ピーク値検出機能を備え、ピーク値を所定の値
にするよう制御される。また、自動利得制御回路１１
は、特に限定はしないが、オフセットキャンセル機能も
合わせ持つ。
タル回線終端装置の等化器では、ハイブリッド回路等を
経て伝達される受信信号Ｓ１は自動利得制御回路１１に
入力される。自動利得制御回路１１では、特に限定はし
ないが、ピーク値検出機能を備え、ピーク値を所定の値
にするよう制御される。また、自動利得制御回路１１
は、特に限定はしないが、オフセットキャンセル機能も
合わせ持つ。
【００１６】自動利得制御回路１１の出力信号Ｓ２は、
高周波雑音を除去するためのフィルタ１２に入力され
る。符号間干渉に影響の与えないような所定の遮断周波
数を持つように設計され、かつ信号帯域内外の雑音を除
去する構成になっている。
高周波雑音を除去するためのフィルタ１２に入力され
る。符号間干渉に影響の与えないような所定の遮断周波
数を持つように設計され、かつ信号帯域内外の雑音を除
去する構成になっている。
【００１７】フィルタ１２の出力信号Ｓ３は、伝送路に
よる√ｆ特性歪を補正する周波数領域等化回路１３に入
力される。この√特性歪は伝送距離等によって異なるた
め周波数領域等化回路１３は複数のフィルタ特性を有し
ており、特に限定はしないが、自動利得制御回路１１で
の利得に対応して選択する構成になっている。
よる√ｆ特性歪を補正する周波数領域等化回路１３に入
力される。この√特性歪は伝送距離等によって異なるた
め周波数領域等化回路１３は複数のフィルタ特性を有し
ており、特に限定はしないが、自動利得制御回路１１で
の利得に対応して選択する構成になっている。
【００１８】周波数領域等化回路１３の出力信号Ｓ４
は、タイミング抽出回路１５に入力される。タイミング
抽出回路１５は、受信信号のクロック成分を抽出する。
抽出されたクロックは、受信信号の論理の判定タイミン
グや、ディジタル回線終端装置の送信タイミングとして
提供される。
は、タイミング抽出回路１５に入力される。タイミング
抽出回路１５は、受信信号のクロック成分を抽出する。
抽出されたクロックは、受信信号の論理の判定タイミン
グや、ディジタル回線終端装置の送信タイミングとして
提供される。
【００１９】また、周波数領域等化回路１３の出力信号
Ｓ４は、ＢＴエコー量及び周波数領域等化回路１３にて
等化しきれなかった分をキャンセルする時間領域等化回
路１４にも入力される。この時間領域等化回路１４は、
特に限定はしないが、判定帰還形等化回路で構成する。
Ｓ４は、ＢＴエコー量及び周波数領域等化回路１３にて
等化しきれなかった分をキャンセルする時間領域等化回
路１４にも入力される。この時間領域等化回路１４は、
特に限定はしないが、判定帰還形等化回路で構成する。
【００２０】この判定帰還形等化回路は、ディジタル回
線終端装置が所定のトレーニングモードとされるとき、
受信信号に対応するタイムスロットにおける符号間干渉
量を経験的に測定し、これに相当する補正値を保持す
る。そして、通常の通信モードとされるとき、受信信号
の対応するタイムスロットにおいて上記補正値を出力
し、対応する符号間干渉を相殺する。
線終端装置が所定のトレーニングモードとされるとき、
受信信号に対応するタイムスロットにおける符号間干渉
量を経験的に測定し、これに相当する補正値を保持す
る。そして、通常の通信モードとされるとき、受信信号
の対応するタイムスロットにおいて上記補正値を出力
し、対応する符号間干渉を相殺する。
【００２１】時間領域等化回路１４の出力信号Ｓ５は、
符号間干渉をした実質的な受信信号となり、論理判定回
路１７にて、”０”、”１”の判定がなされる。論理判
定された信号は、ディジタル回線終端装置の等化器の出
力信号Ｓ６になるとともに、判定帰還形等化回路内にて
使用される。
符号間干渉をした実質的な受信信号となり、論理判定回
路１７にて、”０”、”１”の判定がなされる。論理判
定された信号は、ディジタル回線終端装置の等化器の出
力信号Ｓ６になるとともに、判定帰還形等化回路内にて
使用される。
【００２２】論理判定回路１７は、上述の通り、所定の
試験モードでは、試験者がしきい値設定回路１６に設定
したしきい値で論理判定する。
試験モードでは、試験者がしきい値設定回路１６に設定
したしきい値で論理判定する。
【００２３】次に、図３を参照し、所定の試験モードに
おいて、論理判定のしきい値を変化させることによりア
イ開口率を求める場合につき説明する。
おいて、論理判定のしきい値を変化させることによりア
イ開口率を求める場合につき説明する。
【００２４】論理判定がされる時間領域等化回路１４の
出力信号Ｓ５は、√ｆ特性歪やＢＴエコーなどを等化し
た信号であるが、例えば時間領域等化回路１４のタップ
数以上のタイムスロットでのエコー等の等化残が発生す
る。すなわち、図３に示すように、同じ”１”の信号で
あっても、振幅値が異なる。ここで、論理値”１”の信
号Ｓ５の最小振幅値をＶIL、論理値”０”の信号Ｓ５の
最大振幅値をＶOH、論理値”１”の信号Ｓ５の等化残が
無かった場合の振幅をＶ1とした場合、アイ開口率
（％）は次の（１）式で表される。
出力信号Ｓ５は、√ｆ特性歪やＢＴエコーなどを等化し
た信号であるが、例えば時間領域等化回路１４のタップ
数以上のタイムスロットでのエコー等の等化残が発生す
る。すなわち、図３に示すように、同じ”１”の信号で
あっても、振幅値が異なる。ここで、論理値”１”の信
号Ｓ５の最小振幅値をＶIL、論理値”０”の信号Ｓ５の
最大振幅値をＶOH、論理値”１”の信号Ｓ５の等化残が
無かった場合の振幅をＶ1とした場合、アイ開口率
（％）は次の（１）式で表される。
【００２５】
【数１】
【００２６】上述の受信信号の場合、論理判定のしきい
値がＶOHより大きく、ＶIL未満であれば、正しく論理判
定が行われる。逆に表現すると、論理判定のしきい値が
ＶIL以上になった場合、またはＶOH以下になった場合に
ビット誤りが発生することになる。
値がＶOHより大きく、ＶIL未満であれば、正しく論理判
定が行われる。逆に表現すると、論理判定のしきい値が
ＶIL以上になった場合、またはＶOH以下になった場合に
ビット誤りが発生することになる。
【００２７】通常モードでは、論理判定のしきい値はビ
ット誤りが最も発生し難いレベル、例えば”０”、”
１”の信号レベルの中間値Ｖ1/2に固定される。また、
論理判定の判定タイミングＴは、アイ開口率が最も大き
くなるように、上述した通り時間領域等化回路１３の出
力信号をもとにタイミング抽出回路１５から出力され
る。従って、論理判定のしきい値が変化しても受信信号
の判定タイミングは変化しない。
ット誤りが最も発生し難いレベル、例えば”０”、”
１”の信号レベルの中間値Ｖ1/2に固定される。また、
論理判定の判定タイミングＴは、アイ開口率が最も大き
くなるように、上述した通り時間領域等化回路１３の出
力信号をもとにタイミング抽出回路１５から出力され
る。従って、論理判定のしきい値が変化しても受信信号
の判定タイミングは変化しない。
【００２８】従って、通常モードにてディジタル回線終
端装置を動作させ、等化器を一旦収束させた後、論理判
定のしきい値を高くする操作を行った場合、通信データ
の誤りが発生した時点のしきい値設定回路１７の設定値
はＶILに一致し、逆にしきい値を低くする操作を行った
場合、通信データの誤りが発生した時点のしきい値設定
回路１７の設定値はＶOHに一致する。
端装置を動作させ、等化器を一旦収束させた後、論理判
定のしきい値を高くする操作を行った場合、通信データ
の誤りが発生した時点のしきい値設定回路１７の設定値
はＶILに一致し、逆にしきい値を低くする操作を行った
場合、通信データの誤りが発生した時点のしきい値設定
回路１７の設定値はＶOHに一致する。
【００２９】上述の操作によりＶIL、ＶOHを測定するこ
とができ、上述の（１）式によりアイ開口率を求めるこ
とができる。
とができ、上述の（１）式によりアイ開口率を求めるこ
とができる。
【００３０】以上述べたように、本実施例の等化器を用
い、等化器が収束した時点で、所定の試験モードに入
り、受信信号の論理判定のしきい値を意図的に変化させ
つつ、通信データの誤り発生の有無を識別することで、
アイ開口率を的確に測定することができる。
い、等化器が収束した時点で、所定の試験モードに入
り、受信信号の論理判定のしきい値を意図的に変化させ
つつ、通信データの誤り発生の有無を識別することで、
アイ開口率を的確に測定することができる。
【００３１】なお、本発明においては、図１に示す各ブ
ロックにおけるディジタル的な処理の一部または全部
は、例えばディジタル信号処理装置（ＤＳＰ）のような
プロセッサによって実現されたものであっても良い。
ロックにおけるディジタル的な処理の一部または全部
は、例えばディジタル信号処理装置（ＤＳＰ）のような
プロセッサによって実現されたものであっても良い。
【００３２】
【発明の効果】本発明は上記実施例より明らかなよう
に、特別な試験設備を要することなく、ディジタル回線
終端装置の等化器のアイ開口率を的確に測定できる。
に、特別な試験設備を要することなく、ディジタル回線
終端装置の等化器のアイ開口率を的確に測定できる。
【図１】本発明の一実施例を示す等化器のブロック図
【図２】本発明の実施例におけるしきい値設定回路の一
実施例を示すブロック図
実施例を示すブロック図
【図３】本実施例の動作を説明するための、論理判定回
路の入力信号、論理判定のしきい値及び論理判定タイミ
ングの関係を表した図
路の入力信号、論理判定のしきい値及び論理判定タイミ
ングの関係を表した図
１１ 自動利得制御回路 １２ フィルタ １３ 周波数領域等化回路 １４ 時間領域等化回路 １５ タイミング抽出回路 １６ しきい値設定回路 １７ 論理判定回路
Claims (2)
- 【請求項１】 ディジタル回線終端装置の等化器であっ
て、所定の試験モードで、受信信号の論理判定のしきい
値を意図的に変化させるしきい値設定手段を備えてなる
等化器。 - 【請求項２】 受信信号の論理判定のしきい値を変化さ
せるしきい値設定手段を有する等化器の性能評価方法で
あって、等化器が収束した時点で所定の試験モードに入
り、受信信号の論理判定のしきい値を意図的に変化させ
つつ、通信データの誤り発生の有無を識別することで、
アイ開口率を測定することを特徴とする等化器の性能評
価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6325185A JPH08181638A (ja) | 1994-12-27 | 1994-12-27 | 等化器及びその性能評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6325185A JPH08181638A (ja) | 1994-12-27 | 1994-12-27 | 等化器及びその性能評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181638A true JPH08181638A (ja) | 1996-07-12 |
Family
ID=18173962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6325185A Pending JPH08181638A (ja) | 1994-12-27 | 1994-12-27 | 等化器及びその性能評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181638A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530365A (ja) * | 2001-04-23 | 2004-09-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 周波数領域・時間領域ハイブリッド型等化器 |
| JP2008530864A (ja) * | 2005-02-04 | 2008-08-07 | クゥアルコム・インコーポレイテッド | チャネルイコライゼーションのための方法およびシステム |
-
1994
- 1994-12-27 JP JP6325185A patent/JPH08181638A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530365A (ja) * | 2001-04-23 | 2004-09-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 周波数領域・時間領域ハイブリッド型等化器 |
| JP2008530864A (ja) * | 2005-02-04 | 2008-08-07 | クゥアルコム・インコーポレイテッド | チャネルイコライゼーションのための方法およびシステム |
| JP2011125030A (ja) * | 2005-02-04 | 2011-06-23 | Qualcomm Inc | チャネルイコライゼーションのための方法およびシステム |
| US8019032B2 (en) | 2005-02-04 | 2011-09-13 | Qualcomm Incorporated | Method and system for channel equalization |
| US8594260B2 (en) | 2005-02-04 | 2013-11-26 | Qualcomm Incorporated | Method and system for channel equalization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7522663B2 (en) | Burst error limiting feedback equalizer system and method for multidimensional modulation systems | |
| EP0577901B1 (en) | Adaptive equalization system and method | |
| KR101417162B1 (ko) | 비선형 채널용 판정 피드백 등화기에 의해 사용되는 래치의임계 위치를 결정하는 방법 및 시스템과 집적 회로 | |
| EP2067326B1 (en) | Method and apparatus for determining latch position for decision-feedback equalization using single-sided eye | |
| US5841809A (en) | Access line termination unit | |
| US5214670A (en) | Equalization system and method for equalizing a base-band telecommunication line | |
| US8861580B2 (en) | Method and apparatus for determining one or more channel compensation parameters based on data eye monitoring | |
| US7295774B2 (en) | Performance monitoring for optical links | |
| US11722341B2 (en) | Continuous time linear equalization and bandwidth adaptation using peak detector | |
| JPS6346623B2 (ja) | ||
| US7649933B2 (en) | Method and apparatus for determining a position of an offset latch employed for decision-feedback equalization | |
| US5420884A (en) | Automatic equalizer | |
| US8432960B2 (en) | Digital adaptive channel equalizer | |
| JPH08181638A (ja) | 等化器及びその性能評価方法 | |
| AU8982098A (en) | Method for parameter estimation and receiver | |
| US5764708A (en) | Device for identifying a predetermined sequence of signals in a modem | |
| US5343253A (en) | Ghost removal apparatus for television receiver using changed and adaptive ghost detection coefficients | |
| US6018558A (en) | Signal disconnection detection circuit that ensures positive detection of signal disconnection | |
| JPS6075134A (ja) | 等化回路 | |
| Balamurugan et al. | Receiver adaptation and system characterization of an 8Gbps source-synchronous I/O link using on-die circuits in 0.13/spl mu/m CMOS | |
| US20050172195A1 (en) | Errored bit sequence identifying method and decision feedback equalizer | |
| JPH06120774A (ja) | データ受信装置 | |
| JPH06216810A (ja) | 等化器の同期確立方式 | |
| JPS6016129B2 (ja) | 適応形自動等化器 | |
| JPH0211189B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |