TWI428000B - 時序回復電路及方法 - Google Patents

時序回復電路及方法 Download PDF

Info

Publication number
TWI428000B
TWI428000B TW097100029A TW97100029A TWI428000B TW I428000 B TWI428000 B TW I428000B TW 097100029 A TW097100029 A TW 097100029A TW 97100029 A TW97100029 A TW 97100029A TW I428000 B TWI428000 B TW I428000B
Authority
TW
Taiwan
Prior art keywords
signal
delay
timing recovery
mode
output signal
Prior art date
Application number
TW097100029A
Other languages
English (en)
Other versions
TW200931927A (en
Inventor
Liang Wei Huang
Chih Yung Shih
Shieh Hsing Kuo
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW097100029A priority Critical patent/TWI428000B/zh
Priority to US12/346,855 priority patent/US8259883B2/en
Publication of TW200931927A publication Critical patent/TW200931927A/zh
Application granted granted Critical
Publication of TWI428000B publication Critical patent/TWI428000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Description

時序回復電路及方法
本發明係提供一種時序回復電路及方法，尤指一種以模輸入信號當作基準點以實施時序回復之電路及方法。
在某些通訊系統中，會在通訊系統的傳送端中使用一種名為Tomlinson－Harashima預編碼(Tomlinson－Harashima precoding，THP)的技術來實施時序回復，比方說IEEE802.3an之10G Base－T乙太網路(10G Base－T Ethernet)。Tomlinson－Harashima預編碼的技術係包含將判斷回授等化器中回授等化器由通訊系統中的接收端改設置於傳送端，以提早減緩剪裁器因自身誤差所造成的誤差擴散(error propagation)；然而，為了使傳送端的信號值控制在一定的範圍內以降低誤差發生的機率，通訊系統之傳送端會另外設置一個模(module)處理器來實施該控制機制，其中該模處理器係採用加權模值為2M 的模值，且M 係假設為一模值。如此一來，傳送端之輸出信號值Tx _output 可表示如下：Tx _output ＝(FIR _output ＋M )mod(2M )－M (1)；其中FIR _output 係指回授等化器中有限脈衝響應(finite impulse response，FIR)之值。以上述10G Base－T乙太網路來說，假設該回授等化器係採用16拍(Tap)的有限脈衝響應，則其模值M 即為16，且傳送端之輸出信號值Tx _output 可表示如下：Tx _output ＝(FIR _output ＋16)mod(32)－16 (2)。
由於通訊系統之傳送端已採用上述模值為2M 的模處理器，因此通訊系統之接收端也必須在剪裁器之前採用另外一個模值亦為2M 的模處理器，以將傳送端所傳送之信號加以還原。然而，上述採用THP預編碼的做法有一個極易發生的錯誤。因為上述採用THP預編碼的通訊系統皆是以波強度調變(pulse amplitude modulation，PAM)以16為基底的方式表示信號(PAM16)，因此信號之碼值包含±1、±3、±5、±7、±9、±11、±13、±15。當某一碼值為＋15的傳送信號因為受到頻道中雜訊的干擾而使得對應之接收信號的碼值變為16.5時，根據等式(2)的計算將會得到碼值為－15.5的信號，經過剪裁器的處理後，最後得到的還原碼值係為－15。換言之，雖然雜訊只對傳送信號造成了＋1.5的碼值偏移，但是由於通訊系統之傳送端與接收端皆採用THP預編碼的技術，因此使得還原後的碼值偏移遽增為－30。因為信號之碼值出現±15之機率為，因此在進行大量通訊與時序回復時，大量的碼值誤差也會跟著出現。以結論來說，上述以剪裁器之輸入信號當作以THP預編碼實施時序回復的做法很容易造成±2．(M －1)的誤差，以致於時序回復無法準確將接收端信號之相位與傳送端信號之相位同步。而即使在某些先前技術中，會在模值為2M 的模處理器中直接將碼值出現±2．(M －1)的信號加以屏除，但是被屏除的信號也會使通訊系統面臨更大的失真。
本發明係揭露一種適用於一通訊系統之時序回復電路。該時序回復電路包含一模處理器、一剪裁器、以及一反模處理器。該模處理器係接收一模輸入信號以進行一模運算。該剪裁器係耦接至該模處理器，以用來對該模處理器之輸出信號進行一整數化運算。該反模處理器係耦接至該剪裁器，以用來對該剪裁器之輸出信號進行一反模運算，並產生一反模輸出信號。該反模運算為該模運算之反運算。
本發明係揭露一種適用於一時序回復電路之時序回復方法。該時序恢復方法包含接收一模輸入信號以進行一模運算以產生一模輸出信號；接收該模輸出信號以進行一整數化運算以產生一整數化信號；接收該整數化信號以進行一反模運算以產生一反模輸出信號；接收該模輸入信號以及該反模輸出信號；計算該模輸入信號與該反模輸出信號的差值並據以輸出一誤差信號；接收該誤差信號，以執行一第一延遲方程式，並產生一第一延遲誤差信號；接收該模輸入信號或該反模輸出信號，以執行一第二延遲方程式，並產生一第二延遲模輸入信號或一第二延遲反模輸出信號；若是接收該誤差信號以及該模輸入信號，則將該第一延遲誤差信號以及該第二延遲模輸入信號實質上相乘，以產生一乘積信號；若是接收該誤差信號以及該反模輸出信號，則將該第一延遲誤差信號以及該第二延遲反模輸出信號實質上相乘，以產生該乘積信號；以及根據該乘積信號以實施時序回復。該反模運算為該模運算之反運算。
本發明另揭露一種適用於一通訊系統之時序回復電路。該時序回復電路係包含一剪裁器及一模處理器。該剪裁器係接收一輸入信號並產生一信號值為±2k ＋1之一剪裁輸出信號，其中k 為一非負整數之變數。該模處理器係接收該剪裁輸出信號以進行一模運算，並產生一模輸出信號。
本發明另揭露適用於一時序回復電路之一種時序回復方法。該時序回復方法包含接收一輸入信號並產生一信號值為±2k ＋1之一剪裁輸出信號，k 為一非負整數之變數；接收該剪裁輸出信號以進行一模運算以產生一模輸出信號；接收一剪裁器之一輸入信號以及該剪裁輸出信號；計算該剪裁器之該輸入信號與該剪裁輸出信號的差值並據以輸出一誤差信號；接收該誤差信號，以執行一第一延遲方程式，並產生一第一延遲誤差信號；接收該剪裁器之該輸入信號或該剪裁輸出信號，以執行一第二延遲方程式，並產生一第二延遲輸入信號或一第二延遲剪裁輸出信號；若是接收該誤差信號以及該剪裁器之該輸入信號，則將該第一延遲誤差信號以及該第二延遲輸入信號實質上相乘，以產生一乘積信號；若是接收該誤差信號以及該反模輸出信號，則將該第一延遲誤差信號以及該第二延遲剪裁輸出信號實質上相乘，以產生該乘積信號；以及根據該乘積信號以實施時序回復。
本發明可提供一種以模輸入信號當作基準點來實施時序回復的時序回復電路與方法，並提供應用該時序回復電路與方法之通訊系統，以解決一般以THP預編碼實施時序回復時，以剪裁器之輸入信號當作基準點所造成通訊系統中接收端信號產生錯誤的缺點。
請參閱第1圖，其為根據本發明之一較佳實施例所揭露之以模輸入信號當作基準點並以最小均方差演算法來實施時序回復的通訊系統400的示意圖。如第1圖所示，通訊系統400包含先行濾波器402、開關430、壓控震盪器404、迴路濾波器406、乘法器412、第一延遲器414、第二延遲器416、加總器418、模處理器424、剪裁器426、及反模處理器422。此實施例之通訊系統400之耦接方式如第1圖所揭示，於此將不再另作贅述。如第1圖所示，接收信號r(t)在經由先行濾波器402的初步濾波後，可經由壓控震盪器404所控制的開關430產生軟值(soft value)資料信號dk ，意即尚未經由剪裁器426處理之資料信號。模處理器424接收軟值資料信號dk 作為模輸入信號，以便進行模運算(modulo operation)，此模運算後的輸出信號則經由剪裁器426進行一整數化處理後，輸出特定之整數化信號ak (以PAM16信號為例，即輸出±1、±3、±5、±7、±9、±11、±13、±15等整數值)。反模處理器422則根據所輸出之特定整數化信號ak 進行反模運算，以產生反模輸出信號。此反模輸出信號可稱為硬值(hard value)資料信號Dk ，意即已經由剪裁器426處理過後之資料信號。前述之模處理器424與反模處理器422可使用相同值的模，而反模處理器422之函數則可等效於模處理器424之反函數。加總器418是用來取得軟值資料信號dk 與硬值資料信號Dk 的差值，以便獲得誤差信號ek 。第一延遲器414接收誤差信號ek 以產生經由第一延遲運算的誤差信號ek－1 ，而第二延遲器416接收軟值資料信號dk 以產生經由第二延遲運算之軟值資料信號yk ，其中第一延遲器414採用第一延遲運算子D ，以代表一碼週期的延遲，而第二延遲器416則使用第二延遲運算子1－D 2 ，以進行延遲運算。乘法器412接收經由第一延遲運算子D 產生的誤差信號ek－1 及經由第二延遲運算子1－D 2 產生之軟值資料信號yk ，並實質上將所接收信號相乘，以產生乘積信號Xk－1 。此乘積信號Xk－1 產生方式甚多，若以節省位元數為考量，則使用正餘弦函數或對數函數等函數來實施而進行實質上相乘之運算皆應屬於本發明之範疇；再者，由於上述之函數皆為熟習本發明所屬之領域者所週知，故其數學原理於此將不另作贅述。迴路濾波器406以乘積信號Xk－1 輸入壓控震盪器404，以實施時序回復。
請參閱第2圖，其為根據本發明之一較佳實施例所揭露之以模輸入信號當作基準點並以強迫歸零演算法來實施時序回復的通訊系統500的示意圖。如第2圖所示，通訊系統500包含先行濾波器502、開關530、壓控震盪器504、迴路濾波器506、乘法器512、第一延遲器514、第二延遲器516、加總器518、模處理器524、剪裁器526、及反模處理器522。通訊系統500耦接方式如第5圖所揭示，於此將不再另作贅述。第5圖所示之通訊系統500所包含各元件之操作模式與第4圖所揭露之通訊系統400相似，其主要不同處在於第5圖之第二延遲器516所接收的是硬值資料信號Dk ，並產生經由第二延遲運算之硬值資料信號Zk－1 。而乘法器512則同樣接收經由第一延遲運算子D 所產生的誤差信號ek－1 及經由第二延遲運算子1－D 2 所產生之硬值資料信號Zk－1 ，並實質上將其相乘，以產生乘積信號Xk－1 。乘積信號Xk－1 之各種產生方式已於第4圖相關敘述中說明，故於此將不再贅述。
通訊系統400及500之技術特徵主要是在於藉由模處理器424及524、剪裁器426及526、與反模處理器422及522所實施之THP預編碼與回授結構，將THP預編碼中的輸入基準點由剪裁器426及526之輸入端各自移至模處理器424及524之輸入端。在本發明之一較佳實施例中，剪裁器426及526之輸出信號值一般可以±2 ＊M ＊k 表示，其中k 可為任意之非負整數。
除了上述之各實施例以外，在本發明之其他實施例中，亦可將模處理器改耦接於剪裁器之後，並可以使剪裁器之輸出直接回授至加總器，此類實施例之實施方式係如第3圖及第4圖所示。請參閱第3圖，通訊系統600包含先行濾波器602、開關630、壓控震盪器604、迴路濾波器606、乘法器612、第一延遲器614、第二延遲器616、加總器618、模剪裁器620、及模處理器624。通訊系統600之特徵在於當實施於10G Base－T乙太網路時，剪裁器620之輸出信號值為±2k ＋1，且k 為一非負整數之變數。由於剪裁器620之輸出信號值僅跟隨變數k 之值而改變，因此當實施時序回復時，仍然同樣的可以避免先前技術所可能產生的誤差。第4圖所揭示之通訊系統700是相對應於第2圖所揭示之通訊系統500，將模處理器改耦接於剪裁器之後所做的改變，由於其構成元件與耦接方式等特徵與第2圖所述之實施例類似，於此將不再贅述。
請參閱第5圖，其為本發明所揭露用於第1圖與第2圖所示之實施例的時序回復方法之流程圖。第5圖所示之時序回復方法係包含以下步驟：步驟102：接收一模輸入信號以進行一模運算以產生一模輸出信號；步驟104：接收該模輸出信號以進行一整數化運算以產生一整數化信號；步驟106：接收該整數化信號以進行一反模運算以產生一反模輸出信號；步驟108：接收該模輸入信號以及該反模輸出信號；步驟110：計算該模輸入信號與該反模輸出信號的差值並據以輸出一誤差信號；步驟112：接收該誤差信號，以執行一第一延遲方程式，並產生一第一延遲誤差信號；步驟114：接收該模輸入信號或該反模輸出信號，以執行一第二延遲方程式，並產生一第二延遲模輸入信號或一第二延遲反模輸出信號；步驟116：若是接收該誤差信號以及該模輸入信號，則將該第一延遲誤差信號以及該第二延遲模輸入信號實質上相乘，以產生一乘積信號；步驟118：若是接收該誤差信號以及該反模輸出信號，則將該第一延遲誤差信號以及該第二延遲反模輸出信號實質上相乘，以產生該乘積信號；以及步驟120：根據該乘積信號以實施時序回復。
第5圖所揭露之時序恢復方法係為第1圖及第2圖的實施例中通訊系統運作方式的總結，且其細節已於第1圖及第2圖之相關敘述中解說，故此處不再予以贅述。請注意，將第5圖中所示之各步驟的執行順序施以簡單排列或組合，並不構成脫離本發明之範疇的事實。請注意，第5圖揭露之方法所述之反模運算係為同方法中所述之模運算的反運算。
請參閱第6圖，其為本發明所揭露用於第3圖與第4圖中所示之實施例的時序恢復方法之流程圖。第6圖所示之方法係包含以下步驟：步驟202：接收一輸入信號並產生一信號值為±2k ＋1之一剪裁輸出信號，k 為一非負整數之變數；步驟204：接收該剪裁輸出信號以進行一模運算以產生一模輸出信號；步驟206：接收一剪裁器之一輸入信號以及該剪裁輸出信號；步驟208：計算該剪裁器之該輸入信號與該剪裁輸出信號的差值並據以輸出一誤差信號；步驟210：接收該誤差信號，以執行一第一延遲方程式，並產生一第一延遲誤差信號；步驟212：接收該剪裁器之該輸入信號或該剪裁輸出信號，以執行一第二延遲方程式，並產生一第二延遲輸入信號或一第二延遲剪裁輸出信號；步驟214：若是接收該誤差信號以及該剪裁器之該輸入信號，則將該第一延遲誤差信號以及該第二延遲輸入信號實質上相乘，以產生一乘積信號；步驟216：若是接收該誤差信號以及該反模輸出信號，則將該第一延遲誤差信號以及該第二延遲剪裁輸出信號實質上相乘，以產生該乘積信號；以及步驟218：根據該乘積信號以實施時序回復。
第6圖所示之時序恢復方法係為第3圖與第4圖所示之通訊系統運作方式的總結，故其細節已於第3圖與第4圖之相關敘述中揭露，不在此加以贅述。請注意，將第6圖所示之各步驟的執行順序加以簡單組合或排列，並不構成脫離本發明之範疇的事實。
本發明提供了一種以模輸入信號為基準點所實施之時序回復電路及方法。該時序回復電路及方法係適用在THP預編碼之通訊系統，如此將解決在接收端因為以剪裁器輸入信號為基準點所導致發生誤差或是失真的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
400、500、600、700．．．通訊系統
402、502、602．．．先行濾波器
404、504、604．．．壓控震盪器
406、506、606．．．迴路濾波器
412、512、612．．．乘法器
414、416、514、516、614、616．．．延遲器
418、518、618．．．加總器
426、526．．．剪裁器
430、530、630、730．．．開關
420、520、720．．．模剪裁器
422、522．．．反模處理器
424、524、624、724．．．模處理器
102、104、106、108、110、112、114、116、118、120、202、204、206、208、210、212、214、216、218．．．步驟
第1圖為根據本發明之一較佳實施例所揭露之以模輸入信號當作基準點並以最小均方差演算法來實施時序回復的通訊系統的示意圖。
第2圖為根據本發明之一較佳實施例所揭露之以模輸入信號當作基準點並以強迫歸零演算法來實施時序回復的通訊系統的示意圖。
第3圖係為將第1圖所示之通訊系統中的模處理器改耦接於剪裁器之後所形成之另一通訊系統的示意圖。
第4圖係為將第2圖所示之通訊系統中的模處理器改耦接於剪裁器之後所形成之另一通訊系統的示意圖。
第5圖為本發明所揭露用於第1圖與第2圖所示之實施例的時序回復方法之流程圖。
第6圖為本發明所揭露用於第3圖與第4圖所示之實施例的時序回復方法之流程圖。
400．．．通訊系統
402．．．先行濾波器
404．．．壓控震盪器
406．．．迴路濾波器
412．．．乘法器
414、416．．．延遲器
418．．．加總器
426．．．剪裁器
430．．．開關
422．．．反模處理器
424．．．模處理器

Claims (18)

  1. 一種時序回復電路，適用於一通訊系統，包含：一模處理器，接收一模輸入信號以進行一模運算；一剪裁器，耦接至該模處理器，用來對該模處理器之輸出信號進行一整數化運算；以及一反模處理器，耦接至該剪裁器，用來對該剪裁器之輸出信號進行一反模運算以產生一反模輸出信號；其中，該反模運算為該模運算之反運算；其中該模處理器之輸出信號值為±2*M *k ，且M 為該模處理器之模值，而k 為一非負整數之變數。
  2. 如請求項1所述之時序回復電路，其中該剪裁器之輸出信號值為±2k +1，且k 為一非負整數之變數。
  3. 如請求項1所述之時序回復電路，更包含：一加總器，其一輸入端接收該模輸入信號，其另一輸入端接收該反模輸出信號，用以計算該模輸入信號與該反模輸出信號的差值並據以輸出一誤差信號。
  4. 如請求項3所述之時序回復電路，更包含：一乘法器，用以將多個輸入信號實質上相乘，並將其乘積輸出；一第一延遲器，接收該誤差信號並輸出至該乘法器之一第一輸入端；以及 一第二延遲器，接收該模輸入信號或該反模輸出信號並輸出至該乘法器之一第二輸入端。
  5. 如請求項4所述之時序回復電路，其中該第一延遲器之延遲方程式為一延遲變數D ，該第二延遲器之延遲方程式為1-D 2 ，且D 表示一碼週期之延遲。
  6. 如請求項4所述之時序回復電路，更包括：一迴路濾波器及一壓控震盪器，耦接至該乘法器之輸出端，用以根據該乘法器之乘積以實施時序回復。
  7. 一種時序回復方法，適用於一時序回復電路，包含下列步驟：接收一模輸入信號以進行一模運算以產生一模輸出信號；接收該模輸出信號以進行一整數化運算以產生一整數化信號；接收該整數化信號以進行一反模運算以產生一反模輸出信號；接收該模輸入信號以及該反模輸出信號；計算該模輸入信號與該反模輸出信號的差值並據以輸出一誤差信號；接收該誤差信號，以執行一第一延遲方程式，並產生一第一延遲誤差信號；接收該模輸入信號或該反模輸出信號，以執行一第二延遲方程式，並產生一第二延遲模輸入信號或一第二延遲反模輸出信號； 若是接收該誤差信號以及該模輸入信號，則將該第一延遲誤差信號以及該第二延遲模輸入信號實質上相乘，以產生一乘積信號；若是接收該誤差信號以及該反模輸出信號，則將該第一延遲誤差信號以及該第二延遲反模輸出信號實質上相乘，以產生該乘積信號；以及根據該乘積信號以實施時序回復；其中該反模運算為該模運算之反運算。
  8. 如請求項7所述之時序回復方法，其中該整數化信號之值為±2k +1，且k 為一非負整數之變數。
  9. 如請求項7所述之時序回復方法，其中該模輸出信號之值為±2*M *k ，M 為該模處理器之模值，且k 為一非負整數之變數。
  10. 如請求項7所述之時序回復方法，其中該第一延遲方程式為一延遲變數D ，該第二延遲方程式為1-D 2 ，且D 表示一碼週期之延遲。
  11. 一種時序回復電路，適用於一通訊系統，包含：一剪裁器，接收一輸入信號並產生一信號值為±2k +1之一剪裁輸出信號，其中k 為一非負整數之變數；以及一模處理器，接收該剪裁輸出信號以進行一模運算以產生一模 輸出信號；其中該模處理器之該模輸出信號值為±2*M *k ，且M 為該模處理器之模值。
  12. 如請求項11所述之時序回復電路，更包含：一加總器，其一輸入端耦接至該剪裁器輸入端，其另一輸入端耦接至該剪裁器之輸出端，用以計算該剪裁器之該輸入信號與該剪裁輸出信號的差值並據以輸出一誤差信號。
  13. 如請求項12所述之時序回復電路，更包含：一乘法器，用以將多個輸入信號實質上相乘，並將其乘積輸出；一第一延遲器，接收該誤差信號並輸出至該乘法器之一第一輸入端；以及一第二延遲器，接收該剪裁輸出信號或該反模輸出信號並輸出至該乘法器之一第二輸入端。
  14. 如請求項13所述之時序回復電路，其中該第一延遲器之延遲方程式為一延遲變數D ，該第二延遲器之延遲方程式為1-D 2 ，且D 表示一碼週期之延遲。
  15. 如請求項13所述之時序回復電路，更包括：一迴路濾波器及一壓控震盪器，耦接至該乘法器之輸出端，用以根據該乘法器之乘積以實施時序回復。
  16. 一種時序回復方法，適用於一時序回復電路，包含下列步驟：接收一輸入信號並產生一信號值為±2k +1之一剪裁輸出信號，k 為一非負整數之變數；接收該剪裁輸出信號以進行一模運算以產生一模輸出信號；接收一剪裁器之一輸入信號以及該剪裁輸出信號；計算該剪裁器之該輸入信號與該剪裁輸出信號的差值並據以輸出一誤差信號；接收該誤差信號，以執行一第一延遲方程式，並產生一第一延遲誤差信號；接收該剪裁器之該輸入信號或該剪裁輸出信號，以執行一第二延遲方程式，並產生一第二延遲輸入信號或一第二延遲剪裁輸出信號；若是接收該誤差信號以及該剪裁器之該輸入信號，則將該第一延遲誤差信號以及該第二延遲輸入信號實質上相乘，以產生一乘積信號；若是接收該誤差信號以及該反模輸出信號，則將該第一延遲誤差信號以及該第二延遲剪裁輸出信號實質上相乘，以產生該乘積信號；以及根據該乘積信號以實施時序回復。
  17. 如請求項16所述之時序回復方法，其中該模處理器之該模輸出信號值為±2*M *k ，且M 為該模處理器之模值，而k 為一非 負整數之變數。
  18. 如請求項16所述之時序回復方法，其中該第一延遲方程式為一延遲變數D ，該第二延遲方程式為1-D 2 ，且D 表示一碼週期之延遲。
TW097100029A 2008-01-02 2008-01-02 時序回復電路及方法 TWI428000B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097100029A TWI428000B (zh) 2008-01-02 2008-01-02 時序回復電路及方法
US12/346,855 US8259883B2 (en) 2008-01-02 2008-12-31 Timing recovery circuit and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097100029A TWI428000B (zh) 2008-01-02 2008-01-02 時序回復電路及方法

Publications (2)

Publication Number Publication Date
TW200931927A TW200931927A (en) 2009-07-16
TWI428000B true TWI428000B (zh) 2014-02-21

Family

ID=40798435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097100029A TWI428000B (zh) 2008-01-02 2008-01-02 時序回復電路及方法

Country Status (2)

Country Link
US (1) US8259883B2 (zh)
TW (1) TWI428000B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI369874B (en) * 2008-08-27 2012-08-01 Univ Nat Taiwan Effective data sequence based timing error detector
TWI392296B (zh) * 2009-06-15 2013-04-01 Realtek Semiconductor Corp 通訊信號接收器及其訊號處理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563318B (en) * 2002-05-20 2003-11-21 Via Optical Solution Inc Timing recovery circuit and method
TWI236260B (en) * 2004-05-04 2005-07-11 Rdc Semiconductor Co Ltd Timing recovery method and device for joining prefilter and feed-forward equalizer function
US6996230B1 (en) * 2003-06-13 2006-02-07 Adtran, Inc. Echo-canceler for precoded fractionally spaced receiver using signal estimator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674423B1 (ko) * 2001-01-19 2007-01-29 엘지전자 주식회사 송/수신 시스템 및 데이터 처리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563318B (en) * 2002-05-20 2003-11-21 Via Optical Solution Inc Timing recovery circuit and method
US6996230B1 (en) * 2003-06-13 2006-02-07 Adtran, Inc. Echo-canceler for precoded fractionally spaced receiver using signal estimator
TWI236260B (en) * 2004-05-04 2005-07-11 Rdc Semiconductor Co Ltd Timing recovery method and device for joining prefilter and feed-forward equalizer function

Also Published As

Publication number Publication date
US20090168934A1 (en) 2009-07-02
TW200931927A (en) 2009-07-16
US8259883B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
Lee et al. Digital communication
US9461851B1 (en) Circuits for and methods of robust adaptation of a continuous time linear equalizer circuit
US11556799B2 (en) Channel modelling in a data transmission system
JP4142715B2 (ja) 自己回帰チャネルモデル化を用いて搬送周波数オフセットとフェージング・レートとを推定する方法および装置
JP6714095B2 (ja) 光受信機、光受信方法、及び光通信システム
US8767811B2 (en) Back channel adaptation using channel pulse response
JPH05183456A (ja) 制御信号発生装置
US10659260B2 (en) Decision feedback equalization processing device and method
JP2004242310A (ja) サンプル信号を処理する方法及びシステム
US20060056521A1 (en) High-speed precoders for communication systems
TWI428000B (zh) 時序回復電路及方法
KR101495473B1 (ko) 비인과적 직교 주파수 분할 다중 테이퍼진 피크 억제
JP7111962B2 (ja) 制御信号送受信システム及び制御信号送受信方法
JP6406061B2 (ja) 信号歪み補償回路
US20160277220A1 (en) Pattern-based coefficient adaptation operation for decision feedback equalization
Lawrence et al. Multiprocessor implementation of adaptive digital filters
CN101488824B (zh) 时序恢复电路及方法
US20050289204A1 (en) Parallel feedback processing
US8718273B2 (en) Apparatus for processing echo signal and method thereof
Chaudhary et al. FPGA based adaptive filter design using least pth-norm technique
TWI435575B (zh) 接收器以及對接收訊號進行等化處理的方法
JP2011239091A (ja) 通信装置
KR100480881B1 (ko) 에러궤환을 이용한 블라인드 적응결정 궤환 등화기
CN102347921A (zh) 接收器以及对接收信号进行均衡处理的方法
US11683093B2 (en) Wavelength dispersion compensation apparatus, optical receiving apparatus, wavelength dispersion compensation method and computer program