TWI392296B - 通訊信號接收器及其訊號處理方法 - Google Patents

通訊信號接收器及其訊號處理方法 Download PDF

Info

Publication number
TWI392296B
TWI392296B TW098119912A TW98119912A TWI392296B TW I392296 B TWI392296 B TW I392296B TW 098119912 A TW098119912 A TW 098119912A TW 98119912 A TW98119912 A TW 98119912A TW I392296 B TWI392296 B TW I392296B
Authority
TW
Taiwan
Prior art keywords
signal
impulse response
infinite impulse
response filter
generate
Prior art date
Application number
TW098119912A
Other languages
English (en)
Other versions
TW201044830A (en
Inventor
Liang Wei Huang
Tzu Han Hsu
Shieh Hsing Kuo
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW098119912A priority Critical patent/TWI392296B/zh
Priority to US12/783,538 priority patent/US8369396B2/en
Publication of TW201044830A publication Critical patent/TW201044830A/zh
Application granted granted Critical
Publication of TWI392296B publication Critical patent/TWI392296B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures

Description

通訊信號接收器及其訊號處理方法
本發明有關一種通訊信號接收器及其訊號處理方法，尤指一種利用無限脈衝響應濾波器來取代反饋等化器，以降低後端解碼器的複雜度並改善整體的系統效能之裝置與方法。
一般的通訊信號接收器通常包含以下的方塊：匹配濾波器(matched filter)、時脈還原器(timing recovery)、等化器、干擾消除器(interference canceller)和解碼器。而為了使這些方塊能找到正確的參數來運作，通常需要透過對方傳送已知的資料，藉由資料輔助(data-aided)的方式來找到適當的參數。但是在IEEE 802.3的標準規範中，並沒有利用傳送已知的資料來調整這些方塊，因此必須利用決策導向(decision-directed)的方式來進行參數的調整。
目前常見的等化器包含有線性前饋等化器(LE)以及決定反饋等化器(decision feedback equalizer，DFE)，其中決定反饋等化器又包含一個前饋等化器以及一個反饋等化器。決定反饋等化器可以有效地將訊號中的後游標(post-cursor)成分消除，但他的缺點在於無法有效遏止誤差擴散(error propagation)的情況發生，因而會對系統效能造成相當大的影響。
若是在決定反饋等化器之後直接接上一個維特比(Viterbi)解碼器，其解碼能力會因為誤差擴散而大受影響。因此，為了解決這些問題，已有不少學者提出了一些方法，目前相關的解決方法已揭露於美國專利案號第7,272,177號及第7,453,935號等專利中。於美國專利案號第7,272,177號中，Lin使用決定反饋序列估測器(decision feedback sequence estimator，DFSE)來偵測決定反饋等化器所傳送的資料，但是必須提供關於反饋等化器的參數給決定反饋序列估測器，另外還需要一個暫時決策方塊(tentative decision)來提供資料切片器的錯誤訊號(slicer error)以調整前述各方塊的參數。因此在決定反饋序列估測器之前必須配置一個由反饋等化器與資料切片器所組成的暫時決策方塊，來提供反饋等化器的參數給決定反饋序列估測器使用。此種方式雖然可以降低誤差擴散的影響，但是使用維持比解碼器跟反饋等化器一起做決定反饋序列估測器會使得系統的複雜度大大提升，而且維特比解碼器也無法得到最佳的編碼增益(亦即最大似然序列估計值(maximum likehood sequence estimation，MLSE)的最佳解)。而於美國專利案號第7,453,935號中，僅採用一個反饋等化器，可以減少一個反饋等化器的成本，但卻讓後端的處理變得更加複雜。
本發明的目的之一在於提供一種通訊信號接收器及其訊號處理方法，以解決先前技術中之問題。
本發明之實施例揭露了一種通訊信號接收器。通訊信號接收器包含第一加法器、資料切片器及無限脈衝響應濾波器。第一加法器執行加法運算於第一訊號與過濾後訊號上以產生輸出訊號。資料切片器耦接於第一加法器，用來執行硬性決策於輸出訊號上以產生偵測結果。無限脈衝響應濾波器耦接於資料切片器與第一加法器，用來處理輸出訊號以產生過濾後訊號。通訊信號接收器更包含一解碼器，耦接於第一加法器，用來接收輸出訊號並進行解碼以產生已解碼輸出訊號。其中，解碼器為一維特比解碼器。
本發明之實施例另揭露了一種應用於一通訊信號接收器之訊號處理方法，通訊信號接收器包含有一無限脈衝響應濾波器。該方法包含步驟：執行一加法運算於一第一訊號以及一過濾後訊號上以產生一輸出訊號；執行一硬性決策於該輸出訊號上，以產生一偵測結果；以及利用該無限脈衝響應濾波器來處理該輸出訊號以產生該過濾後訊號。
請參考第1圖，第1圖為本發明通訊信號接收器100之第一實施例的示意圖。如第1圖所示，通訊信號接收器100包含有適應性處理電路110以及解碼器180。於本實施例中，適應性處理電路110係可為一決定反饋等化器(decision feedback equalizer，DFE)，但此並非本發明之限制條件，亦可為其他種類之處理電路。適應性處理電路110包含有(但不侷限於)前饋等化器120、第一加法器130、資料切片器(slicer)140、無限脈衝響應(infinite impulse response，IIR)濾波器150以及第二加法器160。
前饋等化器120係接收一輸入訊號SIN ，並依據輸入訊號SIN 產生第一訊號S1，譬如：消除輸入訊號SIN 之前游標(pre-cursor)成分以產生第一訊號S1。第一加法器130係耦接於前饋等化器120、資料切片器140以及無限脈衝響應濾波器150，用來執行加法運算於第一訊號S1以及過濾後訊號Sf 上以產生輸出訊號SOUT1 。資料切片器140耦接於第一加法器130，用來執行一硬性決策(hard decision)於輸出訊號SOUT1 上，以產生一偵測結果Sd。第二加法器160係耦接於資料切片器140，用來執行加法運算於輸出訊號SOUT1 以及偵測結果Sd上，以產生一錯誤訊號Ser。而無限脈衝響應濾波器150係耦接於資料切片器140與第一加法器130，用來處理輸出訊號SOUT1 以產生過濾後訊號Sf ，譬如：消除輸出訊號SOUT1 之後游標(post-cursor)成分以產生過濾後訊號Sf 。另外，解碼器180係耦接於適應性處理電路110，用來接收輸出訊號SOUT1 並進行解碼以產生一已解碼輸出訊號SOUT2 。
於本實施例中，解碼器180係可為一維特比(Viterbi)解碼器，但本發明並不侷限於此。此外，通訊信號接收器100係可應用於1GBase-T系統或者10Gbase-T系統中，但本發明並不侷限於此，亦可應用於其他的網路系統中。
另外，利用輸出訊號SOUT1 以及偵測結果Sd經過運算後(例如相減)所得到的錯誤訊號Ser，可用來調整通訊信號接收器100中匹配濾波器、時脈還原器、等化器、干擾消除器(圖未示)等方塊的參數，由於這些方塊的相關細節與運作為本領域具通常知識者所熟知，於此不再贅述。
由第1圖可得知，本發明所揭露之通訊信號接收器100，係利用無限脈衝響應濾波器150來取代傳統的反饋等化器。且原本輸入至反饋等化器的訊號係採用經過資料切片器140執行硬性決策後之偵測結果Sd，會導致誤差擴散的問題發生，而本發明改成將未經過資料切片器140處理的輸出訊號SOUT1 輸入至無限脈衝響應濾波器150，可讓後端使用單純的解碼器180(例如一維特比解碼器)來進行解碼，以降低解碼器180的複雜度並減少解碼器180的面積。此外，由於前端的前饋等化器120搭配無限脈衝響應濾波器150，已經可以得到沒有符元間干擾(inter symbol interference，ISI)的情況，所以解碼器180可得到最佳的編碼增益(亦即最大似然序列估計值的最佳解)。舉例而言，採用本發明所揭露之通訊信號接收器100(搭配無限脈衝響應濾波器150的架構)，最大似然序列估計值可以得到6dB的編碼增益，而採用先前技術中的通訊信號接收器(搭配DFSE的架構)，最大似然序列估計值僅有3.5dB的編碼增益。即便無限脈衝響應濾波器150會造成雜訊增強效應(noise enhancement)(約1.5dB)，但整體的系統效能仍可得到改善，且硬體架構也相對地簡單許多。
然而，無限脈衝響應濾波器150的架構最令人詬病的缺點在於收斂性的問題。在收斂的過程中，由於沒有使用資料切片器140將訊號限縮在正確解附近，無限脈衝響應濾波器150會有收斂過程爆掉的問題。因此，我們可採用一個變形的實施例來解決此問題。
請參考第2圖，第2圖為本發明通訊信號接收器200之第二實施例的示意圖。第2圖所示之通訊信號接收器200的架構係與第1圖中的通訊信號接收器100類似，兩者不同之處在於通訊信號接收器200之適應性處理電路210另包含一選擇器220，耦接於資料切片器140以及無限脈衝響應濾波器150。於本實施例中，係採用一多工器222來實踐選擇器220，但此並非本發明之限制條件，亦可採用其他種類的選擇器來實踐之，例如：一開關。則多工器222會根據一控制訊號SC選擇性地將輸出訊號SOUT1 或者偵測結果Sd輸出至無限脈衝響應濾波器150，其中當多工器222將輸出訊號SOUT1 輸出至無限脈衝響應濾波器150時，無限脈衝響應濾波器會處理輸出訊號SOUT1 來產生過濾後訊號Sf ；而當多工器222將偵測結果Sd輸出至無限脈衝響應濾波150器時，無限脈衝響應濾波器150會處理偵測結果Sd來產生過濾後訊號Sf 。
值得注意的是，選擇器220可依據控制訊號SC而先輸出偵測結果Sd至無限脈衝響應濾波器150，之後再將輸出訊號SOUT1 輸出至無限脈衝響應濾波器150。舉例而言，在收斂過程中，可選擇輸出偵測結果Sd至無限脈衝響應濾波器150；而當收斂完成之後，再選擇將輸出訊號SOUTl 輸出至無限脈衝響應濾波器150，如此一來，可避免無限脈衝響應濾波器150發生收斂過程爆掉的問題。至於選擇器220切換訊號的時間點，可參照IEEE 802.3的標準規範中所定義的收斂時間來設定，只要不超過其所定義的收斂時間即可。
當然，以上所述之實施例僅用來作為本發明的範例說明，並非本發明的限制條件。熟知此項技藝者應可了解，在不違背本發明之精神下，通訊信號接收器100、200之各種變化皆是可行的，此亦屬於本發明所涵蓋之範疇。
請參考第3圖，第3圖為本發明應用於一通訊信號接收器之訊號處理方法之一操作範例的流程圖，其包含(但不侷限於)以下的步驟(請注意，假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第3圖所示的執行次序來執行)：
步驟302：開始。
步驟304：接收輸入訊號，並依據輸入訊號產生第一訊號。
步驟306：執行加法運算於第一訊號以及過濾後訊號上，以產生輸出訊號。
步驟310：執行硬性決策於輸出訊號上，以產生偵測結果。
步驟312：執行加法運算於輸出訊號以及偵測結果上，以產生錯誤訊號。
步驟320：利用無限脈衝響應濾波器來處理輸出訊號，以產生過濾後訊號。
步驟322：接收輸出訊號，並進行解碼以產生已解碼輸出訊號。
請搭配第3圖所示之各步驟以及第1圖所示之各元件即可瞭解各元件如何運作，為簡潔起見，故於此不再贅述。其中步驟304係由前饋等化器120所執行之，步驟306係由第一加法器130所執行之，步驟310係由資料切片器140所執行之，步驟312係由第二加法器160所執行之，步驟320係由無限脈衝響應濾波器150所執行之，以及步驟322係由解碼器180所執行之。
上述流程之各步驟僅為本發明所舉可行的實施例，並非限制本發明的限制條件，且在不違背本發明之精神的情況下，此方法可另包含其他的中間步驟或者可將幾個步驟合併成單一步驟，以做適當之變化。舉例而言，可另增加一選擇步驟於第3圖中的步驟320之前，以實踐第2圖所示之選擇器210所執行的功能一根據控制訊號SC選擇性地將輸出訊號SOUT1 或者偵測結果Sd輸出至無限脈衝響應濾波器150。如此一來，於收斂過程中，可選擇將偵測結果Sd輸出至無限脈衝響應濾波器150；而於完成收斂之後，可選擇將輸出訊號SOUT1 輸出至無限脈衝響應濾波器150，以避免無限脈衝響應濾波器150發生收斂過程爆掉的問題。
以上所述的實施例僅用來說明本發明之技術特徵，並非用來侷限本發明之範疇。由上可知，本發明提供一種通訊信號接收器及其訊號處理方法。透過利用無限脈衝響應濾波器150來取代傳統的反饋等化器，並將輸入至無限脈衝響應濾波器150的訊號改成未經過資料切片器140處理的輸出訊號SOUT1 ，可讓後端使用單純的解碼器180(例如一維特比解碼器)來進行解碼，以降低解碼器180的複雜度並減少解碼器180的面積。如此一來，解碼器180可得到最佳的編碼增益，來改善整體的系統效能，且硬體架構也十分簡單。此外，可另增加選擇器220(例如一多工器或者一開關)於通訊信號接收器中，以在不同的模式下(例如收斂過程中或者收斂完成之後)切換輸入至無限脈衝響應濾波器150的訊號，來解決無限脈衝響應濾波器150會發生收斂過程爆掉的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200．．．通訊信號接收器
110、210．．．適應性處理電路
120．．．前饋等化器
130．．．第一加法器
140．．．資料切片器
150．．．無限脈衝響應濾波器
160．．．第二加法器
180．．．解碼器
SIN ．．．輸入訊號
S1．．．第一訊號
Sf ．．．過濾後訊號
SOUT1 ．．．輸出訊號
Sd．．．偵測結果
Ser．．．錯誤訊號
SOUT2 ．．．已解碼輸出訊號
220．．．選擇器
222．．．多工器
SC．．．控制訊號
302～322．．．步驟
第1圖為本發明通訊信號接收器之第一實施例的示意圖。
第2圖為本發明通訊信號接收器之第二實施例的示意圖。
第3圖為本發明應用於一通訊信號接收器之訊號處理方法之一操作範例的流程圖。
100．．．通訊信號接收器
110．．．適應性處理電路
120．．．前饋等化器
130．．．第一加法器
140．．．資料切片器
150．．．無限脈衝響應濾波器
160．．．第二加法器
180．．．解碼器
SIN ．．．輸入訊號
S1．．．第一訊號
Sf ．．．過濾後訊號
SOUT1 ．．．輸出訊號
Sd．．．偵測結果
Ser．．．錯誤訊號
SOUT2 ．．．已解碼輸出訊號

Claims (12)

  1. 一種通訊信號接收器，包含有：一第一加法器，用來執行一加法運算於一第一訊號以及一過濾後訊號上以產生一輸出訊號；一資料切片器(slicer)，耦接於該第一加法器，用來執行一硬性決策(hard decision)於該輸出訊號上，以產生一偵測結果；一無限脈衝響應(infinite impulse response，IIR)濾波器，耦接於該資料切片器與該第一加法器，用來處理該輸出訊號以產生該過濾後訊號；以及一選擇器，耦接於該資料切片器以及該無限脈衝響應濾波器，用來根據一控制訊號選擇性地輸出該輸出訊號或者該偵測結果至該無限脈衝響應濾波器，其中當該選擇器輸出該輸出訊號至該無限脈衝響應濾波器時，該無限脈衝響應濾波器處理該輸出訊號以產生該過濾後訊號，以及當該選擇器輸出該偵測結果至該無限脈衝響應濾波器時，該無限脈衝響應濾波器處理該偵測結果以產生該過濾後訊號；其中該選擇器係依據該控制訊號而先輸出該偵測結果至該無限脈衝響應濾波器，之後再輸出該輸出訊號至該無限脈衝響應濾波器。
  2. 如申請專利範圍第1項所述之通訊信號接收器，更包含一解碼器，耦接於該第一加法器，用來接收該輸出訊號並進行解碼以產生 一已解碼輸出訊號。
  3. 如申請專利範圍第2項所述之通訊信號接收器，其中該解碼器係為一維特比(Viterbi)解碼器。
  4. 如申請專利範圍第1項所述之通訊信號接收器，其中該選擇器係為一多工器或者一開關。
  5. 如申請專利範圍第1項所述之通訊信號接收器，更包含：一前饋等化器，耦接於該第一加法器，用來接收一輸入訊號並依據該輸入訊號產生該第一訊號。
  6. 如申請專利範圍第1項所述之通訊信號接收器，更包含：一第二加法器，耦接於該資料切片器，用來執行一加法運算於該輸出訊號以及該偵測結果上以產生一錯誤訊號。
  7. 如申請專利範圍第1項所述之通訊信號接收器，其中該通訊信號接收器係應用於1GBase-T系統或者10Gbase-T系統。
  8. 一種應用於一通訊信號接收器之訊號處理方法，該通訊信號接收器包含有一無限脈衝響應濾波器，該方法包含有：執行一加法運算於一第一訊號以及一過濾後訊號上以產生一輸出訊號； 執行一硬性決策於該輸出訊號上，以產生一偵測結果；利用該無限脈衝響應濾波器來處理該輸出訊號以產生該過濾後訊號；以及根據一控制訊號選擇性地輸出該輸出訊號或者該偵測結果至該無限脈衝響應濾波器，其中，當該輸出訊號係輸出至該無限脈衝響應濾波器時，該無限脈衝響應濾波器處理該輸出訊號以產生該過濾後訊號，以及當該偵測結果係輸出至該無限脈衝響應濾波器時，該無限脈衝響應濾波器處理該偵測結果以產生該過濾後訊號；其中該偵測結果係先輸出至該無限脈衝響應濾波器，之後再輸出該輸出訊號至該無限脈衝響應濾波器。
  9. 如申請專利範圍第8項所述之方法，其另包含接收該輸出訊號並進行解碼以產生一已解碼輸出訊號。
  10. 如申請專利範圍第8項所述之方法，其另包含：接收一輸入訊號並依據該輸入訊號產生該第一訊號。
  11. 如申請專利範圍第8項所述之方法，其另包含：執行一加法運算於該輸出訊號以及該偵測結果上以產生一錯誤訊號。
  12. 如申請專利範圍第8項所述之方法，其係應用於1GBase-T系統 或者10Gbase-T系統。
TW098119912A 2009-06-15 2009-06-15 通訊信號接收器及其訊號處理方法 TWI392296B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098119912A TWI392296B (zh) 2009-06-15 2009-06-15 通訊信號接收器及其訊號處理方法
US12/783,538 US8369396B2 (en) 2009-06-15 2010-05-19 Communication signal receiver and signal processing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098119912A TWI392296B (zh) 2009-06-15 2009-06-15 通訊信號接收器及其訊號處理方法

Publications (2)

Publication Number Publication Date
TW201044830A TW201044830A (en) 2010-12-16
TWI392296B true TWI392296B (zh) 2013-04-01

Family

ID=43306424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119912A TWI392296B (zh) 2009-06-15 2009-06-15 通訊信號接收器及其訊號處理方法

Country Status (2)

Country Link
US (1) US8369396B2 (zh)
TW (1) TWI392296B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363068B2 (en) 2010-08-03 2016-06-07 Intel Corporation Vector processor having instruction set with sliding window non-linear convolutional function
RU2012102842A (ru) 2012-01-27 2013-08-10 ЭлЭсАй Корпорейшн Инкрементное обнаружение преамбулы
US9280315B2 (en) 2011-10-27 2016-03-08 Intel Corporation Vector processor having instruction set with vector convolution function for fir filtering
US8873615B2 (en) * 2012-09-19 2014-10-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and controller for equalizing a received serial data stream
US9923595B2 (en) 2013-04-17 2018-03-20 Intel Corporation Digital predistortion for dual-band power amplifiers
US9680668B2 (en) * 2014-12-16 2017-06-13 Intel Corporation Delay resilient decision feedback equalizer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling
US6626323B2 (en) * 2002-02-21 2003-09-30 Energy Conversion Devices, Inc. Vane heat transfer structure
US6760372B1 (en) * 2000-08-10 2004-07-06 3Com Corporation Adaptive signal processor using an eye-diagram metric
US20040169945A1 (en) * 2002-05-28 2004-09-02 Tomoyuki Hiura Signal processing apparatus and method, and digital date reproducing apparatus
US20060133540A1 (en) * 2004-12-16 2006-06-22 Genesis Microchip Inc. Method and apparatus for reception of data over digital transmission link

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226323B1 (en) * 1998-11-03 2001-05-01 Broadcom Corporation Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US6477200B1 (en) * 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
JP3861588B2 (ja) 2000-11-10 2006-12-20 株式会社リコー 等化装置
TWI231673B (en) * 2002-11-07 2005-04-21 Realtek Semiconductor Corp A modulator used for network transceiver and method thereof
JP2005135532A (ja) 2003-10-30 2005-05-26 Sony Corp 適応等化装置、復号装置、及び誤差検出装置
TWI428000B (zh) * 2008-01-02 2014-02-21 Realtek Semiconductor Corp 時序回復電路及方法
TWI495275B (zh) * 2008-01-31 2015-08-01 Realtek Semiconductor Corp 用於通訊系統中的訊號處理裝置
TWI424696B (zh) * 2010-11-29 2014-01-21 Realtek Semiconductor Corp 抵消信號之時間關聯性的通訊系統與方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling
US6760372B1 (en) * 2000-08-10 2004-07-06 3Com Corporation Adaptive signal processor using an eye-diagram metric
US6626323B2 (en) * 2002-02-21 2003-09-30 Energy Conversion Devices, Inc. Vane heat transfer structure
US20040169945A1 (en) * 2002-05-28 2004-09-02 Tomoyuki Hiura Signal processing apparatus and method, and digital date reproducing apparatus
US20060133540A1 (en) * 2004-12-16 2006-06-22 Genesis Microchip Inc. Method and apparatus for reception of data over digital transmission link

Also Published As

Publication number Publication date
US8369396B2 (en) 2013-02-05
TW201044830A (en) 2010-12-16
US20100316112A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
TWI392296B (zh) 通訊信號接收器及其訊號處理方法
US7599461B2 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data in the presence of an adverse pattern
US7912161B2 (en) Method and apparatus for layer 1 / layer 2 convergence declaration for an adaptive equalizer
US8107522B2 (en) Methods and apparatus for determining receiver filter coefficients for a plurality of phases
US8045606B2 (en) Bidirectional equalizer with improved equalization efficiency using viterbi decoder information and equalization method using the bidirectional equalizer
US8902963B2 (en) Methods and apparatus for determining threshold of one or more DFE transition latches based on incoming data eye
KR100728257B1 (ko) 채널 특성 변화를 이용한 판정 궤환 등화 장치 및 그 방법
EP1038365B1 (en) Method and device for improving DFE performance in a Trellis-coded system
KR20040048787A (ko) 트렐리스 복호기와 연동하여 동작하는 채널등화장치를가지는 단일반송파수신기 및 그의 채널등화방법
CN101106386A (zh) 时域自适应均衡器
JP2007067698A (ja) 通信システムおよび送受信装置
US8971396B1 (en) Windowed-based decision feedback equalizer and decision feedback sequence estimator
US7876866B1 (en) Data subset selection algorithm for reducing data-pattern autocorrelations
US8102908B2 (en) Waveform equalizing device
US20090110046A1 (en) Method and apparatus for equalization using one or more qualifiers
US8315298B2 (en) Method and apparatus for rate-dependent equalization
Meybodi et al. Design and implementation of an on-demand maximum-likelihood sequence estimation (MLSE)
US8233522B2 (en) Decision feedback equalizer for digital TV and method thereof
KR101202112B1 (ko) Ｍｌｓｄ 등화기
US20030007552A1 (en) Reduced alphabet equalizer using iterative equalization
KR100525431B1 (ko) 채널 등화 장치
EP1206094A2 (en) Efficient equalization for the reception of data bursts
CN101958857A (zh) 通讯信号接收器及其信号处理方法
Yoon et al. A novel blind equalizer based on dual-mode MCMA and DD algorithm
JP2012244257A (ja) 等化装置及び等化方法