JP7111962B2

JP7111962B2 - 制御信号送受信システム及び制御信号送受信方法

Info

Publication number: JP7111962B2
Application number: JP2018139520A
Authority: JP
Inventors: 潤松井; 久勝山口
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2018-07-25
Filing date: 2018-07-25
Publication date: 2022-08-03
Anticipated expiration: 2038-07-25
Also published as: US10623172B2; JP2020017853A; US20200036507A1

Description

本発明は、制御信号送受信システム及び制御信号送受信方法に関する。

従来、１つの装置内でデータの送受信を行う通信モジュールに対して、装置内の各モジュールを管理するコントローラが、伝送パラメータや動作チャネルの変更などのポート構成を制御していた。

一方、複数の装置間でのデータ信号の送受信が行われる場合、別の管理装置が各装置内の通信モジュールに対して、並列に上記のような制御のための制御信号を伝送する方法がある。また、装置間で、データ信号の送受信に用いられる通信線とは別の通信線を用いて、制御信号の送受信を行う方法がある。

ただ、これらの方法では装置間の通信線の数が増えるため、実装面積の増加やコストアップに繋がる。そこで、データ信号の送受信に用いられる通信線を用い、データ信号とは別タイミングで制御信号を伝送する方法がある。

特開平５－２８４１２９号公報

しかし、データ信号の送受信に用いられる通信線を用い、データ信号とは別タイミングで制御信号を伝送する方法では、制御信号の伝送期間によってデータ信号の送受信に遅延が発生してしまう問題がある。

１つの側面では、本発明は、データ信号の送受信に遅延を起こさずに制御信号の送受信が可能な制御信号送受信システム及び制御信号送受信方法を提供することを目的とする。

１つの実施態様では、入力される第１のデータ信号の第１の位相を調整することで生成した第２のデータ信号を送信する第１のクロックデータリカバリー回路と、前記第１のデータ信号よりも低い周波数をもち、前記第２のデータ信号の送信先の装置を制御する制御信号を受け、前記制御信号の信号レベルが第１のレベルの場合、前記第１の位相の調整量を表す第１の位相コードに対して加える付加位相コードの大きさを周期的に変えることで前記第２のデータ信号にジッタを印加し、前記信号レベルが前記第１のレベルとは異なる第２のレベルの場合、前記付加位相コードを０に固定するジッタ印加回路と、を備えた送信回路と、前記第２のデータ信号を受信し、前記第２のデータ信号の第２の位相を調整した第３のデータ信号を生成する第２のクロックデータリカバリー回路と、前記第２の位相の調整量を表す第２の位相コードから前記制御信号を復元する制御信号復元回路と、を備えた受信回路と、を有する制御信号送受信システムが提供される。

また、１つの実施態様では、制御信号送受信方法が提供される。

１つの側面では、本発明は、データ信号の送受信に遅延を起こさずに制御信号の送受信が可能となる。

第１の実施の形態の制御信号送受信システムの一例を示す図である。第２の実施の形態の制御信号送受信システムの一例を示す図である。送信回路の一例を示す図である。受信回路の一例を示す図である。ピークフィルタの一例を示す図である。制御信号復元回路による制御信号の復元例を示す図である。第３の実施の形態の制御信号送受信システムにおける受信回路の一例を示す図である。位相コード判定回路の一例を示す図である。第３の実施の形態の制御信号送受信システムにおける制御信号復元回路による制御信号の復元例を示す図である。

以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態の制御信号送受信システムの一例を示す図である。

制御信号送受信システム１０は、たとえば、異なる装置間でデータ信号とともに制御信号を送受信するシステムである。制御信号は、たとえば、通信モジュールの伝送パラメータや動作チャネルの変更などを行う信号であり、データ信号よりも周波数が低い。たとえば、データ信号の周波数が２５ＧＨｚの場合、制御信号の周波数は１００ｋＨｚ、１ＧＨｚなどである。

制御信号送受信システム１０は、送信回路１１と受信回路１２を有する。
送信回路１１は、ＣＤＲ（Clock Data Recovery）回路１１ａ、ジッタ印加回路１１ｂを有する。ＣＤＲ回路１１ａは、入力されるデータ信号（入力データ）の位相を調整する。そして、ＣＤＲ回路１１ａは、位相調整により生成されたデータ信号を送信する。ジッタ印加回路１１ｂは、データ信号の送信先の装置を制御する制御信号を受ける。そして、ジッタ印加回路１１ｂは、制御信号の信号レベルがＨ（High）レベルまたはＬ（Low）レベルの一方の場合、入力データの位相の調整量を表す位相コードに対して加える付加位相コードの大きさを周期的に変える。これによって、送信されるデータ信号にジッタが印加される。制御信号の信号レベルがＨレベルまたはＬレベルの他方の場合、ジッタ印加回路１１ｂは、付加位相コードを０に固定する。この場合、送信されるデータ信号には、付加位相コードによるジッタが印加されない。

以下の説明では、ジッタ印加回路１１ｂは、制御信号の信号レベルがＨレベル（たとえば、電源電圧レベル）の場合、位相コードに対して周期的に変化する付加位相コードを加え、Ｌレベル（たとえば、０Ｖ）の場合、付加位相コードを０に固定するものとする。

なお、周期的に大きさが変化する付加位相コードの周波数は、制御信号の変化を表現できるようにするために、制御信号の周波数よりは高く、入力データの位相調整を妨げすぎないように、入力データの周波数よりは十分低いことが望ましい。また、付加位相コードの振幅は、大きすぎるとジッタの最大量が多くなりすぎるため、正常なデータ通信が行える範囲で、適切に設定される。

受信回路１２は、ＣＤＲ回路１２ａ、制御信号復元回路１２ｂを有する。ＣＤＲ回路１２ａは、データ信号を受信するとともに、受信したデータ信号の位相を調整することで受信データを生成する。制御信号復元回路１２ｂは、受信したデータ信号の位相の調整量を表す位相コードから制御信号を復元する。

以下、第１の実施の形態の制御信号送受信システム１０の動作例を説明する。
図１に示すように、入力データとともに、パルス波形の制御信号が送信回路１１に入力される。制御信号の信号レベルがＨレベルのとき、ジッタ印加回路１１ｂは、位相コードに対して、大きさが周期的に変化する付加位相コードを加える。これにより、ＣＤＲ回路１１ａが送信するデータ信号に付加位相コードによるジッタが印加される。一方、制御信号の信号レベルがＬレベルのとき、ジッタ印加回路１１ｂは、付加位相コードを０に固定する。これにより、ＣＤＲ回路１１ａが送信するデータ信号に付加位相コードによるジッタが印加されない。

図１には、送信回路１１が送信するデータ信号のアイ波形の例が示されている。付加位相コードによるジッタが印加されているときのジッタ量はＪ_ｈｉｇｈであり、付加位相コードによるジッタが印加されていないときのジッタ量（回路や伝送路起因のジッタによるもの）はＪ_ｌｏｗよりも多い。

受信回路１２において、ＣＤＲ回路１２ａは、データ信号を受信するとともに、受信したデータ信号の位相を調整した受信データを生成する。制御信号復元回路１２ｂは、受信したデータ信号の位相の調整量を表す位相コードから制御信号を復元する。

たとえば、ジッタ量がＪ_ｈｉｇｈであるときの位相コードは、ジッタ量がＪ_ｌｏｗであるときの位相コードよりも振幅が大きい。制御信号復元回路１２ｂは、たとえば、図１に示すように、位相コードの振幅が閾値ＴＨ以上のときに、付加位相コードによるジッタが印加されていると判定する。そして、制御信号復元回路１２ｂは、付加位相コードによるジッタが印加されていると判定している期間の信号レベルをＨレベルとした制御信号を生成する。また、制御信号復元回路１２ｂは、位相コードの振幅が閾値ＴＨより小さいときに、付加位相コードによるジッタが印加されていないと判定し、そのときの信号レベルをＬレベルとした制御信号を生成する。

以上のように、第１の実施の形態の制御信号送受信システム１０では、ＣＤＲ回路１１ａの位相コードに大きさが周期的に変化する付加位相コードを加えるか否かにより、送信されるデータ信号Ｄｓにジッタ量変化として制御信号が付加される。これにより、データ信号とは別のタイミングで制御信号を送信する方式のようにデータ信号の送受信に遅延が発生することがない。つまり、データ信号の送受信を遅延させることなく、制御信号の送受信が可能となる。

また、データ信号と同じ通信線により制御信号を送受信できるため、装置間の通信線数の増大を抑制できる。これにより、実装面積の増加を抑えられるとともに、制御信号送受信システム１０のコストダウンが期待できる。

また、送信回路１１は、ＣＤＲ機能を有する既存の送信回路に対して、上記のようなジッタ印加回路１１ｂを追加するだけで、制御信号をデータ信号とともに送信できる。また、受信回路１２は、ＣＤＲ機能を有する既存の受信回路に対して、上記のような制御信号復元回路１２ｂを追加するだけで、制御信号を復元できる。ジッタ印加回路１１ｂや制御信号復元回路１２ｂは、比較的小規模な回路で実現できるため、送信回路１１や受信回路１２の回路規模の増大を抑制できる。

（第２の実施の形態）
図２は、第２の実施の形態の制御信号送受信システムの一例を示す図である。
第２の実施の形態の制御信号送受信システム２０は、通信を行う装置２１，２２を有する。装置２１は、コントローラ２１ａと、通信モジュール２１ｂを有し、装置２２も、コントローラ２２ａと通信モジュール２２ｂを有する。

コントローラ２１ａは、たとえば、通信モジュール２２ｂの伝送パラメータや動作チャネルの変更などを行う制御信号を、通信モジュール２１ｂに送信させる。コントローラ２２ａは、たとえば、通信モジュール２１ｂの伝送パラメータや動作チャネルの変更などを行う制御信号を、通信モジュール２２ｂに送信させる。

通信モジュール２１ｂは、受信回路２１ｂ１と送信回路２１ｂ２を有する。通信モジュール２２ｂも、送信回路２２ｂ１と受信回路２２ｂ２を有する。
受信回路２１ｂ１，２２ｂ２と送信回路２１ｂ２，２２ｂ１は、ＣＤＲ機能を有し、以下に示すように、データ信号と制御信号とを同時に送信または受信可能である。

なお、装置２１，２２は、通信モジュール２１ｂ，２２ｂ以外に、他の回路モジュールを有していてもよい。
図３は、送信回路の一例を示す図である。図３では、図２に示した送信回路２１ｂ２の例が示されているが、送信回路２２ｂ１も同様の回路構成である。

送信回路２１ｂ２は、ＣＤＲ回路３０、ジッタ印加回路３１を有する。
ＣＤＲ回路３０は、たとえば、図３に示されているように、増幅器３０ａ、データ判定回路３０ｂ、位相判定回路３０ｃ、位相検出器３０ｄ、デジタルフィルタ３０ｅ、位相補間器３０ｆを有する。

増幅器３０ａは、入力データＤｉｎを増幅する。入力データＤｉｎは、たとえば、通信モジュール２１ｂ内で生成されたデータ、または他の回路モジュールから入力されるデータである。

データ判定回路３０ｂは、位相補間器３０ｆから供給されるクロック信号ＣＫの立ち上がりタイミングにおける、増幅器３０ａの出力信号の大きさに基づいて、信号レベルが０（Ｌレベル）か１（Ｈレベル）のデータ信号Ｄｓ（送信データ）を生成する。

位相判定回路３０ｃは、クロック信号ＣＫの立ち下がりタイミングにおける、増幅器３０ａの出力信号の大きさに基づいて、１または０の信号を出力する。
位相検出器３０ｄは、データ信号Ｄｓと、位相判定回路３０ｃの出力信号とに基づいて、データ信号Ｄｓとクロック信号ＣＫとの位相差を示す信号を出力する。

デジタルフィルタ３０ｅは、位相検出器３０ｄが出力した位相差を示す信号をフィルタリングして、デジタル値である位相コードＰを出力する。
位相補間器３０ｆは、位相コードＰに付加位相コードＰａが加えられたコードＰ＋Ｐａに基づいた位相調整量で、基準クロックＣＫｒの位相を調整することでクロック信号ＣＫを生成する。

ジッタ印加回路３１は、加算器３１ａ、スイッチ３１ｂ、位相コード生成器３１ｃを有する。
加算器３１ａは、位相コードＰに付加位相コードＰａを加える。

スイッチ３１ｂは、制御信号ｃｎｔの信号レベルに応じて、周期的に大きさが変化する位相コードＰｂと、固定値“０”の何れか一方を、付加位相コードＰａとして出力する。以下の説明では、スイッチ３１ｂは、制御信号ｃｎｔの信号レベルがＨレベルの場合、付加位相コードＰａとして、位相コードＰｂを出力し、制御信号ｃｎｔの信号レベルがＬレベルの場合、付加位相コードＰａとして、固定値“０”を出力する。

位相コード生成器３１ｃは、周期的に大きさが変化する位相コードＰｂを生成する。位相コード生成器３１ｃは、たとえば、周波数ｆ_ｍ（周期Ｔ_ｍ＝１／ｆ_ｍ）の正弦波形の位相コードＰｂを生成する正弦波発生器である。周波数ｆ_ｍは、制御信号のｃｎｔの信号レベルの変化を表現できるようにするために、制御信号の周波数よりは高く、入力データＤｉｎの位相調整を妨げすぎないように、入力データＤｉｎの周波数よりは十分低いことが望ましい。また、位相コードＰｂの振幅は、大きすぎるとジッタの最大量が多くなりすぎるため、正常なデータ通信が行える範囲で、適切に設定される。

上記のような、送信回路２１ｂ２では、制御信号ｃｎｔの信号レベルがＨレベルのとき、位相コードＰに付加位相コードＰａとして、周波数ｆ_ｍで大きさが変化する位相コードＰｂが加わる。このため、データ信号Ｄｓには、位相コードＰｂに基づくジッタが印加される。一方、制御信号ｃｎｔの信号レベルがＬレベルのとき、付加位相コードＰａが０に固定されるため、データ信号Ｄｓには、位相コードＰｂに基づくジッタは印加されない。

図４は、受信回路の一例を示す図である。図４では、図２に示した受信回路２２ｂ２の例が示されているが、受信回路２１ｂ１も同様の回路構成である。
受信回路２２ｂ２は、ＣＤＲ回路４０、制御信号復元回路４１を有する。

ＣＤＲ回路４０は、送信回路２１ｂ２のＣＤＲ回路３０と同様に、増幅器４０ａ、データ判定回路４０ｂ、位相判定回路４０ｃ、位相検出器４０ｄ、デジタルフィルタ４０ｅ、位相補間器４０ｆを有する。

ＣＤＲ回路４０の各要素の機能は、ＣＤＲ回路３０の各要素の機能と同じであるが、増幅器４０ａは、送信回路２１ｂ２が送信したデータ信号Ｄｓを増幅し、データ判定回路４０ｂは、受信データＤｏｕｔを出力する。また、デジタルフィルタ４０ｅが出力する位相コードＰは、位相補間器４０ｆに供給されるとともに、制御信号復元回路４１に供給される。

制御信号復元回路４１は、位相コードＰから、前述の周波数ｆ_ｍで変化する成分を抽出し、抽出した成分と所定の閾値との比較結果に基づいて、制御信号を復元する。制御信号復元回路４１は、ピークフィルタ４１ａと判定器４１ｂを有する。

ピークフィルタ４１ａは、位相コードＰから、周波数ｆ_ｍで変化する成分を抽出する。図４には、ピークフィルタ４１ａの特性の例が示されている。横軸は周波数、縦軸はデシベル（ｄＢ）を示す。周波数ｆ_ｍの周辺の周波数帯以外の成分は、カットされる。

判定器４１ｂは、ピークフィルタ４１ａの出力信号ｃｏｄｅ（抽出された成分）の振幅と、閾値との比較結果に基づいて制御信号ｃｎｔを復元する。判定器４１ｂは、たとえば、制御信号ｃｎｔの周期で、上記の比較を行う。そして、判定器４１ｂは、図４に示されているように、ピークフィルタ４１ａの出力信号ｃｏｄｅの振幅が閾値ＴＨ以上の場合、１を出力し、振幅が閾値ＴＨより小さい場合、０を出力することで、制御信号ｃｎｔを復元する。

図５は、ピークフィルタの一例を示す図である。
ピークフィルタ４１ａは、正弦波発生器４１ａ１、乗算器４１ａ２、ローパスフィルタ４１ａ３、ハイパスフィルタ４１ａ４を有する。

正弦波発生器４１ａ１は、周波数ｆ_ｍの正弦波を発生する。
乗算器４１ａ２は、位相コードＰと上記正弦波との乗算結果を出力する。
ローパスフィルタ４１ａ３は、乗算器４１ａ２が出力する乗算結果の周波数成分のうち、周波数ｆ_ｍよりも高い周波数成分をカットする。

ハイパスフィルタ４１ａ４は、乗算器４１ａ２が出力する乗算結果の周波数成分のうち、周波数ｆ_ｍよりも低い周波数成分をカットする。
図６は、制御信号復元回路による制御信号の復元例を示す図である。図６には、位相コードＰと、ローパスフィルタ４１ａ３の入力と、ハイパスフィルタ４１ａ４の出力と、制御信号ｃｎｔの時間変化の例が示されている。

図６の例では、判定器４１ｂは、ハイパスフィルタ４１ａ４の出力（出力信号ｃｏｄｅ）が０．５以上の場合、制御信号ｃｎｔとして１を出力し、０．５より小さい場合、制御信号ｃｎｔとして０を出力している。

以上のような第２の実施の形態の制御信号送受信システム２０では、周波数ｆ_ｍで大きさが変化する位相コードＰｂによるデータ信号Ｄｓに対するジッタの印加の有無によって制御信号ｃｎｔが送信される。これにより、データ信号Ｄｓとは別のタイミングで制御信号ｃｎｔを送信する方式のようにデータ信号Ｄｓの送受信に遅延が発生することがない。つまり、データ信号Ｄｓの送受信を遅延させることなく、制御信号ｃｎｔの送受信が可能となる。

また、データ信号Ｄｓと同じ通信線により制御信号ｃｎｔを送受信できるため、装置２１，２２間の通信線数の増大を抑制できる。
また、送信回路２１ｂ２は、ＣＤＲ機能を有する既存の送信回路に対して、上記のようなジッタ印加回路３１を追加するだけで、制御信号ｃｎｔをデータ信号Ｄｓとともに送信できる。また、受信回路２２ｂ２は、ＣＤＲ機能を有する既存の受信回路に対して、上記のような制御信号復元回路４１を追加するだけで、制御信号ｃｎｔを復元できる。ジッタ印加回路３１や制御信号復元回路４１は、比較的小規模な回路で実現できるため、送信回路２１ｂ２や受信回路２２ｂ２の回路規模の増大を抑制できる。

また、受信回路２２ｂ２の制御信号復元回路４１は、位相コードＰから、周波数ｆ_ｍで変化する成分を抽出し、抽出した成分と所定の閾値との比較結果に基づいて、データ信号Ｄｓに位相コードＰｂによるジッタが印加されているか否かを判定する。これにより、位相コードＰの他の周波数成分に邪魔されることなく、データ信号Ｄｓに位相コードＰｂによるジッタが印加されているか否かを精度よく判定でき、制御信号ｃｎｔの復元精度を高められる。

（第３の実施の形態）
図７は、第３の実施の形態の制御信号送受信システムにおける受信回路の一例を示す図である。第３の実施の形態の制御信号送受信システムの送信回路については、第２の実施の形態の制御信号送受信システム２０の送信回路２１ｂ２と同じである。

第３の実施の形態の制御信号送受信システムにおける受信回路５０において、図４に示した受信回路２２ｂ２と同じ要素（ＣＤＲ回路４０）については同一符号が付されている。受信回路５０は、制御信号復元回路５１が、受信回路２２ｂ２の制御信号復元回路４１と異なっている。

制御信号復元回路５１は、位相コードＰの振幅と閾値との比較結果に基づいて制御信号ｃｎｔを復元する位相コード判定回路５１ａを有する。
図８は、位相コード判定回路の一例を示す図である。

位相コード判定回路５１ａは、べき乗計算器５１ａ１、増幅器５１ａ２、ローパスフィルタ５１ａ３、閾値判定器５１ａ４を有する。
べき乗計算器５１ａ１は、位相コードＰの２乗を計算する。

増幅器５１ａ２は、べき乗計算器５１ａ１の出力信号を増幅する。
ローパスフィルタ５１ａ３は、増幅器５１ａ２の出力信号の高周波数成分（たとえば、データ信号Ｄｓの周波数に対応した成分）をカットする。

閾値判定器５１ａ４は、ローパスフィルタ５１ａ３の出力信号と、閾値との比較結果に基づいて制御信号ｃｎｔを復元する。閾値判定器５１ａ４は、たとえば、制御信号ｃｎｔの周期で、上記の比較を行う。そして、閾値判定器５１ａ４は、ローパスフィルタ５１ａ３の出力信号が閾値よりも大きい場合、１を出力し、ローパスフィルタ５１ａ３の出力信号が閾値以下の場合、０を出力することで、制御信号ｃｎｔを復元する。

図９は、第３の実施の形態の制御信号送受信システムにおける制御信号復元回路による制御信号の復元例を示す図である。図９には、位相コードＰと、ローパスフィルタ５１ａ３の入力と、ローパスフィルタ５１ａ３の出力と、制御信号ｃｎｔの時間変化の例が示されている。

図９の例では、判定器４１ｂは、ローパスフィルタ５１ａ３の出力が、たとえば、２以上の場合、制御信号ｃｎｔとして１を出力し、２より小さい場合、制御信号ｃｎｔとして０を出力している。

以上のような制御信号復元回路５１を有する第３の実施の形態の制御信号送受信システムにおいても、第２の実施の形態の制御信号送受信システム２０と同様に、データ信号Ｄｓの送受信を遅延させることなく、制御信号ｃｎｔの送受信が可能となる。

さらに、上記のような制御信号復元回路５１は、図５に示した制御信号復元回路４１よりも簡素な構成となるため、受信回路５０の回路規模を、第２の実施の形態の制御信号送受信システム２０の受信回路２１ｂ１，２２ｂ２よりも小さくできる。

以上、実施の形態に基づき、本発明の制御信号送受信システム及び制御信号送受信方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。

１０制御信号送受信システム
１１送信回路
１１ａ，１２ａＣＤＲ回路
１１ｂジッタ印加回路
１２受信回路
１２ｂ制御信号復元回路
Ｊ_ｈｉｇｈ，Ｊ_ｌｏｗジッタ量
ＴＨ閾値

Claims

入力される第１のデータ信号の第１の位相を、第１の位相コードと付加位相コードとの和により表される調整量で調整することで生成した第２のデータ信号を送信するとともに、クロック信号と前記第２のデータ信号との位相差に基づいて前記第１の位相コードを生成する第１のクロックデータリカバリー回路と、前記第１のデータ信号よりも低い周波数をもち、前記第２のデータ信号の送信先の装置を制御する制御信号を受け、前記制御信号の信号レベルが第１のレベルの場合、前記付加位相コードの大きさを周期的に変えることで、前記第１のクロックデータリカバリー回路に前記第２のデータ信号に対してジッタを印加させ、前記信号レベルが前記第１のレベルとは異なる第２のレベルの場合、前記付加位相コードを０に固定するジッタ印加回路と、を備えた送信回路と、
前記第２のデータ信号を受信し、前記第２のデータ信号の第２の位相を調整した第３のデータ信号を生成する第２のクロックデータリカバリー回路と、前記第２の位相の調整量を表す第２の位相コードから前記制御信号を復元する制御信号復元回路と、を備えた受信回路と、
を有する制御信号送受信システム。
前記ジッタ印加回路は、前記制御信号の前記信号レベルが前記第１のレベルの場合、前記付加位相コードの大きさを、所定の周波数の正弦波にしたがって変化させる、請求項１に記載の制御信号送受信システム。
前記制御信号復元回路は、前記第２の位相コードから、前記所定の周波数で変化する成分を抽出し、前記成分と閾値との比較結果に基づいて、前記制御信号を復元する、請求項２に記載の制御信号送受信システム。
前記制御信号復元回路は、前記第２の位相コードの振幅と閾値との比較結果に基づいて、前記制御信号を復元する、請求項２に記載の制御信号送受信システム。
送信回路の第１のクロックデータリカバリー回路は、入力される第１のデータ信号の第１の位相を、第１の位相コードと付加位相コードとの和により表される調整量で調整することで生成した第２のデータ信号を送信するとともに、クロック信号と前記第２のデータ信号との位相差に基づいて前記第１の位相コードを生成し、
前記送信回路のジッタ印加回路は、前記第１のデータ信号よりも低い周波数をもち、前記第２のデータ信号の送信先の装置を制御する制御信号を受け、前記制御信号の信号レベルが第１のレベルの場合、前記付加位相コードの大きさを周期的に変えることで、前記第１のクロックデータリカバリー回路に前記第２のデータ信号に対してジッタを印加させ、前記信号レベルが前記第１のレベルとは異なる第２のレベルの場合、前記付加位相コードを０に固定し、
受信回路の第２のクロックデータリカバリー回路は、前記第２のデータ信号を受信して、前記第２のデータ信号の第２の位相を調整した第３のデータ信号を生成し、
前記受信回路の制御信号復元回路は、前記第２の位相の調整量を表す第２の位相コードから前記制御信号を復元する、
制御信号送受信方法。