KR20140031768A - 위상고정루프를 사용하는 직렬 링크 - Google Patents

Abstract

본 발명은 수신되는 데이터의 전송 속도에 부응하는 기준 클럭을 생성하는 위상고정루프를 이용하는 직렬 링크에 관한 것이다.
본 발명에서는 기준 클럭과 수신되는 데이터의 클럭을 비교하는 주파수 비교기와, 주파수 비교기로부터 출력되는 비교값을 입력으로 하여 위상고정루프의 분배비를 출력하는 PLL 분배 제어기를 포함하고, PLL 분배 제어기 출력 신호를 이용하여 위상고정루프에서 생성되는 주파수를 분배하는 것을 특징으로 하는 직렬 링크가 제공된다.

Description

위상고정루프를 사용하는 직렬 링크{SERIAL LINK WITH PHASE LOCKED LOOP}

본 발명은 위상고정루프를 사용하는 직렬 링크에 관한 것으로서, 위상 보간기의 최적 동작 주파수에서 동작 가능한 주파수를 생성하는 위상고정루프를 사용하는 직렬 링크에 관한 것이다.

최근, 통신 기술이 발달함에 따라 데이터의 전송 속도가 초당 수십에서 수백 기가 비트에 이르게 되었다. 일반적으로, 이러한 초고속 통신에서는 병렬 인터페이스 장치 보다는 직렬 인터페이스 장치가 많이 사용된다. 그 이유는, 송수신되는 데이터의 각 비트들간의 크로스 토크(crosstalk), 노이즈 커플링(noise coupling) 등에 의해 병렬 인터페이스 장치의 최대 전송 거리 및 전송 속도가 제한되기 때문이다.

직렬 인터페이스 장치는 병렬 형식의 데이터를 직렬 형식으로 변환하여 전송 하고, 직렬 형식의 데이터를 수신하여 다시 병렬 형식으로 변환한다. 이러한 직렬 인터페이스 장치는 클럭과 데이터를 동시에 각각 전송하는 병렬 인터페이스 장치와는 달리, 클럭 정보를 포함하는 데이터 신호만을 전송한다. 그 이유는, 초고속 통신에서 데이터들의 단위 간격(unit interval)이 보통 1ns이하로 매우 짧고, 전송 거리가 길기 때문에, 클럭과 데이터를 동시에 전송하면 수신단에서 클럭과 데이터에 스큐가 발생될 수 있기 때문이다. 따라서, 송신단에서는 클럭 정보를 포함하는 데이터로 변환하여 전송하고, 수신단에서는 수신된 데이터로부터 클럭과 데이터를 추출해야 한다. 여기에서, 클럭 정보를 포함하는 데이터 신호로부터 클럭과 데이터를 추출하는 기능을 수행하는 것이 데이터 복원 장치 또는 시리얼 링크라 한다.

일반적으로, 시리얼 링크는 오버 샘플링(oversampling) 구조, 트랙킹(tracking) 구조, 위상 보간기(phase interpolation) 구조 등으로 구현될 수 있다.

오버 샘플링 구조에 의한 데이터의 복원 과정은 다음과 같다. 먼저, 수신단에서 복수의 샘플링 클럭을 발생하고, 수신되는 직렬 데이터를 상기 복수의 샘플링 클럭을 이용하여 일정 간격으로 래치한다. 상기 래치된 데이터로부터 트랜지션(transition) 구간을 검출하고, 상기 래치된 데이터 중에서 상기 트랜지션 구간으로부터 가장 멀리 떨어진 데이터를 유효 데이터로서 출력한다. 여기에서, 상기 샘플링 클럭의 개수는 하나의 데이터로부터 몇 개의 데이터를 래치할 것인가에 따라 다양하게 변경될 수 있다.

트랙킹 구조에 의한 데이터의 복원 과정은 다음과 같다. 먼저, 수신단에서 데이터의 중앙에 위치가 고정되는 클럭과, 데이터의 에지를 추종하는 클럭을 포함하는 두 개의 샘플링 클럭을 발생한다. 두 개의 샘플링 클럭을 이용하여 수신되는 데이터를 일정 간격으로 래치하고, 상기 고정된 샘플링 클럭에 의해 래치된 데이터를 유효 데이터로서 검출한다.

위상 보간기 구조에 의한 데이터의 복원 과정은 다음과 같다. 먼저, 수신단에서 복수의 샘플링 클럭과, 상기 샘플링 클럭들 사이에서 데이터의 에지를 추종하는 추종 클럭을 발생한다. 복수의 샘플링 클럭과 상기 추종 클럭을 이용하여 수신되는 데이터를 일정 간격으로 래치하고, 상기 추종 클럭에 의해 검출된 트랜지션 구간에서 가장 먼 곳의 데이터를 유효 데이터로서 검출한다.

도 1은 종래 위상 보간기 구조에 의한 시리얼 링크의 블록도이며, 도 2는 종래 시리얼 링크를 구성하는 PLL로부터 위상 보간기로 입력되는 신호를 도시한 것이다. 위상 보간기를 갖는 직렬 링크는 입력되는 1비트 데이터를 클럭조정신호(I', Q')에 따라 클럭을 재조정한 후 1비트씩 수신하는 샘플러와, 쉬프트 레지스터 등으로 구성되어 샘플러로부터 1비트씩 입력되는 데이터를 정해진 n개 병렬 데이터로 변환하는 직병렬 변환기와, 직병렬 변환기로부터 데이터를 수신한 후 위상 증가 신호(up 신호)와 위상 감소 신호(down 신호)를 생성하는 클럭 복원 루프 필터와, 클럭 복원 루프 필터로부터 출력되는 위상 증감 신호(up/down 신호)를 이용하여 위상고정루프(PLL)로부터 입력되는 두 개의 기준 위상 신호(Iref, Qref)를 위상 보간하여 복원된 클럭(I', Q')을 생성하는 위상 보간기로 구성된다. 여기서 위상고정루프를 구성하는 주파수 위상 검출기의 입력으로는 궤환 입력과 입력 클럭을 사용한다. 고속 직렬 전송에서 (1) 입력되는 데이터에 입력 클럭을 함께 송부하는 방식과 (2) 클럭은 송부하지 않고 데이터만을 송부하는 방식이 있다. 전자의 경우에는 입력 클럭을 일부 보정한 후 위상고정루프의 입력으로 사용하고, 후자의 경우에는 데이터로부터 클럭을 복원하고 복원된 클럭을 위상고정루프의 입력으로 사용한다.

위상 보간기는 최적으로 동작할 수 있는 동작 주파수의 범위가 넓지 않은데 도 1에 제시된 종래 직렬 링크의 경우 위상고정루프에 입력되는 입력 클럭이 일정하지 않기 때문에 위상고정루프에서 위상 보간기로 인가되는 주파수가 위상 보간기가 동작하는 최적의 주파수 범위로 세팅할 수 없는 문제점이 있었다.

특허문헌 1: 미국등록특허 US7,127,017 (등록일: 2006년 10월 24일)

본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 위상고정루프에서 위상 보간기로 출력하는 기준 위상 신호(Iref, Qref)가 위상 보간기 동작하는 최적의 동작 주파수 범위의 주파수를 갖도록 용이하게 조절할 수 있는 직렬 링크를 제공하고자 하는 것이다.

본 발명의 상기 목적은 수신되는 직렬 데이터를 병렬 데이터로 복원하는 직렬 링크에 있어서, 위상고정루프와, 기준 클럭과 입력 데이터로부터 복원된 입력 클럭을 비교하는 주파수 비교기와, 상기 주파수 비교기로부터 출력되는 비교값을 입력받아 위상고정루프의 분주비를 출력하는 PLL 분배 제어기를 포함하고, 상기 위상고정루프는 PLL 분배 제어기 출력 신호를 이용하여 출력 주파수를 상기 분주비로 분주하는 것을 특징으로 하는 직렬 링크에 의해서 달성 가능하다.

본 발명에 따른 위상고정루프를 사용하는 직렬 링크는 빠른 전송 속도에서도 위상 보간기에서 최적으로 동작할 수 있는 기준 주파수를 생성하는 위상고정루프에 의해서 직렬 데이터의 아이 오픈 영역내에서 샘플링 클럭 신호의 에지가 복수 개 존재하도록 샘플링 클럭 신호를 발생하여 데이터 복원시 에러 발생을 감소시킬 수 있는 효과가 있다.

도 1은 종래 위상 보간기 구조에 의한 시리얼 링크의 블록도.
도 2는 종래 시리얼 링크를 구성하는 PLL로부터 위상 보간기로 입력되는 신호를 나타내는 블록도.
도 3은 본 발명에 따른 위상 보간기를 사용하는 직렬 링크의 블록도.

이하에서, 본 발명에 따른 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명하도록 한다.

도 3은 본 발명에 따른 위상 보간기를 사용하는 직렬 링크의 블록도이다. 위상 보간기를 갖는 직렬 링크는 입력되는 1비트 데이터를 클럭조정신호(I', Q')에 따라 클럭을 재조정한 후 1비트씩 수신하는 샘플러와, 쉬프트 레지스터 등으로 구성되어 샘플러로부터 1비트씩 입력되는 데이터를 정해진 n개(본 발명에서는 10개로 가정함) 병렬 데이터로 변환하는 직병렬 변환기와, 직병렬 변환기로부터 데이터를 수신한 후 위상 증가 신호(up 신호)와 위상 감소 신호(down 신호)를 생성하는 클럭 복원 루프 필터와, 클럭 복원 루프 필터로부터 출력되는 위상 증감 신호(up/down 신호)를 이용하여 위상고정루프(PLL)로부터 입력되는 두 개의 기준 위상 신호(Iref, Qref)를 위상 보간하여 복원된 클럭(I', Q')을 생성하는 위상 보간기로 구성된다.

여기서 위상고정루프를 구성하는 주파수 위상 검출기의 입력으로는 궤환 입력과 입력 클럭을 사용한다. 고속 직렬 전송에서 (1) 입력되는 데이터에 입력 클럭을 함께 송부하는 방식과 (2) 클럭은 송부하지 않고 데이터만을 송부하는 방식이 있다. 전자의 경우에는 입력 클럭을 일부 보정한 후 위상고정루프의 입력으로 사용하고, 후자의 경우에는 데이터로부터 클럭을 복원하고 복원된 클럭을 위상고정루프의 입력 클럭으로 사용하였다.

본 발명에 따른 직렬 링크에서는 위상고정루프에서 출력되는 주파수 범위가 위상 보간기가 최적으로 동작하는 주파수 범위 내로 세팅하기 위하여 위상고정루프에 1/N 분주기를 추가하고, 입력 클럭을 기준 클럭과 비교하는 주파수 비교기와, 주파수 비교기의 출력 제어값에 따라 PLL 분배기를 제어하는 분주비를 생성하는 PLL 분주 제어기를 구비하도록 하였다.

PLL 분주 제어기 출력(N)을 이용하여 1/10 분주된 PLL 주파수를 N배만큼 빠르게 분주하여 위상 보간기에 입력되도록 하였다. 이때 주파수 비교기의 입력으로 사용하는 기준 클럭은 (1) 직렬 링크 내부에 크리스탈 등을 구비하고 직렬 링크 내부에서 생성하도록 하거나 (2) 직렬 링크 외부에서 생성하여 직렬 링크외 기타 외부 장치로부터 인가받도록 구성할 수도 있음은 물론이다. 위상고정루프에서 1/10 분주기를 사용하는 것은 전술한 바와 같이 입력되는 직렬 데이터를 10비트의 병렬 데이터로 변환하기 때문에 10배 빠른 클럭이 필요하기 때문이다.

본 발명의 직렬 링크에서는 위상고정루프를 사용하는 것으로 설명하였으나, 위상고정루프 대신에 지연고정루프(Delay Locked Loop)를 사용할 수 있다.

상기에서 본 발명의 특정한 실시예가 설명 및 도시되었지만, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당업자에 의하여 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같이 변형된 실시예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 청구범위 안에 속한다고 해야 할 것이다.

Claims (2)

1. 수신되는 직렬 데이터를 병렬 데이터로 복원하는 직렬 링크에 있어서,
   위상고정루프와,
   기준 클럭과 입력 데이터로부터 복원된 입력 클럭을 비교하는 주파수 비교기와,
   상기 주파수 비교기로부터 출력되는 비교값을 입력받아 위상고정루프의 분주비를 출력하는 PLL 분배 제어기를 포함하고,
   상기 위상고정루프는 PLL 분배 제어기 출력 신호를 이용하여 출력 주파수를 상기 분주비로 분주하는 것을 특징으로 하는 직렬 링크.
   
2. 제 1항의 직렬 링크에는
   입력되는 1비트 데이터를 클럭을 재조정한 후 1비트씩 수신하는 샘플러와, 상기 샘플러로부터 1비트씩 입력되는 데이터를 정해진 n개 병렬 데이터로 변환하는 직병렬 변환기와, 상기 직병렬 변환기로부터 데이터를 수신한 후 위상 증가 신호와 위상 감소 신호를 생성하는 클럭 복원 루프 필터와, 상기 클럭 복원 루프 필터로부터 출력되는 위상 증가 신호 및 위상 감소 신호를 이용하여 상기 위상고정루프로부터 입력되는 두 개의 기준 위상 신호를 보간하여 복원된 클럭을 생성하는 위상 보간기를 더 구비하는 것을 특징으로 하는 직렬 링크.

Images