TWI416920B - 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路 - Google Patents

一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路 Download PDF

Info

Publication number
TWI416920B
TWI416920B TW099123890A TW99123890A TWI416920B TW I416920 B TWI416920 B TW I416920B TW 099123890 A TW099123890 A TW 099123890A TW 99123890 A TW99123890 A TW 99123890A TW I416920 B TWI416920 B TW I416920B
Authority
TW
Taiwan
Prior art keywords
sampling
signal
data
potential threshold
circuit
Prior art date
Application number
TW099123890A
Other languages
English (en)
Other versions
TW201206135A (en
Inventor
Fu Tai An
Jen Ti Hsu
Original Assignee
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp filed Critical Global Unichip Corp
Priority to TW099123890A priority Critical patent/TWI416920B/zh
Priority to US12/929,548 priority patent/US8488731B2/en
Publication of TW201206135A publication Critical patent/TW201206135A/zh
Application granted granted Critical
Publication of TWI416920B publication Critical patent/TWI416920B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路
本發明為一資料與時脈恢復電路，特別是在資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路。
資料與時脈回復電路應用於數位通信系統接收器中，作為一必需的元件，其應用所在涵蓋於點對點序列數位通訊系統，如光纖網路規格中的非同步傳輸模式(ATM)、同步光纖網路(SONET)、同步數位階層(SDH)、光纖分散式資料介面(FDDI)、乙太網路(Ethernet)、波多分工技術(WDM)、高密度波多分工技術(DWDM)、以及個人電腦與外接周邊產品的通用序列埠(USB)介面。
隨著多媒體應用的蓬勃發展與製程技術不斷地演進，晶片上的處理時脈頻率已超過3GHz。為了減少排線數量及功率消耗，個人電腦內部資料傳輸介面由並列方式轉變成高速串列傳輸，如Series-ATA、PCI-Express等。資料處理量越來越多的狀況下，系統的表現良好與否就會反應在傳輸的問題之上。再者，網路的各種應用目前已經需要相當巨大的資料傳輸率，面對如此高傳輸量的需求，在有限的通道(Channel)傳輸越來越多的資料量已經變成一個不可避免的趨勢。
由於傳輸過程中雜訊對信號所構成的影響隨著傳輸速率的增高而日益嚴重。通道與通道間的交互影響(Cross Talk)或著電磁發散(EMI)、阻抗的不匹配造成信號反射、通道本身會對訊號產生程度上的衰減，另外非理想的傳輸端信號會有頻率與相位上的飄移...等等，種種因素將使得如何達到高速而正確的傳輸，並降低有限通道頻寬與外來雜訊的影響，進而接收到正確的資料成為一個難以克服的問題。於是乎，應用於高速鏈結的資料回復技術在這些傳輸的問題中勢必伴演著極為重要的角色。
在習知的資料與時脈恢復電路如第1圖所示，其使用頻率追蹤迴路，包含相位偵測器11、充電泵(charge pump)12、迴路濾波器(loop filter)13和壓控振盪器(VCO)14可以操作於多通道架構中，亦可用在高速的資料傳輸系統。此一電路假設電位門檻是在眼圖的電位高度的中心點，以及取樣時機是位於位元邊界的中間時間，如第2A圖所示。然而由於有雜訊、非線性因素、散射、及上升與下降時間等不平衡的實際不理想因素，使電位門檻及取樣時機都無法如資料與時脈恢復電路所設計的預設狀況位於眼圖的中心位置，如第2B圖所示為受到放大自發光雜訊(amplified spontaneous emission noise,ASE)影響而使眼圖的電位高度的中心點下降。
請參閱第3A圖為習知資料與時脈恢復電路在遇到過多雜訊的情況下眼圖產生的變化，顯示預設的眼圖中心點無法正確恢復資料的時脈。第3B圖及第3C圖為具有2個取樣器的資料與時脈恢復電路，其在這兩種眼圖狀況下，由於收斂問題也是無法達成一致性。
本發明之主要目的，係在提供一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其係利用數個取樣器偵測眼圖的範圍，並決定電位門檻及取樣時機，如此可正確估測錯誤碼的發生，降低錯誤發生率。
本發明之主要目的，係在提供一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其不需及時量測錯誤碼率，就可以發現最佳電位門檻及取樣時機。
本發明之主要目的，係在提供一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其係使用除法器降低取樣頻率，可以使整個架構及功率消耗更有效率。
本發明為一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，包括：一電位門檻調整電路元件，其接收一第二資料訊號及一分頻訊號，比較第二資料訊號與分頻訊號產生一相位差值，相位差值回授至電位門檻調整電路元件之輸入端以修正第二資料訊號；取樣時機調整電路元件，接收第二資料訊號及一時間差訊號，比較第二資料訊號及時間差訊號產生一時差值，時差值回授至取樣時機調整電路元件之輸入端以修正分頻訊號成為時間差訊號；以及一資料與時脈恢復電路元件，接收第二資料訊號，回復第二資料訊號中的原時脈訊號並輸出至下一級電路；資料與時脈恢復電路元件接收時差值並計算出原時脈訊號，原時脈訊號被傳輸至電位門檻調整電路元件及取樣時機調整電路元件。
再者，本發明提供一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，包括：一電位門檻取樣電路組，其接收一第二資料訊號及一分頻訊號，最後輸出數個取樣電位門檻值；一電位門檻控制電路元件，電性連接電位門檻取樣電路組並接收取樣電位門檻值，比較取樣電位門檻值產生一相位差值，相位差值回傳至電位門檻取樣電路組以修正輸入之第二資料訊號；一取樣時機取樣電路組，接收第二資料訊號及一時間差訊號，最後輸出數個取樣相位值；一取樣時機控制電路元件，電性連接取樣時機取樣電路組並接收取樣相位值，比較取樣相位值產生一時差值，時差值回授至取樣時機調整電路組之輸入端以修正分頻訊號成為時間差訊號；以及一資料與時脈恢復電路元件，接收第二資料訊號，回復第二資料訊號中的原時脈訊號並輸出至下一級電路；資料與時脈恢復電路元件接收時差值並計算出原時脈訊號，原時脈訊號被傳輸至電位門檻取樣電路組及取樣時機取樣電路組。
另外，本發明提供一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，包括：一取樣電路組，其接收一第二資料訊號及一時間差訊號，最後輸出數個取樣電位門檻值(slicing level)以及數個取樣相位值(sampling phase)；一控制電路元件，電性連接取樣電路組並接收取樣電位門檻值，比較取樣電位門檻值產生一相位差值，相位差值回傳至取樣電路組以修正輸入之第二資料訊號；控制電路元件接收取樣時機值，比較取樣相位值產生一時差值，時差值回傳至取樣電路組之輸入端以修正一分頻訊號成為時間差訊號；以及一資料與時脈恢復電路元件，接收第二資料訊號，回復第二資料訊號中的原時脈訊號並輸出至下一級電路；資料與時脈恢復電路元件接收時差值並計算出原時脈訊號，原時脈訊號被傳輸至取樣電路組。
故而，關於本發明之優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
本發明為一資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其可以使用在電路傳輸系統或光纖通訊系統中，降低誤碼率(BER)。
請參閱第4圖所示為本發明一實施例之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路架構示意圖。一放大器42電性連接電位門檻調整電路元件43、取樣時機調整電路元件44以及資料與時脈恢復電路元件45，其接收並放大資料訊號後輸出資料訊號。放大器42可以為一限幅放大器(limiting amplifier)或是線性放大器(linear amplifier)。
電位門檻調整電路元件43接收放大器42輸出之資料訊號及資料與時脈恢復電路元件45輸出之分頻訊號，比較資料訊號與分頻訊號產生一相位差值，相位差值回授至電位門檻調整電路元件之輸入端以修正資料訊號。其中，放大器42之輸入端有一加法器41連接電位門檻調整電路元件43並接收相位差值以修正輸入之資料訊號。
取樣時機調整電路元件44接收放大器42輸出之資料訊號及一時間差訊號，比較資料訊號與時間差訊號產生一時差值，時差值回授至取樣時機調整電路元件44之輸入端以修正分頻訊號成為時間差訊號。其中，取樣時機調整電路元件44連接電位門檻調整電路元件43互相接收彼此的修正訊號。
資料與時脈恢復電路元件45接收資料訊號，回復資料訊號中的原時脈訊號並輸出至下一級電路。資料與時脈恢復電路元件45接收時差值並計算出原時脈訊號，原時脈訊號經由一除法器46產生分頻訊號經由時差值調整為時間差訊號後輸入至取樣時機調整電路元件44。
根據上述，本發明的電位門檻調整電路元件43連接取樣時機調整電路元件44可以和資料與時脈恢復電路元件45整合在一起，不需要先驗程序及中止資料與時脈恢復電路元件45運算的干擾。
請參閱第5圖所示為本發明另一實施例之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路架構示意圖。電位門檻取樣電路組具有取樣器B、取樣器T及取樣器C，每一取樣器接收放大器52輸出之資料訊號，最後分別輸出取樣電位門檻值(slicing level)。電位門檻控制電路元件53電性連接取樣器B、取樣器T及取樣器C並接收每一取樣器之取樣電位門檻值，比較取樣電位門檻值產生一相位差值，相位差值+Δv與-Δv回傳至取樣器B、取樣器T之輸入端以修正輸入之資料訊號。
根據上述，電位門檻取樣電路組之取樣器B、取樣器T及取樣器C具有相同的取樣相位，取樣器T比取樣器C有較高的電位門檻，取樣器B比取樣器C有較低的電位門檻。電位門檻控制電路元件53接收取樣電位門檻值，由一比較電路531比較3個取樣電位門檻值是否一致，若不一致，則最不相同的取樣電位門檻值視為邊界差值Δv，將取樣器C的輸出作為中間值Vo 在與邊界差值Δv作加減算出+Δv與-Δv，如此可以得到一定的相位的眼圖上邊界值與下邊界值。電位門檻控制電路元件53內的邏輯電路532最後會輸出+Δv至取樣器T之輸入端，輸出-Δv至取樣器B之輸入端，以及輸出中間值Vo 至放大器52之輸入端校正後續輸入之資料訊號的電位門檻。
取樣時機取樣電路組具有取樣器E、取樣器L及取樣器C，每一取樣器接收放大器52輸出之資料訊號，最後分別輸出取樣相位值(sampling phase)。取樣時機控制電路元件54電性連接取樣器E、取樣器L及取樣器C並接收每一取樣器之取樣相位值，比較電路541比較3個取樣相位值產生一時差值，時差值經由邏輯電路542回傳至取樣器B、取樣器T之輸入端以修正分頻訊號產生時間差訊號。
根據上述，取樣器E、取樣器L及取樣器C具有相同的電位門檻，取樣器E的取樣相位在取樣器C的前面，取樣器L的取樣相位在取樣器C的後面，且時差值為Δt，藉由調校取樣器C的取樣相位和時差值Δt，可以得到眼圖在特定電位門檻時的時間邊界。
資料與時脈恢復電路元件55電性連結放大器52之輸出端，接收資料訊號，回復該資料訊號中的原時脈訊號並輸出至電位門檻取樣電路組及取樣時機取樣電路組，且輸出之原時脈訊號經由一除法器551產生分頻訊號後傳輸至該電位門檻取樣電路組之取樣器。在此實施例中，資料與時脈恢復電路元件55接收取樣時機控制電路原件54輸出之時差值以修正原時脈訊號。
另外，本發明是在開始時所有取樣器都有相同的電位門檻與取樣相位，或者是各個取樣器的兩個值都很接近，最先在判斷的時候都是一致。電位門檻控制電路元件53的邏輯電路531會將取樣器T和取樣器B的電位門檻往外擴大直到錯誤的位元出現。同樣的情形，取樣時機控制電路元件54的邏輯電路541會將取樣器E和取樣器L的取樣時差值往前後延展，以建立邊界值。根據本發明電路連結的特性，可以得到取樣器C的電位門檻與取樣相位。
在一實施例中，如果放大自發光雜訊(ASE)是系統中主要干擾性能之因素，取樣器C就是取樣器T和取樣器B的中間值，如第6A圖所示之CC’線。如果訊號波形嚴重的被干擾，取樣時差值Δt也可以作為邊界值，求得取樣器C的取樣相位，如第6B圖所示之CC’線，如此可以保持在真正的眼圖中間。
在一實施例中，眼圖中垂直的電位門檻和取樣相位值的調整可以獨立分開，資料與時脈恢復電路元件55可以將相位偵測器整合取樣器的功能處理取樣相位的工作。再以取樣時機控制電路元件54處理取樣相位的工作。
請參閱第7圖所示為本發明另一實施例之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路架構示意圖。一取樣電路組具有取樣器A、取樣器B及取樣器C，每一取樣器接收放大器72輸出之資料訊號，最後輸出取樣電位門檻值(slicing level)或取樣相位值(sampling phase)。控制電路元件73，電性連接取樣器A、取樣器B及取樣器C並接收取樣電位門檻值或取樣相位值，比較該些取樣電位門檻值產生一相位差值，相位差值回傳至取樣電路組以修正輸入取樣電路組之資料訊號；控制電路元件73接收取樣相位值，比較取樣相位值產生一時差值，時差值回傳至取樣電路組作為時間差訊號。資料與時脈恢復電路元件75，電性連結放大器72之輸出端，接收資料訊號，回復資料訊號中的原時脈訊號並輸出至取樣電路組。
根據上述，在取樣器的電位門檻值與取樣相位值都是可以調控的狀況下，若是電位門檻值相同，則取樣器A和取樣器B可以作為取樣時間的前後邊界值；若是取樣相位值相同，則取樣器A和取樣器B可以作為電位門檻值的上下邊界值，這樣可以降低放大器的負荷，也可以減少電路使用面積與降低運算功率。
上述實施例中，使用除法器可以使本發明以隨機方式對訊號作取樣，除法器將取樣頻率降低N倍數，相當於每一N位元執行誤差校正，如此可以降低工作量以減少消耗，而不會降低資料訊號回復的功能。
請參閱第8A圖及第8B圖，當訊號受到過多干擾時，眼圖只會在在下方出現，本發明最先在上、中、下設定眼圖範圍，結果T和B都產生錯誤如第8A圖所示，本發明的邏輯電路會將電位門檻調低，只有T產生錯誤，B和C都位於眼圖中，產生正確的時脈。
本發明由利用數個取樣器偵測眼圖的範圍，並決定電位門檻及取樣時機，如此可正確估測錯誤碼的發生，降低錯誤發生率。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
11．．．相位偵測器
12．．．充電泵
13．．．迴路濾波器
14．．．壓控振盪器
41．．．加法器
42、52、72．．．放大器
43．．．電位門檻調整電路元件
44．．．取樣時機調整電路元件
45．．．資料與時脈恢復電路元件
46．．．除法器
53．．．電位門檻控制電路元件
531、541．．．比較電路
532、542．．．邏輯電路
54．．．取樣時機控制電路元件
55．．．資料與時脈恢復電路元件
551．．．除法器
73．．．控制電路元件
75．．．資料與時脈恢復電路元件
A、B、C、T、B．．．取樣器
第1圖為習知資料與時脈恢復電路架構示意圖。
第2A圖為習知眼圖模式示意圖。
第2B圖為習知受到放大自發光雜訊影響之眼圖模式示意圖。
第3A圖為習知資料與時脈恢復電路遇到過多雜訊的情況下眼圖產生的變化。
第3B圖及第3C圖為習知具有2個取樣器的資料與時脈恢復電路遇到過多雜訊的情況下眼圖產生的變化。
第4圖為本發明實施例之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路架構示意圖。
第5圖為本發明實施例之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路架構示意圖。
第6A圖及第6B圖為本發明實施例之眼圖取樣示意圖。
第7圖為本發明實施例之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路架構示意圖。
第8A圖及第8B圖為本發明實施例之眼圖中心偵測示意圖。
41．．．加法器
42．．．放大器
43．．．電位門檻調整電路元件
44．．．取樣時機調整電路元件
45．．．資料與時脈恢復電路元件
46．．．除法器

Claims (20)

  1. 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，至少包含：一電位門檻調整電路元件，其接收一第二資料訊號及一分頻訊號，比較該第二資料訊號與該分頻訊號產生一相位差值，該相位差值回授至該電位門檻調整電路元件之輸入端以修正該第二資料訊號；一取樣時機調整電路元件，接收該第二資料訊號及一時間差訊號，比較該第二資料訊號及該時間差訊號產生一時差值，該時差值回授至該取樣時機調整電路元件之輸入端以修正該分頻訊號成為該時間差訊號；以及一資料與時脈恢復電路元件，接收該第二資料訊號，回復該第二資料訊號中的原時脈訊號並輸出至下一級電路；該資料與時脈恢復電路元件接收該時差值並計算出該原時脈訊號，該原時脈訊號被傳輸至該電位門檻調整電路元件及該取樣時機調整電路元件。
  2. 如申請專利範圍第1項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中更包括一放大器電性連接該電位門檻調整電路元件、該取樣時機調整電路元件以及該資料與時脈恢復電路元件，其接收一第一資料訊號並放大處理後輸出該第二資料訊號。
  3. 如申請專利範圍第2項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該放大器為一限幅放大器或線性放大器。
  4. 如申請專利範圍第2項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該放大器之輸入端包括一加法器連接該電位門檻調整電路元件並接收該相位差值以修正該第一資料訊號。
  5. 如申請專利範圍第1項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該資料與時脈恢復電路元件輸出之該原時脈訊號經由一除法器產生該分頻訊號後傳輸至該電位門檻調整電路元件及該取樣時機調整電路元件。
  6. 如申請專利範圍第1項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該電位門檻調整電路元件連接該取樣時機調整電路元件互相接收彼此的修正訊號。
  7. 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，至少包含：一電位門檻取樣電路組，其接收一第二資料訊號及一分頻訊號，最後輸出數個取樣電位門檻值；一電位門檻控制電路元件，電性連接該電位門檻取樣電路組並接收該些取樣電位門檻值，比較該些取樣電位門檻值產生一相位差值，該相位差值回傳至該電位門檻取樣電路組以修正輸入之該第二資料訊號；一取樣時機取樣電路組，接收該第二資料訊號及一時間差訊號，最後輸出數個取樣相位值；一取樣時機控制電路元件，電性連接該取樣時機取樣電路組並接收該些取樣相位值，比較該些取樣相位值產生一時差值，該時差值回授至該取樣時機調整電路組之輸入端以修正該分頻訊號成為該時間差訊號；以及一資料與時脈恢復電路元件，接收該第二資料訊號，回復該第二資料訊號中的原時脈訊號並輸出至下一級電路；該資料與時脈恢復電路元件接收該時差值並計算出該原時脈訊號，該原時脈訊號被傳輸至該電位門檻取樣電路組及該取樣時機取樣電路組。
  8. 如申請專利範圍第7項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中更包括一放大器電性連接該電位門檻取樣電路組、該取樣時機取樣電路組以及該資料與時脈恢復電路元件，其接收一第一資料訊號並放大處理該第一資料訊號產生並輸出該第二資料訊號。
  9. 如申請專利範圍第8項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該放大器為一限幅放大器或線性放大器。
  10. 如申請專利範圍第8項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該放大器之輸入端包括一加法器連接該電位門檻控制電路元件並接收該相位差值以修正該第一資料訊號。
  11. 如申請專利範圍第7項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該電位門檻取樣電路組包含數個取樣器，每一該取樣器接收該第二資料訊號及該分頻訊號，分別輸出該些取樣電位門檻值。
  12. 如申請專利範圍第7項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該取樣時機取樣電路組包含數個取樣器，每一該取樣器接收該第二資料訊號及該時間差訊號，分別輸出該些取樣相位值。
  13. 如申請專利範圍第7項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該資料與時脈恢復電路元件輸出之該原時脈訊號經由一除法器產生該分頻訊號後傳輸至該電位門檻取樣電路組及該取樣時機取樣電路組。
  14. 如申請專利範圍第7項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該電位門檻控制電路元件連接該取樣時機控制電路元件互相接收彼此的修正訊號。
  15. 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，至少包含：一取樣電路組，其接收一第二資料訊號及一時間差訊號，最後輸出數個取樣電位門檻值(slicing level)以及數個取樣相位值(sampling phase)；一控制電路元件，電性連接該取樣電路組並接收該些取樣電位門檻值，比較該些取樣電位門檻值產生一相位差值，該相位差值回傳至該取樣電路組以修正輸入之該第二資料訊號；該控制電路元件接收該些取樣時機值，比較該些取樣相位值產生一時差值，該時差值回傳至該取樣電路組之輸入端以修正一分頻訊號成為該時間差訊號；以及一資料與時脈恢復電路元件，接收該第二資料訊號，回復該第二資料訊號中的原時脈訊號並輸出至下一級電路；該資料與時脈恢復電路元件接收該時差值並計算出該原時脈訊號，該原時脈訊號被傳輸至該取樣電路組。
  16. 如申請專利範圍第15項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中更包括一放大器電性連接該取樣電路組及該資料與時脈恢復電路元件，該放大器接收一第一資料訊號並放大處理後輸出該第二資料訊號。
  17. 如申請專利範圍第16項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該放大器為一限幅放大器或線性放大器。
  18. 如申請專利範圍第15項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該放大器之輸入端包括一加法器連接該控制電路元件並接收該相位差值以修正該第一資料訊號。
  19. 如申請專利範圍第15項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該取樣電路組包含數個取樣器，每一該取樣器接收該第二資料訊號及該時間差訊號，分別輸出該些取樣相位值及該些取樣電位門檻值。
  20. 如申請專利範圍第15項所述之資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路，其中該資料與時脈恢復電路元件輸出之該原時脈訊號經由一除法器產生該分頻訊號後傳輸至該取樣電路組。
TW099123890A 2010-07-21 2010-07-21 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路 TWI416920B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099123890A TWI416920B (zh) 2010-07-21 2010-07-21 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路
US12/929,548 US8488731B2 (en) 2010-07-21 2011-02-01 Slicing level and sampling phase adaptation circuitry for data recovery systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099123890A TWI416920B (zh) 2010-07-21 2010-07-21 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路

Publications (2)

Publication Number Publication Date
TW201206135A TW201206135A (en) 2012-02-01
TWI416920B true TWI416920B (zh) 2013-11-21

Family

ID=45493604

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123890A TWI416920B (zh) 2010-07-21 2010-07-21 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路

Country Status (2)

Country Link
US (1) US8488731B2 (zh)
TW (1) TWI416920B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2504110A (en) * 2012-07-18 2014-01-22 Texas Instruments Inc Data slicing level and timing adjustment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221705B (en) * 2001-05-11 2004-10-01 Fujitsu Ltd Signal generating circuit, timing recovery PLL, signal generating system and signal generating method
TW200931811A (en) * 2008-01-08 2009-07-16 Hynix Semiconductor Inc Clock synchronization circuit and operation method thereof
TW201008126A (en) * 2008-08-15 2010-02-16 Ind Tech Res Inst Bust-mode clock and data recovery circuit using phase selecting technology

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149269B2 (en) * 2003-02-27 2006-12-12 International Business Machines Corporation Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery
US7627029B2 (en) * 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7092689B1 (en) * 2003-09-11 2006-08-15 Xilinx Inc. Charge pump having sampling point adjustment
US7668271B2 (en) * 2003-09-30 2010-02-23 Rambus Inc. Clock-data recovery (“CDR”) circuit, apparatus and method for variable frequency data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221705B (en) * 2001-05-11 2004-10-01 Fujitsu Ltd Signal generating circuit, timing recovery PLL, signal generating system and signal generating method
TW200931811A (en) * 2008-01-08 2009-07-16 Hynix Semiconductor Inc Clock synchronization circuit and operation method thereof
TW201008126A (en) * 2008-08-15 2010-02-16 Ind Tech Res Inst Bust-mode clock and data recovery circuit using phase selecting technology

Also Published As

Publication number Publication date
US20120020444A1 (en) 2012-01-26
US8488731B2 (en) 2013-07-16
TW201206135A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
US7643576B2 (en) Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods
EP2779550B1 (en) Digital equalizer adaptation using on-die instrument
JP5174493B2 (ja) 半導体集積回路装置及びアイ開口マージン評価方法
US6178213B1 (en) Adaptive data recovery system and methods
KR101300659B1 (ko) 등화기를 갖는 수신기 및 그것의 등화방법
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
US8013653B2 (en) Method, system and device for eliminating intra-pair skew
JP2007514388A (ja) デターミニスティックジッターイコライザ
US20090238301A1 (en) Multilevel signal receiver
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
US10181941B1 (en) Sampling phase adjustment device and adjusting method thereof
KR102447648B1 (ko) 멀티와이어 스큐를 측정하고 정정하기 위한 방법
US9112655B1 (en) Clock data recovery circuitry with programmable clock phase selection
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
KR20140079083A (ko) 듀티 사이클 보정 장치 및 방법, 그리고 그를 이용하는 수신기
US10735177B2 (en) Optical transmitting device and optical receiving device
WO2012151496A2 (en) Intra-pair skew cancellation for differential signaling
US10432203B2 (en) Signal recovery circuit, optical module, and signal recovery method
US6188721B1 (en) System and method for adaptive equalization of a waveform independent of absolute waveform peak value
EP1892877B1 (en) Digital signal receiver with Q-monitor
JP6476659B2 (ja) 信号再生回路および信号再生方法
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
TWI416920B (zh) 一種資料恢復系統中電位門檻及取樣時機決定之隨機最佳化電路
US7370247B2 (en) Dynamic offset compensation based on false transitions
US8243868B2 (en) Method and apparatus for duty cycle pre-distortion and two-dimensional modulation