JPS62166626A - トランスバ−サル形自動等化器 - Google Patents
トランスバ−サル形自動等化器Info
- Publication number
- JPS62166626A JPS62166626A JP801786A JP801786A JPS62166626A JP S62166626 A JPS62166626 A JP S62166626A JP 801786 A JP801786 A JP 801786A JP 801786 A JP801786 A JP 801786A JP S62166626 A JPS62166626 A JP S62166626A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- taps
- signal
- outputs
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- DNTFEAHNXKUSKQ-RFZPGFLSSA-N (1r,2r)-2-aminocyclopentane-1-sulfonic acid Chemical compound N[C@@H]1CCC[C@H]1S(O)(=O)=O DNTFEAHNXKUSKQ-RFZPGFLSSA-N 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同期引き込み範囲を広くかつ安定に動作する
ことができるトランスパーサル形自動等化器に関するも
のである。
ことができるトランスパーサル形自動等化器に関するも
のである。
トランスバーサル形自動等化器は、等化できない激しい
７エーソングが生じた場合各タップ係数の発散を防ぐた
めの、第１図中に示すようなセットリセット回路を有し
ている。
７エーソングが生じた場合各タップ係数の発散を防ぐた
めの、第１図中に示すようなセットリセット回路を有し
ている。
第１図において、１０１〜１０４は遅延線、１０５〜１
０８は重み付け回路、１０９は加算器、１１０は識別器
、１１１はセットリセット回路、１１２はセットリセッ
ト信号入力端子、１１３は相関検出器を表わしている。
０８は重み付け回路、１０９は加算器、１１０は識別器
、１１１はセットリセット回路、１１２はセットリセッ
ト信号入力端子、１１３は相関検出器を表わしている。
Ｐｔ４１図に示したセットリセット回路は、自動等化器
が等化可能な７エーノングである場合、遅延線１０１〜
１０４、重み付け回路１０５〜１０８、加算器１０９、
識別器１１０を通過したのち出力される信号をもとに相
関検出器１１３により得られた各タップ係数（Ｃ−２゜
、Ｃ−３゜。
が等化可能な７エーノングである場合、遅延線１０１〜
１０４、重み付け回路１０５〜１０８、加算器１０９、
識別器１１０を通過したのち出力される信号をもとに相
関検出器１１３により得られた各タップ係数（Ｃ−２゜
、Ｃ−３゜。
Ｃ＋ｏ −Ｃｚｏ）を各タップ（１０５−１０６の重み
付け回路）に出力する。しかし、自動等化器が等化でき
ない７ヱーノングが生じた場合、セットリセット信号入
力からのセット信号がセットリセット入力端子１１２よ
り入力され、各タップ係数（Ｃ−２，ｃ−、、ｃ、、ｃ
２）はオープン状態を示すゼロに設定される。
付け回路）に出力する。しかし、自動等化器が等化でき
ない７ヱーノングが生じた場合、セットリセット信号入
力からのセット信号がセットリセット入力端子１１２よ
り入力され、各タップ係数（Ｃ−２，ｃ−、、ｃ、、ｃ
２）はオープン状態を示すゼロに設定される。
次に従来のセットリセット回路の詳細について述べる。
ここでは、外部から供給されるセット信号として搬送波
同期回路の非同期信号を用いた場合の従来技術についで
述べる。
同期回路の非同期信号を用いた場合の従来技術についで
述べる。
従来のゼロ７オーシング（ＺＦ）法を用いたトランスバ
ーサル形自動等化器は、搬送波同期回路が非同期となっ
た場合、例えば特願昭５６−１４９２号あるいは特願昭
５７−１６４７２５号に示されるような各タップ係数を
それぞれゼロに設定する方法・・・・・・■、あるいは
、例えば特願昭５６−１４２３３０号に示されるような
各タップ係数のゼロ設定をある一定の周期で断続する方
法・・・・・・■、等の制御方式がとられていた。
ーサル形自動等化器は、搬送波同期回路が非同期となっ
た場合、例えば特願昭５６−１４９２号あるいは特願昭
５７−１６４７２５号に示されるような各タップ係数を
それぞれゼロに設定する方法・・・・・・■、あるいは
、例えば特願昭５６−１４２３３０号に示されるような
各タップ係数のゼロ設定をある一定の周期で断続する方
法・・・・・・■、等の制御方式がとられていた。
第２図および第３図に従来の５タフブトランス／イ一サ
ル形自動等化器セットリセット回路部分の例を示す。
ル形自動等化器セットリセット回路部分の例を示す。
第２１！ｌは上記■の例、第３図は上記■の例であって
、ともに直交チャンネルの片チヤンネルタップ制御につ
いてのみ示している。
、ともに直交チャンネルの片チヤンネルタップ制御につ
いてのみ示している。
第２図において、２０１はセットリセット信号入力、２
０２〜２０５はタップ制御信号入力（ただしセンタータ
ップは除＜）、２０６はマルチプレクサ−（セットリセ
ット信号入力２０１の入力の有無によりマルチプレクサ
−出力２１１〜２１４を積分器出力信号２０７〜２１０
あるいはタップ制御信号入力２０２〜２０５に切り換え
る）、２０７〜２１０は積分器出力信号、２１１〜２１
４はマルチプレクサ−出力、２１５〜２１８は積分器、
２１９〜２２３はタップ制御信号出力（ただしセンター
タップは除く）を表わしている。
０２〜２０５はタップ制御信号入力（ただしセンタータ
ップは除＜）、２０６はマルチプレクサ−（セットリセ
ット信号入力２０１の入力の有無によりマルチプレクサ
−出力２１１〜２１４を積分器出力信号２０７〜２１０
あるいはタップ制御信号入力２０２〜２０５に切り換え
る）、２０７〜２１０は積分器出力信号、２１１〜２１
４はマルチプレクサ−出力、２１５〜２１８は積分器、
２１９〜２２３はタップ制御信号出力（ただしセンター
タップは除く）を表わしている。
また、第３図において、３０１はセットリセット信号入
力、３０２は発振器、３０３は７ンドデート、３０４〜
３０７はタップ制御信号入力（ただしセンタータップは
除＜）、３０８はマルチプレクサ−（アンドデート３０
３出力のセットリセット信号によりマルチプレクサ−出
力３１３〜３１６を積分器出力信、号３０９〜３１２あ
るいはタップ制御信号３０４〜３０７に切り換える）、
３０９〜３１２は積分器出力信号、３１３〜３１６はマ
ルチプレクサ−出力、３１７〜３２０は積分器、３２１
〜３２４はタップ制御信号出力（ただしセンタータップ
は除く）を示す。
力、３０２は発振器、３０３は７ンドデート、３０４〜
３０７はタップ制御信号入力（ただしセンタータップは
除＜）、３０８はマルチプレクサ−（アンドデート３０
３出力のセットリセット信号によりマルチプレクサ−出
力３１３〜３１６を積分器出力信、号３０９〜３１２あ
るいはタップ制御信号３０４〜３０７に切り換える）、
３０９〜３１２は積分器出力信号、３１３〜３１６はマ
ルチプレクサ−出力、３１７〜３２０は積分器、３２１
〜３２４はタップ制御信号出力（ただしセンタータップ
は除く）を示す。
■の方法においては、第２図において搬送波同期回路が
非同期となった場合、セットリセット信号入力２０１よ
リセット信号がマルチプレクサ−２０６に入力され、マ
ルチプレクサ−出力２１１〜２１４に積分器出力信号２
０７〜２１０が出力される。この時タップ制御信号入力
２０２〜２０５はマルチプレクサ−出力２１１〜２１４
に出力されない。積分器２１５〜２１８ではタップ制御
信号出力２１９〜２２３がゼロとなるようオフセット調
整を行ない、さらに積分器２１５〜２１８にはフィード
バックループが形成されているため、タップ制御信号出
力２１９〜２２３は常にゼロに固定される。
非同期となった場合、セットリセット信号入力２０１よ
リセット信号がマルチプレクサ−２０６に入力され、マ
ルチプレクサ−出力２１１〜２１４に積分器出力信号２
０７〜２１０が出力される。この時タップ制御信号入力
２０２〜２０５はマルチプレクサ−出力２１１〜２１４
に出力されない。積分器２１５〜２１８ではタップ制御
信号出力２１９〜２２３がゼロとなるようオフセット調
整を行ない、さらに積分器２１５〜２１８にはフィード
バックループが形成されているため、タップ制御信号出
力２１９〜２２３は常にゼロに固定される。
尚、搬送波同期回路が引き込んだ場合セットリセット信
号入力２０１にリセット信号が入力されるため、タップ
制御信号入力２０２〜２０５はマルチプレクサー出力２
１１〜２１４に出力される。
号入力２０１にリセット信号が入力されるため、タップ
制御信号入力２０２〜２０５はマルチプレクサー出力２
１１〜２１４に出力される。
■の方法は、第３図においで、搬送波同期回路が非同期
となった場合セットリセット信号人力３０１にセット信
号が入力される。
となった場合セットリセット信号人力３０１にセット信
号が入力される。
この時、発振器３０２から一定の周期でセット信号とリ
セット信号が出力されアントゲ−１３０３は発振器３０
２の周期で信号を出力する。
セット信号が出力されアントゲ−１３０３は発振器３０
２の周期で信号を出力する。
このため、マルチプレクサ−３０８は発振器３０２の周
期でマルチプレクサ−出力３１３〜３１６にタップ制御
信号入力３０４〜３０７と積分器出力信号３０９〜３１
２とがスイッチング出力され、タップ制御信号出力３２
１〜３２４がオンオフの断続を行なって、引き込み特性
を改善する方法である。
期でマルチプレクサ−出力３１３〜３１６にタップ制御
信号入力３０４〜３０７と積分器出力信号３０９〜３１
２とがスイッチング出力され、タップ制御信号出力３２
１〜３２４がオンオフの断続を行なって、引き込み特性
を改善する方法である。
尚、搬送波同期回路が引き込んだ場合、セットリセット
信号人力３０１にリセット信号が入力されマルチプレク
サ−出力３１３〜３１６にはタップ制御信号入力３０４
〜３０７が出力される。
信号人力３０１にリセット信号が入力されマルチプレク
サ−出力３１３〜３１６にはタップ制御信号入力３０４
〜３０７が出力される。
以上説明したように、従来技術では搬送波同期回路が非
同期時、同期引き込みが完了するまで、トランスパーサ
ル形自動等化器の制御機能を停止してしまうため、一旦
非同期が起きた場合、同期引き込み時において等化した
領域においでも非同期による不等化範囲（ヒステリシス
）が太き（でてくるという問題点があった。
同期時、同期引き込みが完了するまで、トランスパーサ
ル形自動等化器の制御機能を停止してしまうため、一旦
非同期が起きた場合、同期引き込み時において等化した
領域においでも非同期による不等化範囲（ヒステリシス
）が太き（でてくるという問題点があった。
本発明は、このような従来技術が有する上記ヒステリシ
ス特性を改善して、同期引き込み範囲を広（できるトラ
ンスバーサル形自動等化器を提供することを目的として
いる。
ス特性を改善して、同期引き込み範囲を広（できるトラ
ンスバーサル形自動等化器を提供することを目的として
いる。
本発明によれば、上記目的は特許閉求の範囲に記載の手
段により達成される。すなわち、本発明は、外部から供
給されるセット信号によりセンタータップから±Ｌタッ
プ（Ｌ＝１〜Ｎ−１のいずれか）についてのみ通常動作
させ、他のタップ係数はオープン状態を示すゼロに固定
することを最も主要な特徴とするもので、従来の技術と
はセット信号（搬送波同期回路の非同期信号）が生じた
場合でもセンタータップから±Ｌタップだけは通常動作
するところが異なるものである。
段により達成される。すなわち、本発明は、外部から供
給されるセット信号によりセンタータップから±Ｌタッ
プ（Ｌ＝１〜Ｎ−１のいずれか）についてのみ通常動作
させ、他のタップ係数はオープン状態を示すゼロに固定
することを最も主要な特徴とするもので、従来の技術と
はセット信号（搬送波同期回路の非同期信号）が生じた
場合でもセンタータップから±Ｌタップだけは通常動作
するところが異なるものである。
第４図は、本発明の第１の実施例を示すブロック図であ
って、５タツプトランスパ一サル形自動等化器の片チヤ
ンネルタップ制御を例にあげ、また、セットリセット信
号として搬送波同期回路の同期非同期信号を用いさらに
Ｌ＝１の場合を示している。４０１，４０２はタップ制
御信号入力（センタータップから±１タップ）、４０３
．４０４は積分器、４０５ ．４０６は制御信号出力
（センタータップから±１タップ）、４０７はセットリ
セット信号入力、４０８〜４０９はタップ制御信号入力
（センタータップから±１タップ以外のタップ、但しセ
ンタータップは除（）、４１０はマルチプレクサ−（セ
ットリセット信号４０７の入力の有無によりマルチプレ
クサ−出力４１３，４１４を積分器出力信号４１１，４
ｉ２あるいはタップ制御信号入力４０８〜４０９に切り
換える）、４１１，４１２は積分器出力、４１３，４１
４はマルチプレクサ−出力、４１５，４１６は積分器、
４１７ ．４１８はタップ制御信号出力（センタータッ
プから±１タップ以外のタップ、ただしセンタータップ
は除く）を示している。
って、５タツプトランスパ一サル形自動等化器の片チヤ
ンネルタップ制御を例にあげ、また、セットリセット信
号として搬送波同期回路の同期非同期信号を用いさらに
Ｌ＝１の場合を示している。４０１，４０２はタップ制
御信号入力（センタータップから±１タップ）、４０３
．４０４は積分器、４０５ ．４０６は制御信号出力
（センタータップから±１タップ）、４０７はセットリ
セット信号入力、４０８〜４０９はタップ制御信号入力
（センタータップから±１タップ以外のタップ、但しセ
ンタータップは除（）、４１０はマルチプレクサ−（セ
ットリセット信号４０７の入力の有無によりマルチプレ
クサ−出力４１３，４１４を積分器出力信号４１１，４
ｉ２あるいはタップ制御信号入力４０８〜４０９に切り
換える）、４１１，４１２は積分器出力、４１３，４１
４はマルチプレクサ−出力、４１５，４１６は積分器、
４１７ ．４１８はタップ制御信号出力（センタータッ
プから±１タップ以外のタップ、ただしセンタータップ
は除く）を示している。
第４図において、搬送波同期回路が非同期となった場合
、４０１〜４０６の３タツプ制御については通常動作が
行なわれ、そめ他のタップについては前述した■の従来
技術と同様にマルチプレクサ−出力４１３，４１４に積
分器出力４１１．４１２が出力され、タップ制御信号出
力４１７．４１８のタップ係数がオープン状態のゼロと
なるよう固定される。尚、同期が確豆している状態でリ
セット信号が入力されるためマルチプレクサ−出力４１
３．４１４にタップ制御信号入力４０８．４０９が出力
される。
、４０１〜４０６の３タツプ制御については通常動作が
行なわれ、そめ他のタップについては前述した■の従来
技術と同様にマルチプレクサ−出力４１３，４１４に積
分器出力４１１．４１２が出力され、タップ制御信号出
力４１７．４１８のタップ係数がオープン状態のゼロと
なるよう固定される。尚、同期が確豆している状態でリ
セット信号が入力されるためマルチプレクサ−出力４１
３．４１４にタップ制御信号入力４０８．４０９が出力
される。
また、本発明の第２の実施例として第４図のセットリセ
ット信号人力４０７にエラーレート出力を用いることに
よっても同様な動作を行なうことが可能である。すなわ
ち、エラーレートがある一定値をこえた場合にセットリ
セット信号入力４０７にセット信号が入力され、センタ
ータップから±１タップ以外のタップ係数をゼロに固定
する。
ット信号人力４０７にエラーレート出力を用いることに
よっても同様な動作を行なうことが可能である。すなわ
ち、エラーレートがある一定値をこえた場合にセットリ
セット信号入力４０７にセット信号が入力され、センタ
ータップから±１タップ以外のタップ係数をゼロに固定
する。
尚、タップ数が２Ｎ＋１ （Ｎ＝１ 、２ 、・
・・・・・）タップと増加した場合、セット信号入力に
よりセンターから±（２Ｎ＋ １−２ Ｋ）／２タップ
（ただしＫは１〜Ｎ）については通常動作が行なわれ、
その他の各タップについてはマルチプレクサ−出力に各
積分器出力が出力され、各タップ信号出力のタップ係数
がオープン状態のゼロとなるよう固定される。
・・・・・）タップと増加した場合、セット信号入力に
よりセンターから±（２Ｎ＋ １−２ Ｋ）／２タップ
（ただしＫは１〜Ｎ）については通常動作が行なわれ、
その他の各タップについてはマルチプレクサ−出力に各
積分器出力が出力され、各タップ信号出力のタップ係数
がオープン状態のゼロとなるよう固定される。
また、リセット信号入力時は、各マルチプレクサ−出力
に各タップ制御信号入力が出力される。このようにセッ
ト信号入力時、タップ数を少なくする構造になっている
ため収束するタップ係数の条件が緩和され、その効果と
して同期引き込み範囲が広くなる。
に各タップ制御信号入力が出力される。このようにセッ
ト信号入力時、タップ数を少なくする構造になっている
ため収束するタップ係数の条件が緩和され、その効果と
して同期引き込み範囲が広くなる。
以上説明したように、本発明のトランスパーサル形自動
等化器によれば、リセット信号入力時、タップ数をセン
タータップから±Ｌタップ（Ｌ＝１〜Ｎ−１のいずれか
）として通常の動作を行ない、他のタップ係数は、オー
プン状態のゼロに固定されるので同期引き込み範囲を広
くできる利点がある。
等化器によれば、リセット信号入力時、タップ数をセン
タータップから±Ｌタップ（Ｌ＝１〜Ｎ−１のいずれか
）として通常の動作を行ない、他のタップ係数は、オー
プン状態のゼロに固定されるので同期引き込み範囲を広
くできる利点がある。
第１図はトランスパーサル形自動等化器におけるセット
リセット回路の位置付けを示すブロック図、第２図およ
びｔｊＳ３図は従来の５タツプトランスバ一サル形自動
等化器のセットリセット回路部分の例を示す図、第４図
は第１の実施例のブロック図である。 １０１〜１０４ ・・・・・・遅延線、 １０５〜１
０８ ・・・・・・重み付け回路、 １０９ ・・・
・・・加算器、 １１０ ・・・・・・ 識別器、 １
１１ ・・・・・・セットリセット回路、 １１２
・・・・・・ セットリセット信号入力端子、 １１
３ ・・・・・・相関検出器、 ２０１ ・・・・
・・セットリセット信号入力、２０２〜２０５ ・・・
・・・ タップ制御信号入力、２０６ ・・・・・・
マルチプレクサ−１２０７〜２１０ ・・・・・・ 積
分器出力信号、 ２１１．２１４・・・・・・マルチプ
レクサ−出力、 ２１５〜２１８・・・・・・積分器、
２１９〜２２３ ・・・・・・ タップ制御信号出
力、 ３０１ ・・・・・・ セットリセット信号
入力、 ３０２ ・・・・・・発振器、 ３０３ ・・
・・・・アンドデート、 ３０４〜３０７ ・・・・・
・ タップ制御信号入力、 ３０８ ・・・・・・ マ
ルチプレクサ−１３０９〜３１２ ・・・・・・積分器
出力信号、３１３〜３１６ ・・・・・・マルチプレク
サ−出力、３１７〜３２０ ・・・・・・積分器、３２
１〜３２４・・・・・・ タップ制御信号出力、 ４０
１ ．４０２・・・・・・ タップ制御信号入力、 ４
０３ ．４０４・・・・・・ 積分器、 ４０５，４０
６ ・・・・・・タップ制御信号出力、 ４０７ ・・
・・・・セラトリセラ）信号入力、 ４０８〜４０９
・・・・・・タップ制御信号入力、 ４１０ ・・・
・・・マルチプレクサ−１４１１，４１２・・・・・・
積分器出力、 ４１３Ｉ４１４・・・・・・ マルチ
プレクサ−出力、 ４１５゜４１６ ・・・・・・積
分器、 ４１７，４１８ ・・・・・・タップ制御信
号出力 代理人 弁理士 本 間 崇第 ２ 図
リセット回路の位置付けを示すブロック図、第２図およ
びｔｊＳ３図は従来の５タツプトランスバ一サル形自動
等化器のセットリセット回路部分の例を示す図、第４図
は第１の実施例のブロック図である。 １０１〜１０４ ・・・・・・遅延線、 １０５〜１
０８ ・・・・・・重み付け回路、 １０９ ・・・
・・・加算器、 １１０ ・・・・・・ 識別器、 １
１１ ・・・・・・セットリセット回路、 １１２
・・・・・・ セットリセット信号入力端子、 １１
３ ・・・・・・相関検出器、 ２０１ ・・・・
・・セットリセット信号入力、２０２〜２０５ ・・・
・・・ タップ制御信号入力、２０６ ・・・・・・
マルチプレクサ−１２０７〜２１０ ・・・・・・ 積
分器出力信号、 ２１１．２１４・・・・・・マルチプ
レクサ−出力、 ２１５〜２１８・・・・・・積分器、
２１９〜２２３ ・・・・・・ タップ制御信号出
力、 ３０１ ・・・・・・ セットリセット信号
入力、 ３０２ ・・・・・・発振器、 ３０３ ・・
・・・・アンドデート、 ３０４〜３０７ ・・・・・
・ タップ制御信号入力、 ３０８ ・・・・・・ マ
ルチプレクサ−１３０９〜３１２ ・・・・・・積分器
出力信号、３１３〜３１６ ・・・・・・マルチプレク
サ−出力、３１７〜３２０ ・・・・・・積分器、３２
１〜３２４・・・・・・ タップ制御信号出力、 ４０
１ ．４０２・・・・・・ タップ制御信号入力、 ４
０３ ．４０４・・・・・・ 積分器、 ４０５，４０
６ ・・・・・・タップ制御信号出力、 ４０７ ・・
・・・・セラトリセラ）信号入力、 ４０８〜４０９
・・・・・・タップ制御信号入力、 ４１０ ・・・
・・・マルチプレクサ−１４１１，４１２・・・・・・
積分器出力、 ４１３Ｉ４１４・・・・・・ マルチ
プレクサ−出力、 ４１５゜４１６ ・・・・・・積
分器、 ４１７，４１８ ・・・・・・タップ制御信
号出力 代理人 弁理士 本 間 崇第 ２ 図
Claims (1)
- ２Ｎ＋１（但しＮは自然数）個のタップ付遅延線と、重
み付け回路と、加算器と、識別器および相関器から成る
トランスバーサル形自動等化器であって、外部から供給
されるセット信号により前記タップ付遅延線の両端のタ
ップからそれぞれＫ（Ｋは１〜Ｎのいずれか）タップま
でのタップ係数をオープン状態を示すゼロに設定し（２
Ｎ＋１−２Ｋ）タップのトランスバーサルフィルタとし
て動作させ、外部から供給されるリセット信号により（
２Ｎ＋１）タップのトランスバーサルフィルタに復帰さ
せることを特徴とするトランスバーサル形自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP801786A JPS62166626A (ja) | 1986-01-20 | 1986-01-20 | トランスバ−サル形自動等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP801786A JPS62166626A (ja) | 1986-01-20 | 1986-01-20 | トランスバ−サル形自動等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62166626A true JPS62166626A (ja) | 1987-07-23 |
Family
ID=11681573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP801786A Pending JPS62166626A (ja) | 1986-01-20 | 1986-01-20 | トランスバ−サル形自動等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62166626A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653780A (ja) * | 1992-07-31 | 1994-02-25 | Nec Corp | 適応受信機 |
-
1986
- 1986-01-20 JP JP801786A patent/JPS62166626A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653780A (ja) * | 1992-07-31 | 1994-02-25 | Nec Corp | 適応受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7627031B2 (en) | Adaptive signal latency control for communications systems signals | |
| US7266145B2 (en) | Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control | |
| CA2079292C (en) | Fast response matched filter receiver with decision feedback equalizer | |
| US4567599A (en) | Automatic adaptive equalizer having improved reset function | |
| JPS59500346A (ja) | ディジタル電気通信回路網における中継交換機の位相同期方法及びその装置 | |
| JPS62166626A (ja) | トランスバ−サル形自動等化器 | |
| US20020131536A1 (en) | Method and apparatus for timing recovery in signal combiner | |
| CA2013451C (en) | Adjacent channel interference canceller with means for minimizing intersymbol interference | |
| JPS60206232A (ja) | 自動等化方式 | |
| JPS5842661B2 (ja) | Ｆｍ復調器の雑音除去方式 | |
| JPS58129891A (ja) | 適応型輝度信号色度信号分離装置 | |
| JP2518690B2 (ja) | トランスバ―サルフィルタ制御回路 | |
| EP0520127A1 (en) | Digital synchronizing arrangement using a tuned tapped delay line | |
| JPH01314483A (ja) | テレビジョン信号受信装置 | |
| JPS5836859B2 (ja) | Ｆｍ回線における自動振幅位相等化方式 | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| JP2511157B2 (ja) | 自動等化器 | |
| JPS63214022A (ja) | 受信回路 | |
| JPH0429410A (ja) | 位相同期回路 | |
| JPH11355188A (ja) | 復調装置およびこれに用いることができる搬送波再生回路ならびに等化回路 | |
| JPH05167557A (ja) | 交差偏波干渉補償器 | |
| JPH03296325A (ja) | 適応等化器 | |
| Wong et al. | Application of a transversal Laguerre network in adaptive equalization | |
| JPH05336077A (ja) | パルス計数装置 | |
| JPH04263534A (ja) | 位相制御回路 |