JP4540692B2 - 適応等化器の高速ブラインド等化処理方法 - Google Patents

Description

本発明は、アドバンスト・ディジタル・テレビジョン受信装置において、例えば、高精細テレビジョン受信装置として使用できるような、適応等化器(adaptive equalizer - アダプティブ・イコライザ）の高速ブラインド等化(blind equalization)の処理方法に関する。

例えば、アドバンスト・ディジタル・テレビジョン(advanced digital television - ADTV)システムのような、高帯域幅ディジタル伝送システムにおいては、マルチパス (multipath)効果や符号間(intersimbol) 干渉といったような、伝送チャネルによって受信信号内に導入されるアーティファクト(artifact)を除去することが重要であり、さもないと、正しい受信が困難または不可能になる。このようなアーティファクトを除去するために、ＡＤＴＶ受信装置は適応等化器を含んでいる場合がある。この種の適応等化器は、一般的には、ＦＩＲ（有限インパルス応答フィルタ）および／またはＩＩＲ（無限インパルス応答フィルタ）構成において複数のタップ係数をもつマルチタップ・トランスバース・ディジタル・フィルタ(multitap transverse digital filter)として実現されており、それらのタップ係数を、伝送チャネルのアーティファクトを最小限にするために、また、受信信号ができる限り送信信号の近くを保つように、絶えず変化させている。一般的に、タップの数が大きくなると、等化品質が向上する。

適応等化器が動作状態にあるとき、係数が可能な限りそれらの最適値の近くを保つようにする判定指向型プロセス(decision directed process) は種々のものが知られている。しかし、これらの判定指向型プロセスの場合は、正しく動作するためには、係数がすでに最適値にある程度近づいている必要がある。係数の値が最適値から離れすぎていると、これらの判定指向型プロセスは収束することができない。従って、適応等化器を正しく動作させるためには、次の２ステップが必要である。すなわち、はじめに、係数が最適値に近づくように調整し、そのあと、係数が可能な限り最適値の近くを保つようにする必要がある。

電話システムのような、ある種の高帯域幅（ハイバンド幅）システムでは、データ伝送の前にトレーニング信号(traing signal) が送信されるので、適応等化器は、受信したトレーニング信号に基づいて係数を最適値に近づけるように調整することが可能になっている。しかし、テレビジョン・システムの場合は、その性格上、トレーニング信号は実用的でない。従って、適応等化器は、受信したデータ信号だけに基づいて係数の初期評価値(initial estimate)を生成しなければならない。この処理はブラインド等化(blind equalization)処理（プロセス）と呼ばれている。このブラインド等化処理が完了したときだけ、判定指向型適応等化処理(decision directed adaptive equalization process) を呼び出して、係数を最適値にまたはその近くに保つことができる。

本出願の発明者は、等化器（イコライザ）のタップ数を多くすると、等化品質が向上するが、多数のタップ係数をブラインド等化するには、かなりの時間量が必要であることを認識した。他方、少数の係数をブラインド等化するには、時間量が相対的に少なくなるが、等化器のタップ数が少ないと等化品質が低下し、全く受容できないことも起こり得る。本発明は、上述の点に鑑みてなされたもので、その目的は等化品質を低下することなしに処理時間の向上が得られるように図った適応等化器の高速ブラインド等化処理方法を提供することにある。

本発明の原理によれば、各々が対応する係数をもつ複数のタップを含んでいる適応等化器用のブラインド等化処理（プロセス）は次のようなステップを含んでいる。まず、適応等化器内の係数のサブセットについてブラインド等化が実行され、次に、それらの係数がすでに収束していれば、判定指向型適応等化処理が開始される。

上記構成により、本発明によるブラインド等化処理方法を使用するシステムによれば、適応等化器のタップすべてをブラインド等化することを常に試みている従来のプロセスに比べて、等化品質を低下することなしに、処理速度の向上が得られる。例えば、適応等化器の係数が図２のステップ２０４のあと収束していれば、本発明のプロセス２００を使用すると、４：１の速度向上、すなわち４倍の速度向上が実現される。

図１は、ＡＤＴＶ受信装置のうち本発明に従って動作する等化器を含んでいる部分を示すブロック図である。図１において、本発明を理解する上で必要なブロックだけが示されている。また、説明を簡単にするために、他の処理ブロック、および制御信号やタイミング信号などの信号を伝達する他のコネクション（接続）は省略されている。その他のブロックとしてなにが必要であるか、それらが図示のブロックとどのように接続され、どのように作用し合うか、どのようなタイミング信号と制御信号がそれぞれのブロックで要求されるか、これらの信号がどのように生成されて配信されるかは、ＡＤＴＶ設計に精通している当業者ならば理解されるはずである。

図１において、ＱＡＭ(quadrature amplitude modulated - 直交振幅変調）コンステレーション(constellation) の形体になったマルチレベル・ディジタル・シンボルによって変調されたＱＡＭ ＡＤＶＴ信号のソースから信号がアンテナ５へ送られる。このようなＱＡＭ信号はパルス振幅変調(Pulse Amplitude Modulated - PAM) 信号の一種である。アンテナ５は、直列に接続された検出器１０、適応等化器２０、デモジュレータ（復調器）３０、スライサ４０、デコーダ５０、およびビデオおよびオーディオ信号処理・再生回路６０に結合されている。ビデオおよびオーディオ信号処理・再生回路６０は、ビデオ・イメージ（映像）とオーディオ・サウンド（音声）をディスプレイ・スクリーンとスピーカ（図示せず）から利用者に提供し、あるいはこれらのコンポーネント（構成要素）で表現する信号をビデオ・カセット・レコーダ（図示せず）などの他の機器へ供給する。誤差検出器７０はスライサ４０の入力端子と出力端子に結合されたそれぞれの入力端子と、誤差代表信号（ｅ）を出力する出力端子とをもっている。誤差検出器７０の誤差信号出力端子は係数制御ネットワーク８０の入力端子に結合されている。係数制御ネットワーク８０の係数出力端子は適応等化器２０の係数入力端子に結合されている。

検出器１０はＲＦチューナ、局部発振器および中間周波数増幅器を含み、その他にも、アナログ−ディジタル・コンバータ、タイミング同期回復・クロック発生回路、および９０度位相シフタ（これらはいずれも図示されていない）を含んでおり、これらは公知のように１つに結合されている。動作時には、これらのコンポーネントは作用し合って、受信したＱＡＭ信号の通過帯域同相（Ｉ）成分と直交位相（Ｑ）成分を、検出器１０のそれぞれの出力端子から出力する。上述したエレメント、それぞれの構成および動作は周知であるので、詳しく説明することは省略する。アンテナ５は放送ＲＦ信号を受信するものとしているが、上述したものと類似するコンポーネント（これらも周知である）を使用すれば、ケーブルや光ファイバ・ソースからＲＦ変調信号を受信して、通過帯域Ｉ信号とＱ信号を出力することも可能である。

図示実施の形態における適応等化器２０は、１２８タップＦＩＲディジタル・フィルタを含んでいるが、このフィルタは公知のように動作して、マルチパスと符号間干渉が、検出された通過帯域Ｉ信号とＱ信号に及ぼす影響を最小限にするものである。ＦＩＲディジタル・フィルタとＩＩＲディジタル・フィルタを組み合わせて適応等化器で使用することも公知である。ＦＩＲフィルタの１２８個のタップのタップ係数は、以下で説明するように、係数制御ネットワーク８０から絶えず供給される。

デモジュレータ３０は、関連の位相コントローラと通過帯域フィルタ（ＢＰＦ）（いずれも図示していない）が公知のように配列されているデロテータ(derotator) を含むことも可能であるが、等化された通過帯域Ｉ信号とＱ信号を復調してベースバンド（基底帯域）Ｉ信号とＱ信号を出力する。これらの復調ベースバンドＩ信号とＱ信号はＱＡＭ符号コンステレーション内のどこかのロケーションを表している。スライサ４０は復調ベースバンドＩ信号とＱ信号を受信し、そのコンステレーション内のどの符号（シンボル）がこれらの信号で表されたロケーションに最も近いかを判断し、その最も近い符号のロケーションに対応する値をもつＩ信号とＱ信号を、公知のようにその出力端から出力する。これらのＩ信号とＱ信号はデコーダ５０へ送られ、デコーダはその記号に対応するマルチビット・ディジタル・ワードを出力する。デコード化されたマルチビット・ディジタル・ワードはビデオおよびオーディオ信号処理・再生回路６０へ送られる。上述したように、ビデオおよびオーディオ信号処理・再生回路はマルチビット・ディジタル・ワードを処理してイメージ（映像）とサウンド（音声）を視聴者に提供する。

公知のように、スライサ４０の入力に現れた復調ベースバンドＩ信号とＱ信号で表された符号コンステレーション内のロケーションと、スライサ４０の出力から出力されたＩ信号とＱ信号で表された最も近い符号のロケーションとの差は、受信した符号の誤差を表している。誤差検出器７０はスライサ４０の入力と出力に現れたそれぞれのＩ信号とＱ信号を公知のように操作して、この誤差を判定し、その誤差を表す信号ｅを係数制御ネットワーク８０へ送る。

係数制御ネットワーク８０は、マイクロプロセッサ（μＰ）またはディジタル信号プロセッサ（ＤＳＰ）および関連回路（図示せず）を含むことが可能であるが、誤差信号ｅに応答して適応等化器２０のタップの係数の値を計算し、誤差信号ｅを最小限にすることを試みる。そのあと、これらの係数は適応等化器２０内のタップ・マルチプライヤ(tap multiplier)へ送られる。正常に動作しているとき、これらの係数は、最小二乗平均(least means square - LMS)アルゴリズムなどの公知の処理を使用して判定指向型方法で繰り返し調整される。

しかし、上述したように、判定指向型ＬＭＳアルゴリズムが正しく動作する前に、ブラインド等化処理（プロセス）を実行して、判定指向型ＬＭＳアルゴリズムが収束するのに最適な係数に十分に近くなった係数を、適応等化器２０のタップに入れておかなければならない。図２は、本発明による高速ブラインド等化処理２００の流れ図である。図２に示すステップは、電源投入時のように、新しい信号が検出器１０によって検出されたとき、あるいは視聴者がチャネルを切り替えたとき、係数制御ネットワーク８０内のμＰ（マイクロプロセッサ）またはＤＳＰ（デジタル記号プロセッサ）によって実行される。

図示の実施形態では、上述したように、適応等化器２０（図１の）は１２８タップＦＩＲフィルタを含んでいる。図２のステップ２０２において、これらのタップのすべての係数はプリセットされる。すべての係数は８個の中間タップを除き０にセットされる。２つの中間タップの係数は約０．５の実数値にセットされ、次の２つの周囲タップの係数は約０．２５の実数値にセットされ、次の２つの周囲タップの係数は約０．１２５の実数値にセットされ、次の２つの周囲タップの係数は約０．０６２５の実数値にセットされる。

次に、ステップ２０４において、適応等化器２０（図１の）の３２個の中間タップをブラインド等化する試みが行われる。ステップ２０６において、適応等化器２０の係数が収束したか否かが判断される。もしそうであれば、“Ｙ’で示したステップ２０６の出力が選択され、ステップ２２０に入る。ステップ２２０において、判定指向型適応等化処理が開始される。適応等化器２０の係数が収束していなければ、“Ｎ’で示したステップ２０６の出力が選択され、ステップ２０８に入る。ステップ２０４と２０６の組合せ３００は以下で詳しく説明する。

ステップ２０８において、適応等化器２０（図１の）の６４個の中間タップをブラインド等化する試みが行われ、ステップ２１０において、係数が収束したか否かが判断される。係数が収束していれば、“Ｙ’で示したステップ２１０の出力が取られ、ステップ２２０の判定指向型適応等化が開始される。もしそうでなければ、“Ｎ’で示した出力が選択され、９６個の中間タップの係数をブラインド等化する試みがステップ２１２で行われる。ステップ２１２と２１４は適応等化器２０の９６個の中間タップをブラインド等化することを試み、ステップ２１６と２１８は適応等化器２０の１２８個の中間タップをすべてブラインド等化することを試みる。ステップ２１８がステップ２０６，２１０および２１４と異なるのは、係数が収束していないと、ブラインド等化がステップ２０２で再開始（再初期化）されることだけである。

図３は、高速ブラインド等化処理のうち図２にブロック２０４と２０６で示されている部分３００の詳細を示す流れ図であり、図４は、図３に示す高速ブラインド等化処理の部分の理解に役立つＩＱ平面４００の一部を示す図である。ブロック２０８と２１０、ブロック２１２と２１４およびブロック２１６と２１８の組合せについては、同じオペレーション３００が実行される。図３において、８個の中間タップの係数が図２のステップ２０２でプリセットされたあと、最初にステップ３０２に入る。ステップ３０２において、受信した５１２個の記号（シンボル）が処理される。

次に、図４に示すように、ＩＱ平面４００内の有効記号位置（シンボル・ロケーション）は黒点(solid dots)４０２で表されている。図４には、有効記号位置４０２が９個しか示されていないが、マルチレベルＱＡＭディジタル伝送システムの分野に精通している当業者ならば理解されるように、ＩＱ平面全体には１０個以上の有効記号位置が存在する。有効記号位置４０２はＩＱ平面に矩形状に配置され、行(row) と列(column)の有効記号位置間は間隔ｄになっている。半径ｒをもつ円は、各有効記号位置４０２を中心としている。半径ｒは約１／３ ｄにセットされている。各受信記号がステップ３０２で処理さるとき、その受信記号に対応するＩ信号とＱ信号で表されたＩＱ平面４００内の位置が検査され、有効記号位置４０２のあらかじめ決めた距離内にあるか否かが判断される。図示の実施の形態では、受信記号の位置が検査され、有効記号位置４０２を中心とする円内にあるか否かが判断される。

例えば、図４において、受信記号に対応する位置は×印で表されている。位置４０４はそのような受信ロケーションの１つを表し、いずれの有効記号位置４０２からの距離ｒの外に位置している。位置４０６は別の受信位置を表し、一番下の中央に示した有効記号からの距離ｒ内に位置している。５１２個の受信記号の各々がステップ３０２で処理されるとき、その受信位置が有効記号位置の距離ｒ内に何回置かれたかのカウントが取られる。受信した位置が有効記号位置の距離ｒ内に位置するたびに、カウントはインクリメントされる。図３に戻り、ステップ３０４において、５１２個の受信記号の全てが処理されると、このカウントがチェックされる。カウントがあらかじめ決めた個数を越えていると、係数は収束されるものとみなされる。図示の実施の形態では、このあらかじめ決めた個数は約１００になっている。つまり、受信記号の位置の約１００以上が有効記号位置の距離ｒの範囲内に位置していれば、ステップ３０４から“Ｙ’で示した出力が選ばれ、ステップ２２０の判定指向型適応等化処理（図２の）が開始される。

係数が収束していなければ、適応等化器２０（図１の）係数はステップ３０６で調整される。この調整は公知のブロック最小二乗平均（ブロックＬＭＳ）アルゴリズムに従って行われる。ブロック３０２において、各受信信号からの情報は、５１２個の受信記号のブロック全体に基づく係数の調整を可能にするために累積される。ブロック３０６において、この累積情報は処理され、係数の更新値が計算される。そのあと、これらの係数は適応等化器２０に与えられる。

この調整が行われたあと、上記処理を繰り返すか否か、あるいはそのまま続けて、適応等化器２０内のタップのもっと大きなサブセット（部分集合）をブラインド等化することを試みるのか否かが判断される。図示の実施の形態では、一定回数の係数調整がタップの各サブセット毎に行われる。３２個のタップをブラインド等化することを試みる場合は（ステップ２０４と２０６）、係数に対する調整は４回行われる。つまり、ステップ３０８において、３２個のセンタ・タップに対して行われた係数調整が４回未満であれば、処理は繰り返され、“Ｙ’で示したステップ３０８の出力が選択され、ステップ３０２が再実行される。調整が４回行われていれば、“Ｎ’で示したステップ３０８の出力が選択され、ステップ２０８（図２の）に入る。

３２個のセンタ・タップ（これは上述した）、６４個のセンタ・タップ、および９６個のセンタ・タップをブラインド等化する試みにおいて、それぞれ４回の係数調整が行われる。ステップ２１６と２１８が実行されて、適応等化器２０（図１の）の１２８個のタップすべてをブラインド等化することを試みるときは、もっと長い時間期間が割り当てられる。図示の実施の形態では、適応等化器２０の１２８個のタップをブラインド等化するために５２回の係数調整が試みられる。５２回の試みのあと係数が収束していなければ、ブラインド等化処理２００は初めから繰り返される。別の見方をすると、図２と図３のブラインド等化処理を用いた収束を達成するために最大時間期間が割り当てられている。図示の実施形態では、収束を達成するために最大６４回の係数調整が割り当てられている。その時間までに収束が達成されていなければ、この試みは断念され、新しい試みが開始される。

ＱＡＭマルチレベル・ディジタル伝送システムの場合について本発明の図示の実施形態を説明してきたが、この分野に精通した当業者ならば理解されるように、本発明の本質は、各々が関連の係数をもつ複数のタップを含んでいて、判定指向型等化を開始する前にブラインド等化を必要とするような適応等化器を含んでいる他のディジタル伝送システムにも適用が可能である。例えば、この種のシステムはマルチレベルＶＳＢ ＡＤＴＶシステムで使用することが可能である。

ＡＤＴＶ受信装置のうち本発明に従って動作する等化器を含んでいる部分を示すブロック図である。 本発明による高速ブラインド等化処理の手順を示す流れ図である。 図２に示す高速ブラインド等化処理の一部分の詳細な手順を示す流れ図である。 図３に示す高速ブラインド等化処理の一部分を理解する上で役立つＩＱ平面の一部を示す図である。

符号の説明

１０ 検出器
２０ 適応等化器
３０ デモジュレータ
４０ スライサ
５０ デコーダ
６０ ビデオおよびオーディオ信号処理・再生回路
７０ 誤差検出器
８０ 係数制御ネットワーク

Claims (9)

1. 各々のタップが対応する係数をもつ複数のタップを含んでいる適応等化器のブラインド等化処理方法であって、該ブラインド等化処理方法は等化品質を低下することなしに処理時間を向上させるブラインド等化処理方法であって、
   適応等化器内の全ての係数未満の係数のサブセットに対してブラインド等化を実行するステップと、
   前記サブセットの前記係数が収束したか否かを判断するステップと、
   前記サブセットの前記係数が収束していれば、判定指向型適応等化処理を開始するステップと、
   前記サブセットの前記係数が収束していなければ、より多くの係数を有する他の係数のサブセットを使用してブラインド等化を実行するステップを繰り返すステップと
   を含んでいることを特徴とするブラインド等化処理方法。
2. 請求項１に記載のブラインド等化処理方法において、前記ブラインド等化を実行するステップの前に、あらかじめ決めた複数の係数をあらかじめ決めた一定値に初期化するステップをさらに含むことを特徴とするブラインド等化処理方法。
3. 請求項２に記載のブラインド等化処理方法において、前記適応等化器は中間点を中心に左右対称に配置された１２８個のタップを含み、前記あらかじめ決めた複数の係数は８個の中間タップに対応する係数を含むことを特徴とするブラインド等化処理方法。
4. 請求項３に記載のブラインド等化処理方法において、前記あらかじめ決めた一定値は、
   ２個の中間タップについてはほぼ０．５、
   次の２個の周囲タップについてはほぼ０．２５、
   次の２個の周囲タップについてはほぼ０．１２５、
   および次の２個の周囲タップについてはほぼ０．０６２５
   の実数値であることを特徴とするブラインド等化処理方法。
5. 請求項１に記載のブラインド等化処理方法において、
   前記適応等化器は中心点を中心に左右対称に配置されたタップを含み、
   前記ブラインド等化を実行するステップは、前記中心点を中心に左右対称に配置されたタップに対応する係数のサブセットを選択するステップを含むことを特徴とするブラインド等化処理方法。
6. 請求項５に記載のブラインド等化処理方法において、前記ブラインド等化を実行するステップは、前記中心点に隣接するタップに対応する係数のサブセットをさらに選択するステップを含むことを特徴とするブラインド等化処理方法。
7. 請求項５に記載のブラインド等化処理方法において、前記適応等化器は１２８個のタップを含み、前記係数のサブセットは３２個の中間タップに対応していることを特徴とするブラインド等化処理方法。
8. 請求項１に記載のブラインド等化処理方法において、
   ブラインド収束のために最大時間量が割り当てられ、
   前記繰返しステップは前記最大時間量が経過したあと終了し、
   前記ブラインド等化処理は前記最大時間量が経過したあと再スタートすることを特徴とするブラインド等化処理方法。
9. 請求項１に記載のブラインド等化処理方法において、
   前記適応等化器は１２８個のタップを含み、
   前記ブラインド等化を実行するステップは、３２個のタップを係数のサブセットとして選択するステップを含み、
   前記繰返しステップは６４個、９６個、および１２８個のタップのサブセットを連続的に使用することを特徴とするブラインド等化処理方法。

Images