JPH11175510A - シストリックアレー - Google Patents
シストリックアレーInfo
- Publication number
- JPH11175510A JPH11175510A JP9346684A JP34668497A JPH11175510A JP H11175510 A JPH11175510 A JP H11175510A JP 9346684 A JP9346684 A JP 9346684A JP 34668497 A JP34668497 A JP 34668497A JP H11175510 A JPH11175510 A JP H11175510A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- values
- calculation
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【課題】 逆方向処理を、小規模ハードウェアで可能と
する。 【解決手段】 右端のインターナルセルＩＣ１３，ＩＣ
２３，ＩＣ３３に、順方向処理の各時刻のｓ，ｚをそれ
ぞれメモリＭＥ１３〜ＭＥ３３に記憶し、ファイナルセ
ルＦＣの順方向処理時の各入力δin，ｕinがそれぞれメ
モリＭＥＰ，ＭＥＳに記憶される。逆方向処理では各バ
ウンダリーセルＢＣでｓ，ｚ，δout を入力して、ｓ＝
０でδin＝０、ｘ＝ｘ／β2 を計算し、その他でδin＝
ｓｘ／ｚ，ｘ＝（ｘ−δin｜ｚ｜2 ）／β2 を計算し、
各ＩＣでｘ＝ｘ−ｓ* ｕout ，ｕin＝ｕout ＋ｚｘを計
算する。
する。 【解決手段】 右端のインターナルセルＩＣ１３，ＩＣ
２３，ＩＣ３３に、順方向処理の各時刻のｓ，ｚをそれ
ぞれメモリＭＥ１３〜ＭＥ３３に記憶し、ファイナルセ
ルＦＣの順方向処理時の各入力δin，ｕinがそれぞれメ
モリＭＥＰ，ＭＥＳに記憶される。逆方向処理では各バ
ウンダリーセルＢＣでｓ，ｚ，δout を入力して、ｓ＝
０でδin＝０、ｘ＝ｘ／β2 を計算し、その他でδin＝
ｓｘ／ｚ，ｘ＝（ｘ−δin｜ｚ｜2 ）／β2 を計算し、
各ＩＣでｘ＝ｘ−ｓ* ｕout ，ｕin＝ｕout ＋ｚｘを計
算する。
Description
【０００１】
【発明の属する技術分野】この発明は逐次最小二乗アル
ゴリズム（以下、ＲＬＳアルゴリズムと略記する）の処
理をパイプライン的に行うためのシストリックアレーに
関する。
ゴリズム（以下、ＲＬＳアルゴリズムと略記する）の処
理をパイプライン的に行うためのシストリックアレーに
関する。
【０００２】
【従来の技術】図３Ａに適応フィルタの基本モデルを示
す。適応フィルタとはｕ（ｎ）を入力信号、ｙ（ｎ）を
出力信号とする可変係数フィルタ１１であり、出力信号
ｙ（ｎ）が参照信号ｄ（ｎ）に近づくように係数更新ア
ルゴリズム１２によりフィルタ係数が更新される。ここ
で、それぞれの信号はシンボルタイミングごとにサンプ
リングされるので、サンプリングされた後の信号をタイ
ミングインデックスｎを用いて表す。適応フィルタとし
て図３Ｂに示されるようなトランスバーサル形フィルタ
を考える。遅延量が１タイミング周期の遅延素子Ｄ１，
Ｄ２，…，ＤＮ＋１が直列に接続され、その一端の遅延
素子Ｄ１に入力信号ｕ（ｎ）が入力され、その入力信号
ｕ（ｎ）と、各遅延素子Ｄ１，…，ＤＮ＋１の各出力ｕ
（ｎ−１），…，ｕ（ｎ−Ｎ＋１）とに対し、乗算器Ｍ
０，Ｍ１，…，ＭＮ＋１でそれぞれタップ係数ｗ
0(ｎ），ｗ1(ｎ），…，ｗN-1(n)が乗算され、これら乗
算結果が加算器１３で加算されて出力信号ｙ（ｎ）とな
る。フィルタのタップ係数ｗk とし、入力と出力の関係
は以下の式で表される。
す。適応フィルタとはｕ（ｎ）を入力信号、ｙ（ｎ）を
出力信号とする可変係数フィルタ１１であり、出力信号
ｙ（ｎ）が参照信号ｄ（ｎ）に近づくように係数更新ア
ルゴリズム１２によりフィルタ係数が更新される。ここ
で、それぞれの信号はシンボルタイミングごとにサンプ
リングされるので、サンプリングされた後の信号をタイ
ミングインデックスｎを用いて表す。適応フィルタとし
て図３Ｂに示されるようなトランスバーサル形フィルタ
を考える。遅延量が１タイミング周期の遅延素子Ｄ１，
Ｄ２，…，ＤＮ＋１が直列に接続され、その一端の遅延
素子Ｄ１に入力信号ｕ（ｎ）が入力され、その入力信号
ｕ（ｎ）と、各遅延素子Ｄ１，…，ＤＮ＋１の各出力ｕ
（ｎ−１），…，ｕ（ｎ−Ｎ＋１）とに対し、乗算器Ｍ
０，Ｍ１，…，ＭＮ＋１でそれぞれタップ係数ｗ
0(ｎ），ｗ1(ｎ），…，ｗN-1(n)が乗算され、これら乗
算結果が加算器１３で加算されて出力信号ｙ（ｎ）とな
る。フィルタのタップ係数ｗk とし、入力と出力の関係
は以下の式で表される。
【０００３】 ｙ(n) ＝Σk=0 N-1 ｗk (n) ｕ(n−k) （１） ここで、タップ数をＮとして、入力信号とタップ係数の
ベクトルをそれぞれ以下の式で定義する。 ｕ(n) ＝（ｕ(n) ，ｕ(n−1)，…，ｕ(n−Ｎ＋１))t （２） ｗ(n) ＝（ｗ0(n)，ｗ1(n)，…，ｗN-1(n)）t （３） 添字ｔは転置を表す。このとき、フィルタの入出力関係
は以下の式で表される。
ベクトルをそれぞれ以下の式で定義する。 ｕ(n) ＝（ｕ(n) ，ｕ(n−1)，…，ｕ(n−Ｎ＋１))t （２） ｗ(n) ＝（ｗ0(n)，ｗ1(n)，…，ｗN-1(n)）t （３） 添字ｔは転置を表す。このとき、フィルタの入出力関係
は以下の式で表される。
【０００４】 ｙ(n) ＝ｗt (n) ｕ(n) （４） また、誤差信号ｅ（ｎ）は以下の式で表される。 ｅ(n) ＝ｄ(n）−ｗt (n) ｕ(n) （５） この誤差信号の荷重二乗平均を評価関数Ｊ（ｗ）と
する。 Ｊ（ｗ）＝Σm=0 n λn-m ｜ｅ(m) ｜2 （６） ただし、λは忘却係数である。適応フィルタは評価関数
Ｊ（ｗ）を最小とするようにフィルタの各タップ係
数を更新する。評価関数Ｊ（ｗ）を最小とする解
ｗ(n) は、 Ｒxx(n) ｗ(n) ＝Ｐ(n) （７） を満足する。ここでＲxx(n) は入力信号の自己相関行
列であり、Ｐ(n) は入力信号と参照信号の相互相関行
列である。式（７）は正規方程式と呼ばれている。ここ
でＲxx(n) が正則であれば、式（７）により最適な係
数ベクトルｗ(n) は以下の式で与えられる。
する。 Ｊ（ｗ）＝Σm=0 n λn-m ｜ｅ(m) ｜2 （６） ただし、λは忘却係数である。適応フィルタは評価関数
Ｊ（ｗ）を最小とするようにフィルタの各タップ係
数を更新する。評価関数Ｊ（ｗ）を最小とする解
ｗ(n) は、 Ｒxx(n) ｗ(n) ＝Ｐ(n) （７） を満足する。ここでＲxx(n) は入力信号の自己相関行
列であり、Ｐ(n) は入力信号と参照信号の相互相関行
列である。式（７）は正規方程式と呼ばれている。ここ
でＲxx(n) が正則であれば、式（７）により最適な係
数ベクトルｗ(n) は以下の式で与えられる。
【０００５】 ｗ(n) ＝Ｒxx -1(n) Ｐ(n) （８） 式(8) に基づいてフィルタのタップ係数を更新する方法
は評価関数Ｊ（ｗ）を最小にするという意味で最適
であるが、Ｒxx(n) の逆行列演算を行わなければなら
ないので計算量が多い。そこで、より少ない計算量でフ
ィルタのタップ係数を求めるアルゴリズムがいくつか知
られている。その中で特に収束の速いアルゴリズムがＲ
ＬＳアルゴリズムである。ＲＬＳアルゴリズムはフィル
タのタップ係数を逐次的に求める。これにより、式
（８）の逆行列演算を行う必要がなくなり計算量が少な
くなる。しかし、ＲＬＳアルゴリズムを用いてもフィル
タのタップの数が多くなると、計算量が増えるために実
時間処理が困難となる。そこで、ＲＬＳアルゴリズムの
処理をパイプライン的に行うことのできるシストリック
アレーが知られている。
は評価関数Ｊ（ｗ）を最小にするという意味で最適
であるが、Ｒxx(n) の逆行列演算を行わなければなら
ないので計算量が多い。そこで、より少ない計算量でフ
ィルタのタップ係数を求めるアルゴリズムがいくつか知
られている。その中で特に収束の速いアルゴリズムがＲ
ＬＳアルゴリズムである。ＲＬＳアルゴリズムはフィル
タのタップ係数を逐次的に求める。これにより、式
（８）の逆行列演算を行う必要がなくなり計算量が少な
くなる。しかし、ＲＬＳアルゴリズムを用いてもフィル
タのタップの数が多くなると、計算量が増えるために実
時間処理が困難となる。そこで、ＲＬＳアルゴリズムの
処理をパイプライン的に行うことのできるシストリック
アレーが知られている。
【０００６】シストリックアレーとは同一の機能を持つ
セルを規則的に配置して、ＲＬＳアルゴリズムの処理を
パイプライン的に行うものである。原理的には行列のＱ
Ｒ分解とギブンズローテーションを用いることにより、
処理のパイプライン化を可能としている。シストリック
アレーでは、各セルにおいて単純な計算を行い、計算結
果を隣接セルに渡すということを繰り返す。従来のシス
トリックアレーの構成を図４Ａに示す。ここでフィルタ
のタップの数は３としている。ｕ（ｎ）はフィルタの各
タップへの入力信号を表し、ｄ（ｎ）は参照信号を表
す。
セルを規則的に配置して、ＲＬＳアルゴリズムの処理を
パイプライン的に行うものである。原理的には行列のＱ
Ｒ分解とギブンズローテーションを用いることにより、
処理のパイプライン化を可能としている。シストリック
アレーでは、各セルにおいて単純な計算を行い、計算結
果を隣接セルに渡すということを繰り返す。従来のシス
トリックアレーの構成を図４Ａに示す。ここでフィルタ
のタップの数は３としている。ｕ（ｎ）はフィルタの各
タップへの入力信号を表し、ｄ（ｎ）は参照信号を表
す。
【０００７】シストリックアレーにはインターナルセル
ＩＣ（図４Ｂ）とバウンダリーセルＢＣ（図３Ｃ）とフ
ァイナルセルＦＣ（図４Ｄ）の３種類のセルがある。つ
まりタップ数のバウンダリーセルＢＣ１，ＢＣ２，ＢＣ
３が順次、遅延量が１タイミング周期の遅延素子Ｄを介
して直列に接続され、バウンダリーセルＢＣ３の出力側
は遅延素子Ｄ３を介してファイナルセルＦＣに接続され
る。バウンダリーセルＢＣ１の他方の出力側にインター
ナルセルＩＣ１１，ＩＣ１２，ＩＣ１３が順次接続さ
れ、バウンダリーセルＢＣ２の他方の出力側にインター
ナルセルＩＣ２２，ＩＣ２３が順次接続され、バウンダ
リーセルＢＣ３の他方の出力側にインターナルセルＩＣ
３３が接続される。インターナルセルＩＣ１１，ＩＣ１
２，ＩＣ１３の各他方の出力側はバウンダリーセルＢＣ
２、インターナルセルＩＣ２２，ＩＣ２３とそれぞれ接
続され、インターナルセルＩＣ２２，ＩＣ２３の各他方
の出力側はバウンダリーセルＢＣ３、インターナルセル
ＩＣ３３に接続され、インターナルセルＩＣ３３の他方
の出力側はファイナルセルＦＣに接続される。つまりこ
れらセルＢＣ，ＩＣ，ＦＣは三角形の行列に配されてい
る。
ＩＣ（図４Ｂ）とバウンダリーセルＢＣ（図３Ｃ）とフ
ァイナルセルＦＣ（図４Ｄ）の３種類のセルがある。つ
まりタップ数のバウンダリーセルＢＣ１，ＢＣ２，ＢＣ
３が順次、遅延量が１タイミング周期の遅延素子Ｄを介
して直列に接続され、バウンダリーセルＢＣ３の出力側
は遅延素子Ｄ３を介してファイナルセルＦＣに接続され
る。バウンダリーセルＢＣ１の他方の出力側にインター
ナルセルＩＣ１１，ＩＣ１２，ＩＣ１３が順次接続さ
れ、バウンダリーセルＢＣ２の他方の出力側にインター
ナルセルＩＣ２２，ＩＣ２３が順次接続され、バウンダ
リーセルＢＣ３の他方の出力側にインターナルセルＩＣ
３３が接続される。インターナルセルＩＣ１１，ＩＣ１
２，ＩＣ１３の各他方の出力側はバウンダリーセルＢＣ
２、インターナルセルＩＣ２２，ＩＣ２３とそれぞれ接
続され、インターナルセルＩＣ２２，ＩＣ２３の各他方
の出力側はバウンダリーセルＢＣ３、インターナルセル
ＩＣ３３に接続され、インターナルセルＩＣ３３の他方
の出力側はファイナルセルＦＣに接続される。つまりこ
れらセルＢＣ，ＩＣ，ＦＣは三角形の行列に配されてい
る。
【０００８】各バウンダリーセルＢＣには遅延素子Ｄを
介しての前段のバウンダリーセルよりの入力δinと、そ
のバウダリーセルＢＣに接続されているインターナルセ
ルＩＣからの入力ｕinとが与えられ、ｕin＝０もしく
はδin＝０の時、次の計算を行う。 ｘ＝β2 ｘ，ｓ＝０，ｚ＝ｕin，δout ＝δin （９） ｕin≠０かつδin≠０の時、以下の計算を行う。
介しての前段のバウンダリーセルよりの入力δinと、そ
のバウダリーセルＢＣに接続されているインターナルセ
ルＩＣからの入力ｕinとが与えられ、ｕin＝０もしく
はδin＝０の時、次の計算を行う。 ｘ＝β2 ｘ，ｓ＝０，ｚ＝ｕin，δout ＝δin （９） ｕin≠０かつδin≠０の時、以下の計算を行う。
【０００９】 ｚ＝ｕin，ｘ′＝β2 ｘ＋δin｜ｚ｜2 ，ｃ＝β2 ｘ／ｘ′，ｓ＝δinｚ／ ｘ′，ｘ＝ｘ′，δout ＝ｃδin （10） ここで、ｘはバウンダリーセル自身が持つ値である。ま
たβはＲＬＳアルゴリズムにおける忘却係数λの平方根
である。そのバウンダリーセルＢＣにおいて計算された
ｓ，ｚは行方向の隣接するインターナルセルＩＣに渡さ
れ、δinを用いて計算されたδout は遅延素子を介して
１タイミング遅延されて次のバウンダリーセルに渡され
る。
たβはＲＬＳアルゴリズムにおける忘却係数λの平方根
である。そのバウンダリーセルＢＣにおいて計算された
ｓ，ｚは行方向の隣接するインターナルセルＩＣに渡さ
れ、δinを用いて計算されたδout は遅延素子を介して
１タイミング遅延されて次のバウンダリーセルに渡され
る。
【００１０】各インターナルセルにおいては行方向から
の入力ｓ，ｚと列方向からの入力ｕ inとにより以下の計
算を行う。 ｕout ＝ｕin−ｚｘ，ｘ＝ｘ＋ｓ* ｕout （11） ｕout は列方向に出力され、ｓ，ｚはそのまま行方向に
出力され、セルの持つ値ｘが更新される。
の入力ｓ，ｚと列方向からの入力ｕ inとにより以下の計
算を行う。 ｕout ＝ｕin−ｚｘ，ｘ＝ｘ＋ｓ* ｕout （11） ｕout は列方向に出力され、ｓ，ｚはそのまま行方向に
出力され、セルの持つ値ｘが更新される。
【００１１】最後にファイナルセルＦＣにおいてこれに
接続されたインターナルセルＩＣ３３からのｕinと直前
のバウンダリーセルＢＣ３よりの遅延素子Ｄ３を介して
入力されるδinとをかけることにより誤差信号ｅ（ｎ）
が導出される。 ｅ（ｎ）＝ｕinδin （12） 図４Ａに示すように初段のバウンダリーセルＢＣ１には
入力信号ｕ（１），ｕ（２），ｕ（３），…がタイミン
グごとに順次入力され、インターナルセルＩＣ１１には
バウンダリーセルＢＣ１に対し、１タイミング遅れて
０，ｕ（１），ｕ（２），…が順次入力され、インター
ナルセルＩＣ１２には、バウンダリーセルＢＣ１に対
し、２タイミング遅れて０，０，ｕ（１），ｕ（２），
…が順次入力され、インターナルセルＩＣ１３にはバウ
ンダリーセルＢＣ１に対し、３タイミング遅れて参照信
号ｄ（１），ｄ（２），ｄ（３），…が順次入力され
る。
接続されたインターナルセルＩＣ３３からのｕinと直前
のバウンダリーセルＢＣ３よりの遅延素子Ｄ３を介して
入力されるδinとをかけることにより誤差信号ｅ（ｎ）
が導出される。 ｅ（ｎ）＝ｕinδin （12） 図４Ａに示すように初段のバウンダリーセルＢＣ１には
入力信号ｕ（１），ｕ（２），ｕ（３），…がタイミン
グごとに順次入力され、インターナルセルＩＣ１１には
バウンダリーセルＢＣ１に対し、１タイミング遅れて
０，ｕ（１），ｕ（２），…が順次入力され、インター
ナルセルＩＣ１２には、バウンダリーセルＢＣ１に対
し、２タイミング遅れて０，０，ｕ（１），ｕ（２），
…が順次入力され、インターナルセルＩＣ１３にはバウ
ンダリーセルＢＣ１に対し、３タイミング遅れて参照信
号ｄ（１），ｄ（２），ｄ（３），…が順次入力され
る。
【００１２】バウンダリーセル・インターナルセルで以
上の計算を行い、隣接セルにその結果を渡して、再び各
セルで計算を行うという処理を繰り返すことにより、全
体としてＲＬＳアルゴリズムが処理される。上記のよう
な適応アルゴリズムは、時間的に変動する要因の影響を
受けるシステムに多く応用される。通信の分野では、伝
搬路が時間的に変動する移動通信において、伝搬路推定
や適応等化のために用いられることが多い。特に移動通
信での適応等化を目的として、受信側で伝搬路の推定と
送信された系列の推定を同時に行う方式がいくつか提案
されている（例えば、文献“逐次最小二乗形適応最尤系
列推定（ＲＬＳ−ＭＬＳＥ）−最尤推定理論の移動無線
への応用”，信学論（Ｂ−II），Ｊ７６−Ｂ−II，４，
pp.202−214(1993-04)を参照）。これらの方式では、伝
搬路の推定にＲＬＳアルゴリズムを用い、系列推定に最
尤系列推定（ＭＬＳＥ Maximum Likelihood Sequence
Estimator)を用いることが多い。
上の計算を行い、隣接セルにその結果を渡して、再び各
セルで計算を行うという処理を繰り返すことにより、全
体としてＲＬＳアルゴリズムが処理される。上記のよう
な適応アルゴリズムは、時間的に変動する要因の影響を
受けるシステムに多く応用される。通信の分野では、伝
搬路が時間的に変動する移動通信において、伝搬路推定
や適応等化のために用いられることが多い。特に移動通
信での適応等化を目的として、受信側で伝搬路の推定と
送信された系列の推定を同時に行う方式がいくつか提案
されている（例えば、文献“逐次最小二乗形適応最尤系
列推定（ＲＬＳ−ＭＬＳＥ）−最尤推定理論の移動無線
への応用”，信学論（Ｂ−II），Ｊ７６−Ｂ−II，４，
pp.202−214(1993-04)を参照）。これらの方式では、伝
搬路の推定にＲＬＳアルゴリズムを用い、系列推定に最
尤系列推定（ＭＬＳＥ Maximum Likelihood Sequence
Estimator)を用いることが多い。
【００１３】ここで、ＭＬＳＥで用いるビタビアルゴリ
ズムの状態数は、フィルタのタップ数に対して指数関数
的に増大してしまう。したがって、シストリックアレー
によるＲＬＳアルゴリズムのパイプライン化により、Ｒ
ＬＳアルゴリズムにおける処理量増大の問題が回避でき
たとしても、ＭＬＳＥにおける状態数増加の問題が残
る。この問題に対処するために、系列推定にＭＬＳＥを
用いずに逐次系列推定アルゴリズムを用いる方式が文献
“高速移動通信における逐次復号等化”，信学ソサイエ
ティ大会，Ｂ−５−１４９，１９９７−０９に示されて
いる。逐次系列推定を適応的に行うためには、伝搬路推
定に用いられるＲＬＳアルゴリズムにおいて導出される
各種パラメータを、過去のタイミングインデックスに戻
す必要がある。しかし、従来のシストリックアレーの構
成では、各セルの持つパラメータの値を元に戻すことが
できないので、ＲＬＳアルゴリズムにおいて導出される
伝搬路の状態を、過去のタイミングインデックスに対応
した状態に戻すことはできない。
ズムの状態数は、フィルタのタップ数に対して指数関数
的に増大してしまう。したがって、シストリックアレー
によるＲＬＳアルゴリズムのパイプライン化により、Ｒ
ＬＳアルゴリズムにおける処理量増大の問題が回避でき
たとしても、ＭＬＳＥにおける状態数増加の問題が残
る。この問題に対処するために、系列推定にＭＬＳＥを
用いずに逐次系列推定アルゴリズムを用いる方式が文献
“高速移動通信における逐次復号等化”，信学ソサイエ
ティ大会，Ｂ−５−１４９，１９９７−０９に示されて
いる。逐次系列推定を適応的に行うためには、伝搬路推
定に用いられるＲＬＳアルゴリズムにおいて導出される
各種パラメータを、過去のタイミングインデックスに戻
す必要がある。しかし、従来のシストリックアレーの構
成では、各セルの持つパラメータの値を元に戻すことが
できないので、ＲＬＳアルゴリズムにおいて導出される
伝搬路の状態を、過去のタイミングインデックスに対応
した状態に戻すことはできない。
【００１４】
【発明が解決しようとする課題】この発明はシストリッ
クアレーを用いたＲＬＳアルゴリズムの処理において、
タイミングインデックスを遡って状態を戻す必要がある
場合に、一部のセルに記憶手段を持たすことにより、全
セルの持つパラメータの値を元に戻すことを目的とす
る。全てのセルで各パラメータの記憶手段を有して、各
パラメータの値を記憶させておけば、状態を元に戻すこ
とが可能となるが、この場合、タップ数が多くなると非
常に多くの記憶手段を必要とする。この発明では全セル
に記憶手段を持たす必要はなく、一部のセルが記憶手段
を持っていれば状態を戻すことができる。
クアレーを用いたＲＬＳアルゴリズムの処理において、
タイミングインデックスを遡って状態を戻す必要がある
場合に、一部のセルに記憶手段を持たすことにより、全
セルの持つパラメータの値を元に戻すことを目的とす
る。全てのセルで各パラメータの記憶手段を有して、各
パラメータの値を記憶させておけば、状態を元に戻すこ
とが可能となるが、この場合、タップ数が多くなると非
常に多くの記憶手段を必要とする。この発明では全セル
に記憶手段を持たす必要はなく、一部のセルが記憶手段
を持っていれば状態を戻すことができる。
【００１５】
【課題を解決するための手段】この発明によれば、各セ
ルに順方向の演算手段のみならず、逆方向の演算手段、
つまり順方向の演算手段における演算結果（出力）か
ら、その入力や演算前の内部状態を演算する手段とを備
え、更に、順方向演算における最も終端の各セルにおけ
る順方向演算結果を記憶する記憶手段が設けられる。こ
の記憶手段の記憶は用いられるシストリックアレーに要
求される過去のデータを得るに必要な、過去のタイミン
グ（時刻）までの各過去のタイミングでの演算結果を記
憶する。
ルに順方向の演算手段のみならず、逆方向の演算手段、
つまり順方向の演算手段における演算結果（出力）か
ら、その入力や演算前の内部状態を演算する手段とを備
え、更に、順方向演算における最も終端の各セルにおけ
る順方向演算結果を記憶する記憶手段が設けられる。こ
の記憶手段の記憶は用いられるシストリックアレーに要
求される過去のデータを得るに必要な、過去のタイミン
グ（時刻）までの各過去のタイミングでの演算結果を記
憶する。
【００１６】
【発明の実施の形態】図１にこの発明の実施例を示し、
図４Ａと対応する部分に同一符号を付けてある。つまり
この例では図４Ａの場合と同様にフィルタのタップ数が
３の場合であり、３つのバウンダリーセルＢＣ１〜ＢＣ
３が行列における対角要素として配され、これらバウン
ダリーセルに対し、その右側にインターナルセルが行及
び列に三角行列として配され、各隣接セルは互いに接続
され、また各隣接バウンダリーセル間に遅延素子Ｄが介
在される。
図４Ａと対応する部分に同一符号を付けてある。つまり
この例では図４Ａの場合と同様にフィルタのタップ数が
３の場合であり、３つのバウンダリーセルＢＣ１〜ＢＣ
３が行列における対角要素として配され、これらバウン
ダリーセルに対し、その右側にインターナルセルが行及
び列に三角行列として配され、各隣接セルは互いに接続
され、また各隣接バウンダリーセル間に遅延素子Ｄが介
在される。
【００１７】従来と同様に各バウンダリーセルＢＣ１〜
ＢＣ３、各インターナルセルＩＣ１１〜ＩＣ１３，ＩＣ
２２，ＩＣ２３，ＩＣ３３はそれぞれ、従来のように順
方向演算、つまり各セルでファイナルセルＦＣに対し、
行方向、列方向、対角方向のそれぞれで近づく向きの演
算を行う手段、各バウンダリーセルは式（９）、式（１
０）の演算を行う手段を備え、各インターナルセルは式
（１１）の演算を行う手段を備える。
ＢＣ３、各インターナルセルＩＣ１１〜ＩＣ１３，ＩＣ
２２，ＩＣ２３，ＩＣ３３はそれぞれ、従来のように順
方向演算、つまり各セルでファイナルセルＦＣに対し、
行方向、列方向、対角方向のそれぞれで近づく向きの演
算を行う手段、各バウンダリーセルは式（９）、式（１
０）の演算を行う手段を備え、各インターナルセルは式
（１１）の演算を行う手段を備える。
【００１８】この実施例では、各セルは更にそれぞれ逆
方向演算を行う手段つまり、各セルでファイナルセルＦ
Ｃから、初段バウンダリーセルＢＣ１に対し、行方向、
列方向、対角方向のそれぞれで近づく向きの演算を行う
手段、各バウンダリーセルは後述の式（１３）、（１
４）の演算を行う手段、各インターナルセルは後述の式
（１５）を行う手段を備えている。
方向演算を行う手段つまり、各セルでファイナルセルＦ
Ｃから、初段バウンダリーセルＢＣ１に対し、行方向、
列方向、対角方向のそれぞれで近づく向きの演算を行う
手段、各バウンダリーセルは後述の式（１３）、（１
４）の演算を行う手段、各インターナルセルは後述の式
（１５）を行う手段を備えている。
【００１９】更に順方向演算における各最も終端のセ
ル、つまり行方向での終端のインターナルセルＩＣ１
３，ＩＣ２３，ＩＣ３３での各タイミングでの順方向で
の行方向演算結果ｓ，ｚをそれぞれ記憶するメモリユニ
ットＭＥ１３，ＭＥ２３，ＭＥ３３が設けられ、また対
角方向の最も終端のバウンダリーセルＢＣ３の各順方向
の各タイミングでの演算結果δout を１タイミング遅ら
せたものを記憶するメモリユニットＭＥＰが設けられ、
更に列方向の順方向最終端のインターナルセルＩＣ３３
の各タイミングでの列方向演算結果ｕout を記憶するメ
モリユニットＭＥＳが設けられる。メモリユニットＭＥ
１３〜ＭＥ３３，ＭＥＰ，ＭＥＳに記憶するデータは、
現時刻から、そのシストリックアレーが用いられる装置
に要求される過去にさかのぼることができるに必要な分
だけあればよい。
ル、つまり行方向での終端のインターナルセルＩＣ１
３，ＩＣ２３，ＩＣ３３での各タイミングでの順方向で
の行方向演算結果ｓ，ｚをそれぞれ記憶するメモリユニ
ットＭＥ１３，ＭＥ２３，ＭＥ３３が設けられ、また対
角方向の最も終端のバウンダリーセルＢＣ３の各順方向
の各タイミングでの演算結果δout を１タイミング遅ら
せたものを記憶するメモリユニットＭＥＰが設けられ、
更に列方向の順方向最終端のインターナルセルＩＣ３３
の各タイミングでの列方向演算結果ｕout を記憶するメ
モリユニットＭＥＳが設けられる。メモリユニットＭＥ
１３〜ＭＥ３３，ＭＥＰ，ＭＥＳに記憶するデータは、
現時刻から、そのシストリックアレーが用いられる装置
に要求される過去にさかのぼることができるに必要な分
だけあればよい。
【００２０】次に逆方向処理状態のデータの流れを図２
Ａに示し、その際各セルで必要とされる逆方向演算を説
明する。図２Ａは図４Ａに示したタップ数が３つの場合
の逆方向処理であり、図４Ａに対してデータの流れを示
す矢印が全て逆となっている。図４においては図４Ｃに
示したようにバウンダリーセルＢＣではδin，ｕinの値
を用いてδout ，ｓ，ｚ，ｘの値を導出している。この
導出式（９），（１０）を下記のように変形することに
より、出力δout ，ｓ，ｚを用いて入力値と内部値
δin，ｕin，ｘを導出することができる。
Ａに示し、その際各セルで必要とされる逆方向演算を説
明する。図２Ａは図４Ａに示したタップ数が３つの場合
の逆方向処理であり、図４Ａに対してデータの流れを示
す矢印が全て逆となっている。図４においては図４Ｃに
示したようにバウンダリーセルＢＣではδin，ｕinの値
を用いてδout ，ｓ，ｚ，ｘの値を導出している。この
導出式（９），（１０）を下記のように変形することに
より、出力δout ，ｓ，ｚを用いて入力値と内部値
δin，ｕin，ｘを導出することができる。
【００２１】 δin＝ｓｘ／ｚ，ｘ＝（ｘ−δin｜ｚ｜2 ）／β2 （13） ただし、ｓ＝０の時、 δin＝０，ｚ＝０，ｘ＝ｘ／β2 （14） 同様にしてインターナルセルＩＣにおいてもその出力ｕ
out ，ｓ，ｚを用いて入力と内部値ｕin，ｘを次式によ
り導出することができる。
out ，ｓ，ｚを用いて入力と内部値ｕin，ｘを次式によ
り導出することができる。
【００２２】 ｘ＝ｘ−ｓ* ｕout ，ｕin＝ｕout ＋ｚｘ （15） したがって、式（１３），（１４），（１５）を用いる
ことにより各セルの状態を元に戻すことができる。ここ
で、インターナルセルはその入力ｓ，ｚをそのままｓ，
ｚと行方向に出力するが、そのｓ，ｚは各タイミングで
バウンダリーセルＢＣ１〜ＢＣ３でそれぞれｓ，ｚが計
算されるため、図４Ａにおいて右端に位置するインター
ナルセルＩＣ１３〜ＩＣ３３におけるｓ，ｚの値は、順
方向の計算が行われるたびに値が変わる。したがって、
逆方向に計算を進めるときには、過去のｓ，ｚの値が必
要となる。そこで、逆方向処理の機能を持たせるため
に、図４Ａにおいて右端に位置するインターナルセルに
はｓ，ｚの値を保存するための記憶手段、つまりメモリ
ユニットＭＥ１３，ＭＥ２３，ＭＥ３３を設ける。ま
た、同様の考えにより、誤差信号ｅ（ｎ）を導出するた
めにファイナルセルＦＣに入力するｕinとδinの値を記
憶する手段、つまりメモリユニットＭＥＳ，ＭＥＰを設
ける。
ことにより各セルの状態を元に戻すことができる。ここ
で、インターナルセルはその入力ｓ，ｚをそのままｓ，
ｚと行方向に出力するが、そのｓ，ｚは各タイミングで
バウンダリーセルＢＣ１〜ＢＣ３でそれぞれｓ，ｚが計
算されるため、図４Ａにおいて右端に位置するインター
ナルセルＩＣ１３〜ＩＣ３３におけるｓ，ｚの値は、順
方向の計算が行われるたびに値が変わる。したがって、
逆方向に計算を進めるときには、過去のｓ，ｚの値が必
要となる。そこで、逆方向処理の機能を持たせるため
に、図４Ａにおいて右端に位置するインターナルセルに
はｓ，ｚの値を保存するための記憶手段、つまりメモリ
ユニットＭＥ１３，ＭＥ２３，ＭＥ３３を設ける。ま
た、同様の考えにより、誤差信号ｅ（ｎ）を導出するた
めにファイナルセルＦＣに入力するｕinとδinの値を記
憶する手段、つまりメモリユニットＭＥＳ，ＭＥＰを設
ける。
【００２３】このようにすることにより、各セルでの逆
方向の計算が可能となる。この図２Ａに示した構成によ
り逆方向処理が可能となる。ここで、タップ数をＮとし
た場合、Ｎ個のインターナルセルのための記憶手段と、
一つのファイナルセルのための記憶手段が必要となる。
これに対して、全てのセルが記憶手段を有した場合、Ｎ
（Ｎ＋１）／２個のインターナルセルのための記憶手段
とＮ個のバウンダリーセルのための記憶手段と、一つの
ファイナルセルのために記憶手段が必要となる。これに
より、この発明によれば、装置の規模を大幅に縮小する
ことができる。
方向の計算が可能となる。この図２Ａに示した構成によ
り逆方向処理が可能となる。ここで、タップ数をＮとし
た場合、Ｎ個のインターナルセルのための記憶手段と、
一つのファイナルセルのための記憶手段が必要となる。
これに対して、全てのセルが記憶手段を有した場合、Ｎ
（Ｎ＋１）／２個のインターナルセルのための記憶手段
とＮ個のバウンダリーセルのための記憶手段と、一つの
ファイナルセルのために記憶手段が必要となる。これに
より、この発明によれば、装置の規模を大幅に縮小する
ことができる。
【００２４】図１に示した実施例においてＲＬＳアルゴ
リズムの処理を順方向に進める場合は、図４Ａに示す処
理を行い、逆方向に進める場合は図２Ａに示す処理を行
うことにより、両方向への処理を行うことが可能とな
る。
リズムの処理を順方向に進める場合は、図４Ａに示す処
理を行い、逆方向に進める場合は図２Ａに示す処理を行
うことにより、両方向への処理を行うことが可能とな
る。
【００２５】
【発明の効果】以上述べたようにこの発明によればＲＬ
Ｓアルゴリズムの処理をパイプライン的に行うシストリ
ックアレーにおいて、その処理を逆方向に進めることが
可能となる。この発明のシストリックアレーの用途の具
体例としては、上述のように移動通信における逐次系列
推定があげられる。逐次系列推定では、ＭＬＳＥのよう
な指数関数的な状態数の増加を回避できるため、フィル
タのタップ数が増大しても（多くの遅延波が存在して
も）、実時間処理可能な処理量に留まる。この場合、逐
次的な系列推定の過程でタイミングインデックスを過去
に溯る必要性が生じる。この発明を用いることにより、
ＲＬＳアルゴリズムにより導出される伝搬路の状態を過
去に溯ることができる。しかも、ハードウェアの規模は
小さくてすむ。この発明のシストリックアレーは上記応
用例に限らず各種の他の例にも用いることができる。
Ｓアルゴリズムの処理をパイプライン的に行うシストリ
ックアレーにおいて、その処理を逆方向に進めることが
可能となる。この発明のシストリックアレーの用途の具
体例としては、上述のように移動通信における逐次系列
推定があげられる。逐次系列推定では、ＭＬＳＥのよう
な指数関数的な状態数の増加を回避できるため、フィル
タのタップ数が増大しても（多くの遅延波が存在して
も）、実時間処理可能な処理量に留まる。この場合、逐
次的な系列推定の過程でタイミングインデックスを過去
に溯る必要性が生じる。この発明を用いることにより、
ＲＬＳアルゴリズムにより導出される伝搬路の状態を過
去に溯ることができる。しかも、ハードウェアの規模は
小さくてすむ。この発明のシストリックアレーは上記応
用例に限らず各種の他の例にも用いることができる。
【図１】この発明の実施例を示す図。
【図２】Ａは図１の実施例を逆方向処理としたデータの
流れを示す図、Ｂはそのバウンダリーセルの計算を示す
図、Ｃはそのインターナルセルの計算を示す図である。
流れを示す図、Ｂはそのバウンダリーセルの計算を示す
図、Ｃはそのインターナルセルの計算を示す図である。
【図３】Ａは適応フィルタの機能構成を示す図、Ｂはそ
の具体的機能構成を示す図である。
の具体的機能構成を示す図である。
【図４】Ａは従来のシストリックアレー（順方向処理）
におけるデータの流れを示す図、Ｂはそのインターナル
セルの計算を示す図、Ｃはバウンダリーセルの計算を示
す図、Ｄはファイナルセルの計算を示す図である。
におけるデータの流れを示す図、Ｂはそのインターナル
セルの計算を示す図、Ｃはバウンダリーセルの計算を示
す図、Ｄはファイナルセルの計算を示す図である。
Claims (1)
- 【請求項１】 逐次最小二乗アルゴリズムの演算を行う
シストリックアレーにおいて、 それぞれのセルが順方向の演算手段と逆方向の演算手段
を有し、 順方向演算における最も終端に位置する各セルにおける
順方向演算時の演算結果を記憶する記憶手段を有するこ
とを特徴とするシストリックアレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9346684A JPH11175510A (ja) | 1997-12-16 | 1997-12-16 | シストリックアレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9346684A JPH11175510A (ja) | 1997-12-16 | 1997-12-16 | シストリックアレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11175510A true JPH11175510A (ja) | 1999-07-02 |
Family
ID=18385123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9346684A Pending JPH11175510A (ja) | 1997-12-16 | 1997-12-16 | シストリックアレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11175510A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005309913A (ja) * | 2004-04-23 | 2005-11-04 | Yokogawa Electric Corp | 伝送器及びその二重化方法 |
| JP2012147873A (ja) * | 2011-01-18 | 2012-08-09 | Canon Inc | 信号処理回路及び超音波診断装置 |
-
1997
- 1997-12-16 JP JP9346684A patent/JPH11175510A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005309913A (ja) * | 2004-04-23 | 2005-11-04 | Yokogawa Electric Corp | 伝送器及びその二重化方法 |
| JP2012147873A (ja) * | 2011-01-18 | 2012-08-09 | Canon Inc | 信号処理回路及び超音波診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450339A (en) | Noncanonic fully systolic LMS adaptive architecture | |
| US5673294A (en) | Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method | |
| US5325402A (en) | Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm | |
| Uncini et al. | Complex-valued neural networks with adaptive spline activation function for digital-radio-links nonlinear equalization | |
| US20060104395A1 (en) | Nonlinear inversion | |
| US5272726A (en) | Blind type sequence estimator for use in communications system | |
| JP2960086B2 (ja) | 最小２乗平均アルゴリズムを実施するためのパイプライン式プロセッサ | |
| JP3258067B2 (ja) | 最尤系列推定方式 | |
| US20040248515A1 (en) | Multi-user detection | |
| JP3391373B2 (ja) | 適応等化器 | |
| JPH11175510A (ja) | シストリックアレー | |
| US6289046B1 (en) | Adaptive equalization method | |
| US7017103B2 (en) | Device and method for Viterbi equalization with metric increments calculated in advance | |
| US20060039458A1 (en) | Adaptive filtering using fast affine projection adaptation | |
| Lawrence et al. | Multiprocessor implementation of adaptive digital filters | |
| JPH03235511A (ja) | 自動波形等化方式 | |
| JPH09223947A (ja) | 適応型等価器フィルタ構造のための更新ブロック | |
| JPH10322168A (ja) | 適応有限インパルス応答フィルタ集積回路 | |
| JP3784990B2 (ja) | シストリックアレイプロセッサの構成方法 | |
| Rontogiannis et al. | An adaptive LS algorithm based on orthogonal Householder transformations | |
| JP2986488B2 (ja) | 等化器 | |
| JP2002026692A (ja) | アダプティブフィルタおよびアダプティブフィルタのタップ係数更新方法 | |
| JP3180240B2 (ja) | 適応等化器 | |
| JP2738470B2 (ja) | 適応最尤系列推定器 | |
| JP3088941B2 (ja) | マルチプロセッサ |