JPS63309041A - フレ−ム同期保護方式 - Google Patents

フレ−ム同期保護方式

Info

Publication number
JPS63309041A
JPS63309041A JP62144155A JP14415587A JPS63309041A JP S63309041 A JPS63309041 A JP S63309041A JP 62144155 A JP62144155 A JP 62144155A JP 14415587 A JP14415587 A JP 14415587A JP S63309041 A JPS63309041 A JP S63309041A
Authority
JP
Japan
Prior art keywords
frame
phase
synchronization
circuit
frame synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62144155A
Other languages
English (en)
Inventor
Hiroaki Komine
浩昭 小峰
Kazuo Iguchi
一雄 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62144155A priority Critical patent/JPS63309041A/ja
Publication of JPS63309041A publication Critical patent/JPS63309041A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 データをフレーム単位で送受信するディジタル伝送装置
のフレーム同期保護方式において、同期不一致検出回数
の異なる2つのフレーム同期保護回路を設け、同期外れ
時にいずれか早く同期した方のフレームパルスを選択出
力することにより、受信データの位相変化時のフレーム
再同期時間を短縮した。
〔産業上の利用分野〕
本発明は、データをフレーム単位で送受信するディジタ
ル伝送装置において、受信データのフレーム位相が変化
して受信装置との間でフレーム同期外れを起こしたとき
、受信装置を再同期化するためのフレーム同期保護方式
に関する。
〔従来の技術〕
従来のこの種のフレーム同期保護方式について第5図お
よび第6図を参照して説明すると、点線で囲んだフレー
ム同期保護回路内のフレームカウンタ1は受信データD
とフレーム同期したフレームパルスFPを出力する回路
であって、クロックCPを設定回数計数値することによ
り受信データD(7)フレーム周期Tと同一周期のフレ
ームパルスFPを出力している。また、フレーム位相比
較回路2は、フレーム検出回路3で抽出した受信データ
DのフレームFとフレームカウンタlのフレームパルス
FPの位相を比較し、予め定めた位相不一致検出回数m
に亘って位相不一致が続いたときに同期外れとして判定
し、フリップフロップ4をリセットするとともに、予め
定めた位相一致検出回数nに亘って位相一致が続いたと
きに再同期完了と判定し、フリップフロップ4をセット
してフレーム同期信号FSを出力させる回路である。
受信7”−タDのフレームFとフレームカウンタ1のフ
レームパルスFPがフレーム同期(位相一致〉している
場合、フリップフロップ4はQ=1にセットされており
、同期状態であることを示すフレーム同期信号FS=1
を出)jしている。
フレーム同期運転の際中に、受信データD中の成るフレ
ームFが何らかの理由により第6図に示すように一瞬位
相ずれを起こすと、以後フレームFとフレームパルスF
Pの位相はずれたままとなってしまい、いわゆる同期外
れ状態となる。この同期外れが発生すると、フレーム位
相比較回路2はフレームFとフレームパルスFPの位相
全比較して同期外れを検出し、その検出回数が予め定め
た位相不一致検出回数mに達すると不一致出力を発生し
、フリップフロップ4をリセットする。フリップフロッ
プ4がQ=0.◇=1に反転されることによりフレーム
同期信号FS=Oとなり、同期外れが発生したことを外
部に知らせる。
同時に、アンドゲート5はフリップフロップ4から1Q
=1を受けることによりそのゲートを開き、フレーム検
出回路3から送られてくる受信データD中のフレームF
をリセット信号としてフレームカウンタ1に与える。フ
レームカウンタ1はアンドゲート5を通じて受信データ
D中のフレームFが与えられると計数値をリセットし、
該フレームFの入力した時点から周期Tの計数値動作を
開始する。したがって、このフレームFによりリセット
された段階でフレームカウンタ1は自動的にフレームF
に対する同期引き込みが行なわれることになり、以後受
信データDのフレームFとフレームカウンタ1のフレー
ムパルスFPは再び位相の一致したフレーム同期状態に
回復する。
フレーム位相比較回路2は、上記のようにしてフレーム
同期状態に回復後、フレームFとフレームパルスFPの
位相の一致回数を検知し、予め定めた位相一致検出回数
nに達すると一致出力を発生してフリップフロップ4を
セットし、フレーム同期状態を示すフレーム同期信号F
Sを出力するとともに、アンドゲート5のゲートを閉じ
、再同期動作を完了するものである。
〔発明が解決しようとする問題点〕
従来のフレーム同期保護方式は、フレームFとフレーム
パルスFPの位相不一致が発生しても直ちに同期外れと
判定せず、位相の不一致回数が予め定めた位相不一致検
出回数mに達したときに初めて同期外れとして判定する
とともに、再同期化後も直ちに同期状態回復と判定せず
、位相一致の回数が予め定釣た位相一致検出回数nに達
したときに初めて再同期完了として判定するように構成
して不安定な動作の発生を防止していた。
しかしながら、このような従来のフレーム同期保護方式
によるときは、再同期完了と判定するまでに位相不一致
検出回数mと位相一致検出回数nの和(m+II)に相
当する分のフレーム数を要し、再同期が完了するまでの
時間が長くなってしまうという問題があった。
〔問題点を解決するための手段〕
本発明は、第1図にその原理を示すように、フレーム検
出回路3の後段に、位相不一致検出回数の異なる2つの
フレーム同期保護回路Iと■を設け、フレーム同期外れ
が発生した際に、いずれか早く同期した方のフレーム同
期保護回路のフレームパルスをセレクタ6により選択す
るようにしたものである。即ち、第1のフレーム同期保
護回路Iは、位相不一致検出回数m1位相一致検出回数
nに設定されるとともに、第2のフレーム同期保護回路
■は、位相不一致検出回数j2(βくm)。
位相一致検出回数nに設定されている。
〔作 用〕
第2図のタイムチャートを参照して本発明の詳細な説明
すると、2つのフレーム同期保護回路Iと■は、第5図
中の点線で囲んだ従来のフレーム同期保護回路と同様の
動作をそれぞれ独立に行なうもので、同期運転を行って
いる期間中にはいずれの回路11■も受信データDに同
期したフレームパルスFPI、FP2をそれぞれ出力し
ている。
したがって、正常な同期運転中は、アンドゲート7の出
力=Oとなっているためにセレクタ6は位相不一致検出
回数の大きな第1のフレーム同期保護回路■の方を選択
しており、第1のフレーム同期保護回路Iのフレームパ
ルスFPIが同期運転のためのフレームパルスFPとし
てセレクタ6から出力されている。また、それぞれの回
路のフレーム同期信号FSI、FS2がフレーム同期信
号FSとしてオアゲート8から出力されている。
受信データD中の成るフレームFに位相ずれが発生した
場合、第1および第2のフレーム同期保護回路■、■は
それぞれ独立に同期外れの検出を開始するが、第2のフ
レーム同期保護回路Hの位相不一致検出回数βの方が第
1のフレーム同期保護回路Iの位相不一致検出回数mよ
りも小さく設定されている(図示例ではβ=2.m=4
)ので第2(7)フレーム同期体M!回路IIOフレー
ムパルスFPIの方が早く同期化され、再同期が完了す
る。
したがって、第2のフレーム同期保護回路Hの方が再同
期を完了した時点でFS1=O,FS2−1となってア
ンドゲート7の出力−1となり、セレクタ6は第2のフ
レーム同期保護回路Hの出力する再同期化されたフレー
ムパルスFP2を選択し、フレームパルスFPとして出
力する。
その後、第1のフレーム同期保護回路Iの方が再同期を
完了すると、該時点でFS1=1.FS2−0となって
アンドゲート7の出力−0となり、セレクタ6は再び第
1のフレーム同期保護回路Iの出力する再同期化された
フレームパルスFPIを選択し、フレー12パルスFP
として出力する。
上記のように、第1のフレーノ・同期保護回路■のフレ
ーム再同期が完了するまでの1間、第2のフレーム同期
保護回路Hの再同期化されたフレームパルスFP2をフ
レームパルスFPとして送出スることにより、全体とし
てのフレーム再同期時間を短縮することができる。
〔実施例〕
第3図は本発明の1実施例を示し、受信データD中から
フレームFを抽出するフレーム検出回路3.2つのフレ
ーム同期保護回路■、■、セレクタ6、アンドゲート7
、オアゲート8から構成されている。第1のフレーム同
期保護回路Iは、カウンタ1a、フレーム位相比較回路
2a、フリップフロップ4a、セレクタ9aからなり、
フレーム位相比較回路2aは位相不一致検出回数m=3
゜位相一致検出回数n=4に設定されている。また、第
2のフレーム同期保護回路■は、カウンタ1b。
フレーム位相比較回路2b、フリップフロップ4b1セ
レクク9bからなり、フレーム位相比較回路2bは位相
下一致検出回数f2=1.位相一致検出回数n=4に設
定されている。
上記構成になる実施例の動作を第4図のタイムチャート
を参照して説明すると、正常な同期運転時にはフリップ
フロップ4a、4bがQ=lとなっており、セレクタ9
a、9bはそれぞれ入力端子「1」側に選択接続され、
カウンタla、lbはそれぞれ自己のフレームパルスF
P1.FP2でリセットされながら、受信データDに同
期したフレーム周期TのフレームパルスFPI、FP2
をそれぞれ出力している。また、フリップフロップ4a
、4bがQ=1となっているため、アンドゲート7の出
力−〇となり、セレクタ6は第1のフレーム同期保護回
路Iのカウンタ1aを選択し、該カウンタ1aのフレー
ムパルスFPIを同期運転のためのフレームパルスFP
として出力されているとともに、オアゲート8は第1お
よび第2のフレーム同期保護回路I、Hのフレーム同期
信号FSI、FS2を同期状態を示すフレーム同期信号
FSとして出力している。
いま受信データD中の成るフレームFが一瞬位相ずれを
起こし、フレーム同期外れが発生した場合、第1および
第2のフレーム同期保護回路■。
■内のフレーム位相比較回路2a、2bがこれを検知し
、位相外れの回数を計数する。位相外れの回数が位相不
一致検出回数β=2に達すると、第2のフレーム同期保
護回路■の方のフレーム位相比較回路2bが不一致出力
を発生し、フリップフロップ4bをリセットしてQ=0
  (FS2=O)に反転する。このFS2=0により
セレクタ9bは入力端子「0」側に切り換えられる。そ
して、この切り換えられたセレクタ9bを通じ、フレー
ム検出回路3から受信データD中のフレームFがリセッ
ト信号すとして与えられると、カウンタ1bはフレーム
Fの時間位置においてリセットされり後、フレーム周期
TのフレームパルスFP2t−発生し始める。したがっ
て、フレームFがリセット信号として与えられた時点で
カウンタ1bには受信データDに対する強制的な同期引
き込みが行なわれ、以後受信データDとフレーム同期し
たフレームパルスFP2を出力する。
カウンタ1bの出力するフレームパルスFP2が上記の
ようにして受信データDにフレーム同期すると、フレー
ム位相比較回路2bがその位相の一致回数を検出し、予
め定めた位相一致検出回数n=4に達すると再同期完了
と判定し、−散出力を発生してフリップフロップ4bを
セットし、Q=1  (FS2=1)とする。
他方、第1のフレーム同期保護回路Iの方も、上記した
第2のフレーム同期保護回路■とまったく同様の動作を
実行する。しかしながら、第1のフレーム同期保護回路
■は、フレーム位相比較回路2aの位相不一致検出回数
m=4に設定されているためその分だけ再同期の完了が
遅れる。したがって、第1のフレーム同期保護回路Iが
FSI=0 (再同期化の動作中)で、かつ第2のフレ
ーム同期保護回路■がFS2=1  (再同期完了)と
なった時点でアンドゲート7の出力=1となり、セレク
タ6は入力端子「1」側に切り換えられ、第1のフレー
ム同期保護回路■よりも早く再同期が完了した第2のフ
レーム同期保護回路■の出力するFP2がセレクタ6か
らフレームパルスFPとして出力されるとともに、第2
のフレーム同期回路■の出力するFS2がフレーム同期
信号FSとしてオアゲート8から出力される。
この結果、第1のフレーム同期保護回路■が再同期を完
了するまでの間、第2のフレーム同期保護回路■から同
期運転のためのフレームパルスFPとフレーム同期信号
FSが出力されるようになり、同期外れの発生から再同
期が完了するまでの全体としてのフレーム再同期時間が
短縮されることとなる。
その後、第1のフレーム同期保護回路Iが再同期を完了
すると、アンドゲート7の人力はFSI−1,FS2=
1となってその出力=0となり、セレクタ6は再び入力
端子「0」側に切り換わって正常な同期運転時と同じよ
うに、第1のフレーム同期保護回路■の出力するフレー
ムパルスFP1とフレーム同期信号FSIを同期運転の
ためのフレームパルスFPおよびフレーム同期(i号F
Sとして出力する。
〔発明の効果〕
本発明によれば、位相不一致検出回数の異なる2つのフ
レーム同期保護回路を用い、同期外れが発生した際にい
ずれか早く再同期を完了した方の回路の発生するフレー
ムパルスを同期運転のだtのフレームパルスとして出力
するようにしたので、同期外れの発生から再同期が完了
するまでのフレーム再同期時間を短縮することができる
という優れた効果を達成することができる。
【図面の簡単な説明】
第1図は本発明の原理を示す図、 第2図は本発明の原理を示すタイムチャート、第3図は
本発明の1実施例の構成を示す図、第4図はそのタイム
チャート、 第5図は従来のフレーム同期保護方式の原理を示す図、 第6図はそのタイムチャートである。 ■・・・第1のフレーム同期保護回路、■・・・第2の
フレーム同期保護回路、3・・・フレーム検出回路、m
2 β・・・位相不一致検出回数、FP、FPI、FP
2・・・フレームパルス、FS、FSl、FS2・・・
フレームパルス、D・・・受信データ、F・・・フレー
ム。

Claims (1)

  1. 【特許請求の範囲】  フレーム同期保護回路の出力するフレーム同期運転の
    ためのフレームパルス(FP)を、伝送路を介してフレ
    ーム構成により送られてくる受信データ(D)のフレー
    ム(F)と位相比較し、位相の不一致がフレーム同期保
    護回路に予め設定した位相不一致検出回数に達したとき
    同期外れと判定して該フレームパルス(FP)の位相を
    受信データ(D)のフレーム(F)に同期せしめ、該同
    期後、フレームパルス(FP)と受信データ(D)のフ
    レーム(F)との位相の一致がフレーム同期保護回路に
    予め設定した位相一致検出回数に達したときに再同期完
    了として判定するフレーム同期保護方式において、 位相不一致検出回数(m、l)の異なる2つのフレーム
    同期保護回路( I 、II)を設け、 フレーム同期運転中は、位相不一致検出回数の大きい第
    1のフレーム同期保護回路( I )の出力するフレーム
    パルス(FP1)をフレーム同期運転のためのフレーム
    パルス(FP)として選択し、フレーム同期外れが発生
    したときは、位相不一致検出回数の大きい第1のフレー
    ム同期保護回路( I )が再同期を完了するまでの間、
    位相不一致検出回数の小さい第2のフレーム保護同期回
    路(II)の出力するフレームパルス(FP2)をフレー
    ム同期運転のためのフレームパルス(FP)として選択
    することを特徴とするフレーム同期保護方式。
JP62144155A 1987-06-11 1987-06-11 フレ−ム同期保護方式 Pending JPS63309041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62144155A JPS63309041A (ja) 1987-06-11 1987-06-11 フレ−ム同期保護方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62144155A JPS63309041A (ja) 1987-06-11 1987-06-11 フレ−ム同期保護方式

Publications (1)

Publication Number Publication Date
JPS63309041A true JPS63309041A (ja) 1988-12-16

Family

ID=15355485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62144155A Pending JPS63309041A (ja) 1987-06-11 1987-06-11 フレ−ム同期保護方式

Country Status (1)

Country Link
JP (1) JPS63309041A (ja)

Similar Documents

Publication Publication Date Title
JP2001094542A (ja) フレーム同期回路
JPS63309041A (ja) フレ−ム同期保護方式
EP0988703B1 (en) A communication device with phase continuous synchronisation to an external network
US5459752A (en) Simple digital method for controlling digital signals to achieve synchronization
JPS5937752A (ja) フレ−ム同期方式
JP2959520B2 (ja) 同期保護装置
JPS6118235A (ja) デイジタル通信システムにおける同期方式
JPS58107753A (ja) 受信信号フレ−ム同期回路
JPS6098770A (ja) 同期回路
JP2628564B2 (ja) 位相固定ループ回路及び信号送受信装置
JPH01228337A (ja) フレーム同期保護回路
JPH04373338A (ja) チャンネル間同期化方法及び装置
JP2680962B2 (ja) フレーム同期回路
JPH01291538A (ja) フレーム同期装置
JPS6042664B2 (ja) 垂直同期装置
JPH0537519A (ja) フレーム同期方法および装置
JPH04167638A (ja) 2系統ディジタル信号同期化回路
JPH0591100A (ja) 高速フレーム付信号の同期方式
JPH07297815A (ja) フレーム同期回路及びフレーム同期確立方法
JPH0487432A (ja) 同期保護回路
JPH02156743A (ja) フレーム同期保護方式
JPH10173617A (ja) メジャーフレーム同期検出方法及びシステム
JP2003229842A (ja) 伝送データフレーム同期回路及び伝送データフレーム同期方法
JPH03270335A (ja) リセット式同期検出回路
JPH04268842A (ja) フレーム同期回路