JPS6098770A - 同期回路 - Google Patents
同期回路Info
- Publication number
- JPS6098770A JPS6098770A JP58207730A JP20773083A JPS6098770A JP S6098770 A JPS6098770 A JP S6098770A JP 58207730 A JP58207730 A JP 58207730A JP 20773083 A JP20773083 A JP 20773083A JP S6098770 A JPS6098770 A JP S6098770A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal synchronizing
- counter
- circuit
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は例えばレーザーディスク等力）らの外部ビデオ
信号と、内部のコンピュータで作ったビデオ信号との同
期を一致させるために用論る同期回路に関するものであ
る。
信号と、内部のコンピュータで作ったビデオ信号との同
期を一致させるために用論る同期回路に関するものであ
る。
一般にゲーム機等に２１／１てけレーザディスク等から
の外部ビデオ信号と、コンピュータで作った内部ビデオ
信号とが用いられるが、これら両信号が完全に同期１−
なければ映像が乱れることけ周知の通りである。
の外部ビデオ信号と、コンピュータで作った内部ビデオ
信号とが用いられるが、これら両信号が完全に同期１−
なければ映像が乱れることけ周知の通りである。
従来、居る両信号の同期を一致させるため例えばＰ Ｌ
Ｌ （ｐｈａｓｅ−１ｏｃｋｅｄ−１ｏｏｐ）ｌ／１
ゎゆる入力信号の位相に追随する位相同期回路が用いら
カ、でいたが、祈る回、路では同期をとる一ＥｆＫ時間
がかかる欠点があった。
Ｌ （ｐｈａｓｅ−１ｏｃｋｅｄ−１ｏｏｐ）ｌ／１
ゎゆる入力信号の位相に追随する位相同期回路が用いら
カ、でいたが、祈る回、路では同期をとる一ＥｆＫ時間
がかかる欠点があった。
本発明は上記の点に鑑みて発明したもので、従来のＰＬ
ＬＶｃよるものと比較して同期をとるブでの時間を短の
・くすると共に、外部同期信号のジッタの影響をなく丁
ことを、その目的とするものである。
ＬＶｃよるものと比較して同期をとるブでの時間を短の
・くすると共に、外部同期信号のジッタの影響をなく丁
ことを、その目的とするものである。
本発明の構成は、外部水平同期信号の入力端子入力端子
には発振器を接続し、前記ＡＮＤ回路の出力段に水平同
期イコ司カタンクを接続し、舷カウン夕の出力段をリセ
ットラインを介して前記フリップフロップ回路のＲ端子
に接続すると共に、内部水平同期信号ラインに接続し、
前記カウンタの周期を外部水平同期信号の周期工す若干
短周期に設定したもので、１発目の外部水平同期信号〃
・ら２発目の外部水平同期信号が水平同期信号カウンタ
に入力される時間より若干早い時点ＶＣお論で、２発目
の外部水平同期信号の入力を待ち、この２発目の外部水
平同期信号の入力と同時に内部水平同期信号を発生さぞ
て、外部水平同期信号と内部水平同期信号とを同期させ
るようにしたものであり、外部水平同期信号と水平同期
信号力クンタ七の周期の差に相当するタイムラグで外部
水平同期信号のシックの影響をなくでようにしたのであ
る。
には発振器を接続し、前記ＡＮＤ回路の出力段に水平同
期イコ司カタンクを接続し、舷カウン夕の出力段をリセ
ットラインを介して前記フリップフロップ回路のＲ端子
に接続すると共に、内部水平同期信号ラインに接続し、
前記カウンタの周期を外部水平同期信号の周期工す若干
短周期に設定したもので、１発目の外部水平同期信号〃
・ら２発目の外部水平同期信号が水平同期信号カウンタ
に入力される時間より若干早い時点ＶＣお論で、２発目
の外部水平同期信号の入力を待ち、この２発目の外部水
平同期信号の入力と同時に内部水平同期信号を発生さぞ
て、外部水平同期信号と内部水平同期信号とを同期させ
るようにしたものであり、外部水平同期信号と水平同期
信号力クンタ七の周期の差に相当するタイムラグで外部
水平同期信号のシックの影響をなくでようにしたのであ
る。
以下、本発明の一実施例を図面に基づいて詳述する。
＠１図は本発明に係る同期回路の実施例を示す電気回路
図であって、同図中、［＋１け倒えはレーザーディスク
等の外部機器刀・らの水平同期信刻を人力でる外部水平
同期信号の入力端子、（２）は外部垂直同期信号の入力
端子である。
図であって、同図中、［＋１け倒えはレーザーディスク
等の外部機器刀・らの水平同期信刻を人力でる外部水平
同期信号の入力端子、（２）は外部垂直同期信号の入力
端子である。
前記入力端子（１）ｌｌ−ｊ：＠１の負論理ＯＲゲート
（３）を介して＠ｌのフリップフロップ回路（４）のＳ
端子に接続している。同様に＠直側の前記入力端子（２
）は第２の負論理ＯＲゲー日５）を介［、て第２のフリ
ップフロップ回路（６）のＳ端子に接続している。
（３）を介して＠ｌのフリップフロップ回路（４）のＳ
端子に接続している。同様に＠直側の前記入力端子（２
）は第２の負論理ＯＲゲー日５）を介［、て第２のフリ
ップフロップ回路（６）のＳ端子に接続している。
筐斤、前記第１のフリップフロップ回路（４）の出力段
は＠ Ｉ ＡＮＤ回路（７）の一方の入力端子（Ｃ接続
１２、該ＡＮＤ回路〔７）の他方の入力端子には発振同
波数１８、４３２ＭＨｚの発振器（８）全接続して論る
。
は＠ Ｉ ＡＮＤ回路（７）の一方の入力端子（Ｃ接続
１２、該ＡＮＤ回路〔７）の他方の入力端子には発振同
波数１８、４３２ＭＨｚの発振器（８）全接続して論る
。
さらに、前記ＡＮＤ回路（７）の出力段に水平同期信号
カウンタ１９）を接続【５、このカウンタｔ９１＋７）
Ｂ Ｉ’Ａ ｋ外部水平同期信号「ωの同期（６４，
５μｓ）エリ若干短刀・い６２．５μｓに設定して鬼ハ
る。
カウンタ１９）を接続【５、このカウンタｔ９１＋７）
Ｂ Ｉ’Ａ ｋ外部水平同期信号「ωの同期（６４，
５μｓ）エリ若干短刀・い６２．５μｓに設定して鬼ハ
る。
而して、前記カウンタ（９）の出力段ケリセットライン
ｌｏｔ を介して前記フリップフロップ回路（４）のＲ
端子に接続でると共に、内部水平同明信ＪｉＩライン（
１１）に４−１−続してｔハる。
ｌｏｔ を介して前記フリップフロップ回路（４）のＲ
端子に接続でると共に、内部水平同明信ＪｉＩライン（
１１）に４−１−続してｔハる。
−万、前記第２のフリップフロップ回％ｉ［ｉｌの出力
段けｌ！； ２ ＡＮＤ回路（１のの一万び）入力端子
１／ｆｉ接続［７、Ｊ第２ ＡＮＤ回路（１りの他方の
入力端子は前記カウンタ１９１１出力段に接続している
。
段けｌ！； ２ ＡＮＤ回路（１のの一万び）入力端子
１／ｆｉ接続［７、Ｊ第２ ＡＮＤ回路（１りの他方の
入力端子は前記カウンタ１９１１出力段に接続している
。
筐た前記第２ ＡＮＤ回路ｆ１２１の出力側（では垂直
同期信号カウンタ（１３）を接続し、このカウンタ１１
３）の周期を外部垂直同期信号の周期（１６，６ｍ５）
より若干短かい１６ｍｅ［、を足している。
同期信号カウンタ（１３）を接続し、このカウンタ１１
３）の周期を外部垂直同期信号の周期（１６，６ｍ５）
より若干短かい１６ｍｅ［、を足している。
そして、明記カウンタ（１３）の出力段全リセットライ
ン１４１ ’ｒ介して前記第２のフリップフロップ回路
（６）のＲＩ４１子に接続すると共に、内部水平同期信
号ライン＋１５＋ ＩＣ接続している。
ン１４１ ’ｒ介して前記第２のフリップフロップ回路
（６）のＲＩ４１子に接続すると共に、内部水平同期信
号ライン＋１５＋ ＩＣ接続している。
ところで、前記入力端子（１）には分岐ライン（国？介
して６２．５μ−期のタイマ（ｌηを接続し、同タイマ
Ｕηθ）出力段にカウンタ（＋８］’を接続しでいる〜
このカウンタ（１８）は同カウンタ（１８）に入力され
るべきパルスが痕数回たとえば２パルスつつけて入力さ
れな刀・つた時にのみ出力信号を発生するよう（／ｉ：
なってｂる。すなわち、分岐ライン＋１６１１７Ｃリセ
ツトライン１１９１’ｔｒ介（、て同カウンタ（１８）
のリセット端子に接続し７、四カウンタ（１８）の出力
側はそれぞれ前記の負論理ＯＲゲート＋３１１５１に接
続してｂで、２間借Ｂがつづけてこなかった時にフリッ
プフロップ回１？ｆｓ１４）全セット【、同回路１４）
ヲフリーラン状態にするものである。
して６２．５μ−期のタイマ（ｌηを接続し、同タイマ
Ｕηθ）出力段にカウンタ（＋８］’を接続しでいる〜
このカウンタ（１８）は同カウンタ（１８）に入力され
るべきパルスが痕数回たとえば２パルスつつけて入力さ
れな刀・つた時にのみ出力信号を発生するよう（／ｉ：
なってｂる。すなわち、分岐ライン＋１６１１７Ｃリセ
ツトライン１１９１’ｔｒ介（、て同カウンタ（１８）
のリセット端子に接続し７、四カウンタ（１８）の出力
側はそれぞれ前記の負論理ＯＲゲート＋３１１５１に接
続してｂで、２間借Ｂがつづけてこなかった時にフリッ
プフロップ回１？ｆｓ１４）全セット【、同回路１４）
ヲフリーラン状態にするものである。
図示実施例は上記のｌＪ＜構Ｌｙするものにして、以下
作用を説明する。
作用を説明する。
い才、第２図の時点（ｔｏ）に９いて、前記入力喘子＋
１１７１・ら外部水平同期信号〔ａ）（ロジック的には
Ｌイ、”ｉ ′／３）が入力さ力、ると、このＬ信＋８
は負論理ＯＲゲート＋ａｌ ’ｉ−介して−ｙ ＩＩツ
ブ７０ツブ回路（４）のＳ端子に印加され、同回路（４
）をセットするので、このフリップフロップ回路（４）
の出力ＶｃＨ＠２図ｆ／（１ｂ＋で示すＩｆｆきゲート
信号（ロジック的にはＨ信シＪ）が発生する。
１１７１・ら外部水平同期信号〔ａ）（ロジック的には
Ｌイ、”ｉ ′／３）が入力さ力、ると、このＬ信＋８
は負論理ＯＲゲート＋ａｌ ’ｉ−介して−ｙ ＩＩツ
ブ７０ツブ回路（４）のＳ端子に印加され、同回路（４
）をセットするので、このフリップフロップ回路（４）
の出力ＶｃＨ＠２図ｆ／（１ｂ＋で示すＩｆｆきゲート
信号（ロジック的にはＨ信シＪ）が発生する。
このＨ信号と発振器１８）からのＨ信号とが第１ＡＮＤ
回路（７）で論理積され、同回路（７）の出力には■（
信−８が発生し、同■信号により水平開１す１信号カタ
ンク（９）がイ乍市１し、このカウンタ（９）ハ同カウ
ンク（１））にｒｊｉ、Ｉ記Ｈ信月が人力さ力６た口と
点より６２．５μｓを〃・そえた時にライン！１０１に
第２図ＩＱＩにｉｌすｉ＋きリセッ１−信Ｊ−） （ロ
ジック的にけＬ信号）を出力する。
回路（７）で論理積され、同回路（７）の出力には■（
信−８が発生し、同■信号により水平開１す１信号カタ
ンク（９）がイ乍市１し、このカウンタ（９）ハ同カウ
ンク（１））にｒｊｉ、Ｉ記Ｈ信月が人力さ力６た口と
点より６２．５μｓを〃・そえた時にライン！１０１に
第２図ＩＱＩにｉｌすｉ＋きリセッ１−信Ｊ−） （ロ
ジック的にけＬ信号）を出力する。
このため、前記リセット信号ＩＱＩによって７リツプ７
０ツブ回路（４）がリセットさり５、同回路（４）の出
力段に発生するゲート信＠′Ｃｂｌ−″′）１すＬ信号
により、前記水平同期信号カウンタ（９）の作動が止１
す、同カクンタ（９）は第２図の時点（ｔｘ）から待ち
受け体勢に入る。
０ツブ回路（４）がリセットさり５、同回路（４）の出
力段に発生するゲート信＠′Ｃｂｌ−″′）１すＬ信号
により、前記水平同期信号カウンタ（９）の作動が止１
す、同カクンタ（９）は第２図の時点（ｔｘ）から待ち
受け体勢に入る。
次に第２図の時点（ｔｏ ）７）−ら外部水平同期信号
Ｃにの周期６４．５．ｇ Ｑ；経過した時点Ｃｔ２’）
ｉておいて、入力端子ｉ１１ ｉｃ ２ ハ／Ｌ／ ス
目の外部水平同期信ｊＩｊ！−（Ｌ信に！−）が入力さ
れると、この時点（ｔｌ）ＶＣおいて前記水平同期信号
カウンタ（９）（ｌ−ｔラインｆｉｌ＋に第２図＋ｄｌ
に示す如く内部水平同期信号（Ｌ信司′）を出力し、外
部水平同期信号Ｃにと内部水平同期信号ｆｄ＋との周期
を一致させるのでちる。
Ｃにの周期６４．５．ｇ Ｑ；経過した時点Ｃｔ２’）
ｉておいて、入力端子ｉ１１ ｉｃ ２ ハ／Ｌ／ ス
目の外部水平同期信ｊＩｊ！−（Ｌ信に！−）が入力さ
れると、この時点（ｔｌ）ＶＣおいて前記水平同期信号
カウンタ（９）（ｌ−ｔラインｆｉｌ＋に第２図＋ｄｌ
に示す如く内部水平同期信号（Ｌ信司′）を出力し、外
部水平同期信号Ｃにと内部水平同期信号ｆｄ＋との周期
を一致させるのでちる。
ここで、第２図に示す時点（ｔｌ”ｌからＩ１ｇｐ点（
ｔｌ）寸での１７ｉ１、つ寸り外部水平同期信号ｆａｌ
の周期と水平同期信号カウンタ（９）の周期との差に相
当するタイムラグ（６４，５−６２，５＝ ２μｓ）（
第２図のＣτ１参照）で外部水平同期信号のジッ、夕の
影響をなくすのである。
ｔｌ）寸での１７ｉ１、つ寸り外部水平同期信号ｆａｌ
の周期と水平同期信号カウンタ（９）の周期との差に相
当するタイムラグ（６４，５−６２，５＝ ２μｓ）（
第２図のＣτ１参照）で外部水平同期信号のジッ、夕の
影響をなくすのである。
以上が水平同期信＋１に関与する説明である。一方、垂
直同期信−りに関しても周期が異なるだけで、作用・効
果は同一であるので、垂直同期信号に関与する説明は省
略する。
直同期信−りに関しても周期が異なるだけで、作用・効
果は同一であるので、垂直同期信号に関与する説明は省
略する。
次に前記入力端子ｉ１１に何等かの原因で外部水平同期
信号が入力さり、なかった際の作用にってめ述べる。
信号が入力さり、なかった際の作用にってめ述べる。
前記入力端子（１）にイコ月が正常に入力されて膓る場
合は外部水平同期信号ｆａｌでカウンタ（１８）がパル
ス入力毎にリセットされるのであるが、何等カ・の原因
で外部水平同期信号（ａｌが入力されない場合にはカウ
ンタ（１８）がリセ゛ソトさｈないので、１司カウンタ
（１８）は前段のタイマ（１７）刀・らの出力パルスを
２回カウントした時点、換呂′すれば外部水平同期信号
が２回つつけて入力さ７′１．なかった時点に信＋）を
発生し、負論理ＯＲゲート＋３１’ｆ−介してフリツプ
フロツプ回Ｗ１ｔ４１をセットしｆｔ−’Ｅ ’！にし
、同回路＋４１を７リーランにする。
合は外部水平同期信号ｆａｌでカウンタ（１８）がパル
ス入力毎にリセットされるのであるが、何等カ・の原因
で外部水平同期信号（ａｌが入力されない場合にはカウ
ンタ（１８）がリセ゛ソトさｈないので、１司カウンタ
（１８）は前段のタイマ（１７）刀・らの出力パルスを
２回カウントした時点、換呂′すれば外部水平同期信号
が２回つつけて入力さ７′１．なかった時点に信＋）を
発生し、負論理ＯＲゲート＋３１’ｆ−介してフリツプ
フロツプ回Ｗ１ｔ４１をセットしｆｔ−’Ｅ ’！にし
、同回路＋４１を７リーランにする。
したがって入力さ九るべき外部水平同期信号が何等力）
の原因で入力されな刀・つた１祭にお論でも内部回路は
正常に作動するのである。
の原因で入力されな刀・つた１祭にお論でも内部回路は
正常に作動するのである。
本発明は以上詳述【またように、外部水平同期信 ４゜
−１＋（ａｌの入力端子（１）ヲ７リップ７０ツブ回路
１＋ｌノｓ端子に接続し、該７リップフロップ回路（４
）の出力段ｉ ＡＮＤ回路（７）の−万の入力端子に接
続すると共 ｊに、該ＡＮＤ回路（７）の他方の入力端
子ｌ（は発振器（８）を接続し、前記ＡＮＤ回路（７）
の出力段に水平同期信号カウンタ（９）を接続１７、該
カウンタ（９）の出力段をリセットライン！１０） ｉ
介して前記フリツプフロツプ回！Ｉｆ１＋４１のＲ端子
に接続すると共に、内部水平同期信号ライン（１１）に
接続し、前記カウンタ（９）の同期を外部水平同期信＠
′Ｃ−の周期より若干短周期（で設定１７たものである
〃・ら、外部水平同期信号Ｃωと内部水平同期信号ｆｄ
ｌとの周期が一致【７、例えばゲーム機等に適用また際
においても映像の乱れがなくなることは勿論、従来のＰ
ＬＬによる同期回路と比較して、同期をとる壕での時間
を短刀・くすることができ、１７刀・も外部水平同期信
号ｆωの周期と水平同期信号カウンタの同期との差に相
当するタイムラグ（τ）で以って外部水平同期信号１ａ
＋のジッタの影否をなくすこ七ができる効果がある。
−１＋（ａｌの入力端子（１）ヲ７リップ７０ツブ回路
１＋ｌノｓ端子に接続し、該７リップフロップ回路（４
）の出力段ｉ ＡＮＤ回路（７）の−万の入力端子に接
続すると共 ｊに、該ＡＮＤ回路（７）の他方の入力端
子ｌ（は発振器（８）を接続し、前記ＡＮＤ回路（７）
の出力段に水平同期信号カウンタ（９）を接続１７、該
カウンタ（９）の出力段をリセットライン！１０） ｉ
介して前記フリツプフロツプ回！Ｉｆ１＋４１のＲ端子
に接続すると共に、内部水平同期信号ライン（１１）に
接続し、前記カウンタ（９）の同期を外部水平同期信＠
′Ｃ−の周期より若干短周期（で設定１７たものである
〃・ら、外部水平同期信号Ｃωと内部水平同期信号ｆｄ
ｌとの周期が一致【７、例えばゲーム機等に適用また際
においても映像の乱れがなくなることは勿論、従来のＰ
ＬＬによる同期回路と比較して、同期をとる壕での時間
を短刀・くすることができ、１７刀・も外部水平同期信
号ｆωの周期と水平同期信号カウンタの同期との差に相
当するタイムラグ（τ）で以って外部水平同期信号１ａ
＋のジッタの影否をなくすこ七ができる効果がある。
第１図は末完［月に係る同期回路の一実施例を示を電気
回路図、第２図は第１図に２ける各部の波杉図である。 （１）・・・ 入 力 端 子 （４）・・ ７リップフロップ回路 （７）・ Ａ ＮＤ回路 １８）・・ 発 振 器 （９）・・・ 水平同期信号カウンタ １１０）・・・ リセットライン （１１）・・・ 内部水平向ｊυＪ信号°ライン（ω・
・・ 外部水平同期信号 出願人 船井電機株式会−社 代理人 藤 原 忠 治
回路図、第２図は第１図に２ける各部の波杉図である。 （１）・・・ 入 力 端 子 （４）・・ ７リップフロップ回路 （７）・ Ａ ＮＤ回路 １８）・・ 発 振 器 （９）・・・ 水平同期信号カウンタ １１０）・・・ リセットライン （１１）・・・ 内部水平向ｊυＪ信号°ライン（ω・
・・ 外部水平同期信号 出願人 船井電機株式会−社 代理人 藤 原 忠 治
Claims (1)
- 外部水平同期信号ｆωの入力端子（１）をフリップフロ
ップ回路（４）のＳ端子に接続し、該フリップフロップ
回路（４）の出力段ｉ ＡＮＤ回路（７）の一方の入力
端子に接続でると共に、該ＡＮＤ回路（７）の他方の入
力端子には発振器（８）を接続１７、前記ＡＮＤ回路（
７）の出力段に水平同期信号カウンタ（９）全接続し、
該カウンタ（９）の出力段をリセットラインｆ１０１
’ｉ介して前記フリップフロップ回路（４）のＲ端子に
接続すると共に、内部水平同期信男ライン１１１）に接
続し、がｊ記カウンタ（９）の同期を外部水平同期信＠
Ｃ−の同期より若干短周期に設定したことを特徴とする
同期回路〜
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207730A JPS6098770A (ja) | 1983-11-04 | 1983-11-04 | 同期回路 |
| US06/586,693 US4599649A (en) | 1983-11-04 | 1984-03-06 | Synchronous circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207730A JPS6098770A (ja) | 1983-11-04 | 1983-11-04 | 同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6098770A true JPS6098770A (ja) | 1985-06-01 |
| JPH0438184B2 JPH0438184B2 (ja) | 1992-06-23 |
Family
ID=16544585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58207730A Granted JPS6098770A (ja) | 1983-11-04 | 1983-11-04 | 同期回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4599649A (ja) |
| JP (1) | JPS6098770A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6153817A (ja) * | 1984-08-23 | 1986-03-17 | Nec Corp | タイミング発生装置 |
| JPS6329362A (ja) * | 1986-07-22 | 1988-02-08 | Hitachi Ltd | 映像信号再生装置の時間軸変動補正回路 |
| IT1219709B (it) * | 1988-06-14 | 1990-05-24 | Telettra Lab Telefon | Sistema e circuiti per l'elaborazione e la trasmissione di un segnale di orologio,in particolare della frequenza di sincronismo video |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114671A (ja) * | 1981-12-28 | 1983-07-08 | Hitachi Ltd | 水平同期信号再生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5871784A (ja) * | 1981-10-26 | 1983-04-28 | Hitachi Ltd | 固体カラ−ビデオカメラの同期信号発生回路 |
-
1983
- 1983-11-04 JP JP58207730A patent/JPS6098770A/ja active Granted
-
1984
- 1984-03-06 US US06/586,693 patent/US4599649A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114671A (ja) * | 1981-12-28 | 1983-07-08 | Hitachi Ltd | 水平同期信号再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4599649A (en) | 1986-07-08 |
| JPH0438184B2 (ja) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0198313A (ja) | 同期化回路 | |
| JPS6098770A (ja) | 同期回路 | |
| US4227214A (en) | Digital processing vertical synchronization system for a television receiver set | |
| JPH0411410Y2 (ja) | ||
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| US4816907A (en) | Television synchronizing signal pattern correction circuit | |
| JP2596163B2 (ja) | フィールド識別装置 | |
| JPH01289378A (ja) | クランプ回路 | |
| JPS63106029A (ja) | 同期制御回路 | |
| JPH0332115Y2 (ja) | ||
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPS6033650Y2 (ja) | 同期信号分離装置 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPS59110280A (ja) | 水平同期信号処理回路 | |
| JPH01174073A (ja) | 同期パルス再生回路 | |
| JPS63309041A (ja) | フレ−ム同期保護方式 | |
| JPS61247125A (ja) | 位相同期回路 | |
| JPH0315856B2 (ja) | ||
| JPS62111322A (ja) | 計算機デイスプレイ画面ハ−ドコピ−装置用画像メモリ−装置 | |
| JPH04241578A (ja) | 映像信号のフィールド識別信号発生回路 | |
| JPH05236295A (ja) | Ｍｕｓｅ信号のフレーム同期処理回路 | |
| JPS6365741A (ja) | 再生中継回路 | |
| JPH01291575A (ja) | フレーム検出回路 | |
| JPH08186737A (ja) | フィールド判定回路 |