JPS6037666B2 - 調歩同期伝送システムにおける擬似引込み防止方式 - Google Patents

調歩同期伝送システムにおける擬似引込み防止方式

Info

Publication number
JPS6037666B2
JPS6037666B2 JP55127099A JP12709980A JPS6037666B2 JP S6037666 B2 JPS6037666 B2 JP S6037666B2 JP 55127099 A JP55127099 A JP 55127099A JP 12709980 A JP12709980 A JP 12709980A JP S6037666 B2 JPS6037666 B2 JP S6037666B2
Authority
JP
Japan
Prior art keywords
data
frame
start signal
transmission system
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55127099A
Other languages
English (en)
Other versions
JPS5753163A (en
Inventor
優 渡辺
恒雄 木之下
裕一 三輪
政 青野
泰也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55127099A priority Critical patent/JPS6037666B2/ja
Publication of JPS5753163A publication Critical patent/JPS5753163A/ja
Publication of JPS6037666B2 publication Critical patent/JPS6037666B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は調歩同期伝送システムにおける擬似引込み防止
方式に関する。
一般に調歩同期伝送方式では、ディジット0のスタート
信号ビットとディジツト1のストップ信号ビットの間に
データを挿入して作られたフレームを連続して送信し、
これをスタート信号ビットに同期して受信することによ
り、各フレームのデータを識別している。
この場合、送信データは所定数のフレームで同一とし、
受信側で所定数のフレームのデータが同一であることを
確認した時に受信データが正常に受信されたと見倣す方
式が知られている。ところが、このように同一内容のデ
ータを挿入したフレームを定常的に連続して送る場合、
回線エラー等によりデータのパターンによっては特定の
タイムスロットのデータをスタート信号ビットと見倣し
てしまう場合がある。各フレームのデータが同一である
ため、一旦データをスタート信号ビットと見倣すと、次
に受信するフレームでも同一のタイムスロットのデータ
がスタート信号ビットと見倣され、いわゆる凝似引込み
現象が生じるという問題がある。本発明の目的は上述の
問題にかんがみ、鯛歩同期伝送で複数フレームを受信し
て各フレームでデータが同一である場合に正常データの
受信とみなす伝送システムにおいて、送信フレームの1
つをスタート信号ビットを除きすべてディジツト1にす
るという構想に基づき、受信側で擬似引込みを生じても
直ちに正常な受信状態に戻すことを可能にした擬似引込
み防止方式を提供することにある。
以下、添附の図面に基づいて本発明による擬似引込み防
止方式の1実施例を説明する。
第1図aは調歩同期伝送方式において送信される信号の
フレームの形式の1例を示す波形図である。
第1図aに示されるように、第1フレームは、その先頭
にディジツト0のスタート信号ビットST、最後尾にデ
ィジット1のストップ信号ビットSP、そしてSTとS
Pの間に8ビットのデータを含んでなっている。8ビッ
トのデータの第6タイムスロットのみがデイジット0で
他の7ビットはすべてディジット1の場合を示してある
第2フレーム以下も第1フレームと同様の構成となって
いる。第1図bは第1図aの信号を受信した場合に擬似
引込み現象を生じた例を示す波形図である。
第1図bにおいて、第1フレームのスタ−ト信号ビット
STが雑音等による回線エラーによって、図に斜線で示
すように、デイジツト1として受信されたとする。する
と、受信側では第1図aの第1フレームのデータの第6
タイムスロットのディジツト0をスタート信号ビットと
見倣してしまう。図においては、この擬似スタート信号
ビットを(ST)で表わしてある(図において、擬似ビ
ット、擬似データ、擬似フレームをすべて括弧付で表わ
してある。)そして第1図aの第1フレームの第6タイ
ムスロットないし第2フレームの第5タイムスロットの
10ビットを受信側では第1図bに示すように(第1フ
レーム)と見駁してしまう。第2フレーム以下も同様に
、第2フレームの第6タイムスロットないし第3フレー
ムの第5タイムスロットを受信側では(第2フレーム)
と見徴してしまう。こうして擬似引込現象が生じる。こ
のように凝似引込みが生じると、送信側では例えば、第
1図aに示されるように第6タイムスロットでデイジツ
ト0のデータを送ったにも拘らず、受信側では第4タイ
ムスロットでディジット0のデータを受け取った事にな
り、データ伝送における正確性が全く期待できなくなる
。本発明はこのような擬似引込みが生じた場合にも直ち
に擬似引込み状態から正常な受信状態に戻すことを可能
にするものである。
第2図aは本発明により、送信される信号に擬似引込み
防止用の挿入パターンを挿入した送信信号の形式の1実
施例を示す波形図である。
第2図aにおいて、第3フレームの挿入パターン以外は
第1図に示した信号形式と同一の正常パターンであって
各フレーム内のデータは第6ビットのディジツト0を除
きすべてディジット1である。第3フレームの挿入パタ
ーンは、スタート信号ビットのデイジツト0を除き、す
べてディジツト1のビットで構成されている。第2図b
は第2図aの信号を受信した場合に、擬似引込み状態か
ら正常受信状態に復帰する過程、を説明するための波形
図である。
第2図bに示されるように、第1図bと同様に第1フレ
ームのスタート信号ビットSTが回線エラーによってデ
ィジット1として受信されたとすると、第1フレ−ムの
データの第6タイムスロットのディジット0をスタート
信号ビットと見倣して擬似引込みが生ずる。しかしなが
ら、送信信号の第3フレームはオール1のデータを含む
挿入パターンであるので、第3フレームを受信した時は
ディジット0のデ−夕がないため、次のディジット0で
ある第4フレームのスタート信号ビットSTを受信側で
スタート信号ビットとして識別する。こうして一日擬似
引込みが生じても直ちに正常のの受信状態に復帰するこ
とが可能である。第3図は送信信号に第2図aに示した
挿入パターンを挿入する手段の1実施例を示す回路図で
ある。
第3図において、データ発生源1は、スタート信号ビッ
トST、8ビットのデータ、およびストップ信号ビット
SPをフレーム同期により送出する。信号STおよびS
Pは直接に並直列変換器3に受け取られ、8ビットのデ
ータはそれぞれオアゲート2(1)ないし2(8)を通
して並直列変換器3に受取られる。データ発生源1はま
た、データ送出開始信号を発生しこれをカウンタ4に与
える。カゥンタ4は、本実施例においては第1フレーム
の最初から第2フレームの終りまでの20タイムスロッ
トをカウント後、固定データ発生源5に起動信号を与え
、それにより固定データ発生源5はすべてディジット1
の8ビットの固定データを1回だけ送出する。8ビット
の固定データはそれぞれオアゲート2(1)ないし2(
8)を通して並直列変換器3に入力される。
並直列変換器3は、受け取った並列のデータを直列に変
換して送信する。以上の説明から明らかなように、本発
明により、送信フレームの1つをスタート信号ビットを
除きすべてディジット1にすることにより、鋼歩同期伝
送方式において、受信側で擬似引込みが生じても直ちに
正常な受信状態に戻すことが可能となる。
なお、送信信号のデー外ま第6タイムスロットのみディ
ジット0の形式に限らないことは勿論である。
また、挿入パターンは第3フレームに挿入したが、第2
フレーム以降のどのフレームに挿入してもよく、さらに
、通常のデータ伝送に支障のない範囲で挿入パターンを
複数のフレームに挿入してもよい。
【図面の簡単な説明】
第1図aは調歩同期伝送方式において送信される信号の
フレ−ムの形式の1例を示す波形図、第1図bは第1図
aの信号を受信した場合に擬似引込み現象を生じた例を
示す波形図、第2図aは、本発明により送信される信号
に擬似引込み防止用の挿入パターンを挿入した送信信号
の形式の1実施例を示す波形図、第2図bは第2図aの
信号を受信した場合に擬似引込み状態から正常受信状態
に復帰する過程を説明するための波形図、第3図は送信
信号に第2図aに示した挿入パターンを挿入する手段の
1実施例を示す回路図である。 1:データ発生源、3:並直列変換器、4:カウンタ、
5:固定データ発生源、ST:スタート信号ビット、S
P:ストップ信号ビット。 第3図 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1 送信側でスタート信号とストツプ信号との間にデー
    タを挿入してなるフレームを、データを同一にして複数
    フレーム送信し、受信側で該複数フレームを受信して同
    期引込みし、該データが各フレームで同一である場合に
    正常データの受信と見做す調歩同期伝送システムにおい
    て、 同一のデータを挿入してなる複数のフレームのう
    ち少なくとも1つのフレーム中のデータを、スタート信
    号の極性とは異なる極性のビツト列から成る固定パター
    ンのデータとする手段を送信側に設け、 該固定パター
    ンのデータが含まれるフレームの次のフレームにおける
    スタート信号を検出することにより受信側での同期引込
    みを行わせることを特徴とする調歩同期伝送システムに
    おける擬似引込み防止方式。
JP55127099A 1980-09-16 1980-09-16 調歩同期伝送システムにおける擬似引込み防止方式 Expired JPS6037666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55127099A JPS6037666B2 (ja) 1980-09-16 1980-09-16 調歩同期伝送システムにおける擬似引込み防止方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55127099A JPS6037666B2 (ja) 1980-09-16 1980-09-16 調歩同期伝送システムにおける擬似引込み防止方式

Publications (2)

Publication Number Publication Date
JPS5753163A JPS5753163A (en) 1982-03-30
JPS6037666B2 true JPS6037666B2 (ja) 1985-08-27

Family

ID=14951557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55127099A Expired JPS6037666B2 (ja) 1980-09-16 1980-09-16 調歩同期伝送システムにおける擬似引込み防止方式

Country Status (1)

Country Link
JP (1) JPS6037666B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425568Y2 (ja) * 1985-07-22 1992-06-18
JPH0610668U (ja) * 1992-07-16 1994-02-10 株式会社イナックス 逆止弁の弁構造
JPH0654972U (ja) * 1992-12-28 1994-07-26 株式会社イナックス 逆止弁

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100647A (ja) * 1982-11-30 1984-06-09 Toshiba Corp シリアルデ−タの転送方法および転送装置
JPS61197744U (ja) * 1985-05-30 1986-12-10
JPS6473937A (en) * 1987-09-16 1989-03-20 Yamatake Honeywell Co Ltd Receiver
JP2596358B2 (ja) * 1993-12-15 1997-04-02 日本電気株式会社 調歩同期不正回復方式
US5602859A (en) * 1994-12-19 1997-02-11 Nec Corporation Start-stop synchronous communicating method capable of correcting improper synchronization and system using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425568Y2 (ja) * 1985-07-22 1992-06-18
JPH0610668U (ja) * 1992-07-16 1994-02-10 株式会社イナックス 逆止弁の弁構造
JPH0654972U (ja) * 1992-12-28 1994-07-26 株式会社イナックス 逆止弁

Also Published As

Publication number Publication date
JPS5753163A (en) 1982-03-30

Similar Documents

Publication Publication Date Title
JPH055711Y2 (ja)
CA1157975A (en) Method of frame synchronisation of a digital tdm communication system and arrangement for performing the method
EP0096854A2 (en) Framing system
JPS6037666B2 (ja) 調歩同期伝送システムにおける擬似引込み防止方式
JPH0228939B2 (ja)
JPS62173832A (ja) 波束の同期および検出方法、および波束通信システム用サブシステム
US4607378A (en) Detector for detecting sync bits in a stream of data bits
EP0530030B1 (en) Circuit for detecting a synchronizing signal in frame synchronized data transmission
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
JPS6332303B2 (ja)
JPS6246099B2 (ja)
JP2863068B2 (ja) データ伝送方法
JPH065832B2 (ja) 受信同期回路
JPS61263326A (ja) フレ−ム同期検出方法
JPH04349732A (ja) 通信装置
SU1099395A1 (ru) Приемник команд согласовани скоростей
RU2070772C1 (ru) Накопитель
JPS592461A (ja) 擬似同期防止方式
JPH03178236A (ja) シングルフレーム同期検出・保護方式
JPS5850063B2 (ja) ユニ−クワ−ド検出方法
KR850000250B1 (ko) 데이터 전송시스템
JPH0210933A (ja) バースト信号伝送方式
JPS583617B2 (ja) 調歩同期デ−タの同期伝送方式
JP2001257665A (ja) データ伝送方式
JPH0425240A (ja) バースト信号監視回路