JPH0695672B2 - パーソナル無線機 - Google Patents
パーソナル無線機Info
- Publication number
- JPH0695672B2 JPH0695672B2 JP59256642A JP25664284A JPH0695672B2 JP H0695672 B2 JPH0695672 B2 JP H0695672B2 JP 59256642 A JP59256642 A JP 59256642A JP 25664284 A JP25664284 A JP 25664284A JP H0695672 B2 JPH0695672 B2 JP H0695672B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- frame pattern
- data
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パーソナル無線機において、パーソナル無線
用コードデータを受信する際、受信するコードデータが
パーソナル無線用であることを認識するためのフレーム
同期信号を検出し、その検出により、フレーム同期信号
に続くコードデータのCPUへの取り込みを開始させる回
路に関するものである。
用コードデータを受信する際、受信するコードデータが
パーソナル無線用であることを認識するためのフレーム
同期信号を検出し、その検出により、フレーム同期信号
に続くコードデータのCPUへの取り込みを開始させる回
路に関するものである。
〔従来の技術〕 従来においては、受信信号を復調器によりNRZ信号に復
調し、その復調信号を逐次マイクロコンピュータにより
読みとり、マイクロコンピュータによりソフト的にフレ
ーム同期信号（以下、フレームパターンという）である
かどうかの検出を行なっていた。フレームパターンはパ
ーソナル無線用データコード（チャンネル番号のデー
タ。パーソナル無線機所有者の免許のデータ等で構成さ
れている。）の発信開始を示す信号であり、パーソナル
無線用データコードの前に必ず送信される15ビット（11
1011001010000）のNRZ信号である。また、パーソナル無
線用データコードはパーソナル無線において通話する
際、通話の最初，中途（約60秒間隔）および最後に送信
される。パーソナル無線機により、通話の開始されるタ
イミングは使用者によるものであり、フレームパターン
はいつ発信され、いつ受信しなければならないかわから
ない。そこで復調器も含め、フレームパターンの検出作
業を始終行っていく必要がある。つまりNRZ信号への復
調回路は雑音も含め、何らかの受信信号をNRZ信号に始
終復調しているわけであり、この復調NRZ信号がフレー
ムパターンであるかどうかの監視および判断を復調器よ
りの復調データが出力されるタイミング（約833μＳ）
ごとにマイクロコンピュータにより行なわなければなら
ない。しかしながら、パーソナル無線機において使用さ
れるマイクロコンピュータは、フレームパターンの検出
のみではなく、ディスプレイの表示制御，操作用キーの
制御なども行なわなければならない。これらの制御を行
なう一方で約833μＳごとに、受信復調データの判別を
行なわなければならないのである。従って、使用するマ
イクロコンピュータとしては処理スピードの早いものが
要求される。
調し、その復調信号を逐次マイクロコンピュータにより
読みとり、マイクロコンピュータによりソフト的にフレ
ーム同期信号（以下、フレームパターンという）である
かどうかの検出を行なっていた。フレームパターンはパ
ーソナル無線用データコード（チャンネル番号のデー
タ。パーソナル無線機所有者の免許のデータ等で構成さ
れている。）の発信開始を示す信号であり、パーソナル
無線用データコードの前に必ず送信される15ビット（11
1011001010000）のNRZ信号である。また、パーソナル無
線用データコードはパーソナル無線において通話する
際、通話の最初，中途（約60秒間隔）および最後に送信
される。パーソナル無線機により、通話の開始されるタ
イミングは使用者によるものであり、フレームパターン
はいつ発信され、いつ受信しなければならないかわから
ない。そこで復調器も含め、フレームパターンの検出作
業を始終行っていく必要がある。つまりNRZ信号への復
調回路は雑音も含め、何らかの受信信号をNRZ信号に始
終復調しているわけであり、この復調NRZ信号がフレー
ムパターンであるかどうかの監視および判断を復調器よ
りの復調データが出力されるタイミング（約833μＳ）
ごとにマイクロコンピュータにより行なわなければなら
ない。しかしながら、パーソナル無線機において使用さ
れるマイクロコンピュータは、フレームパターンの検出
のみではなく、ディスプレイの表示制御，操作用キーの
制御なども行なわなければならない。これらの制御を行
なう一方で約833μＳごとに、受信復調データの判別を
行なわなければならないのである。従って、使用するマ
イクロコンピュータとしては処理スピードの早いものが
要求される。
また、このフレームパターンの判別の手法（ソフト処
理）も複雑である。すなわち、フレームパターンの送信
の直前には50ビットの“1"と“0"との交互の同期フレー
ムの受信が行なわれる。10ビット以上“1",“0"が交互
に続いたときは同期フレームの送信があったものとして
フレームパターンの送信を待つ。この同期フレームの後
に、“1",“1"と続いたときフレームパターンの開始と
判定し、残り13ビットの検出を行い、フレームパターン
かどうかを判定する。
理）も複雑である。すなわち、フレームパターンの送信
の直前には50ビットの“1"と“0"との交互の同期フレー
ムの受信が行なわれる。10ビット以上“1",“0"が交互
に続いたときは同期フレームの送信があったものとして
フレームパターンの送信を待つ。この同期フレームの後
に、“1",“1"と続いたときフレームパターンの開始と
判定し、残り13ビットの検出を行い、フレームパターン
かどうかを判定する。
このような処理を約833μＳごとにディスプレイ制御，
操作キー制御等の合い間に行う為、比較的高価な処理ス
ピードの速いマイクロコンピュータを使用することが必
要となる。
操作キー制御等の合い間に行う為、比較的高価な処理ス
ピードの速いマイクロコンピュータを使用することが必
要となる。
また、検出後のデータ読み込みにおいても、受信用クロ
ックの立ち上りあるいは立下がりエッヂにより割り込み
をかけて読み込む。つまり、１クロックごとにデータの
読み込みを行なう必要がある。
ックの立ち上りあるいは立下がりエッヂにより割り込み
をかけて読み込む。つまり、１クロックごとにデータの
読み込みを行なう必要がある。
このように、従来のフレームパターン検出方法において
は、ソフトウェア上の処理でフレームパターン検出を行
なっており、約833μＳ間隔でデータの読み取り及び規
定フレームパターンとの比較を他の操作キー制御．ディ
スプレイ制御などを行いながら、やらなければならな
い。その上、データの読み込みも受信クロック１クロッ
ク毎に行う必要がある。
は、ソフトウェア上の処理でフレームパターン検出を行
なっており、約833μＳ間隔でデータの読み取り及び規
定フレームパターンとの比較を他の操作キー制御．ディ
スプレイ制御などを行いながら、やらなければならな
い。その上、データの読み込みも受信クロック１クロッ
ク毎に行う必要がある。
このため、パーソナル無線機において使用されるマイク
ロコンピュータは比較的処理スピードの速く高価なもの
が必要となってくる。
ロコンピュータは比較的処理スピードの速く高価なもの
が必要となってくる。
本発明は、これらの欠点を解決するために、マイクロコ
ンピュータとは別に検出回路を設け、この検出回路によ
りフレームパターンを検出し、この、検出結果に基づい
てマイクロコンピュータの基準クロックをフレームパタ
ーンに続いて検出するパーソナル無線用データコードに
同期して作り、この基準クロックによりマイクロコンピ
ュータを動作させ、このマイクロコンピュータでパーソ
ナル無線用データコード等の検出その他の処理を行うパ
ーソナル無線機を得る。
ンピュータとは別に検出回路を設け、この検出回路によ
りフレームパターンを検出し、この、検出結果に基づい
てマイクロコンピュータの基準クロックをフレームパタ
ーンに続いて検出するパーソナル無線用データコードに
同期して作り、この基準クロックによりマイクロコンピ
ュータを動作させ、このマイクロコンピュータでパーソ
ナル無線用データコード等の検出その他の処理を行うパ
ーソナル無線機を得る。
次に、図面を参照して本発明をより詳細に説明する。
第１図は、本発明の一実施例であり、１はシリアルクロ
ック発生回路内蔵のNRZ信号復調回路、２は受信MSK信号
入力端子、３は復調NRZコードデータライン、４はフレ
ームパターン検出回路、５はフレームパターン検出信号
の出力スイッチ制御信号ライン、６は出力制御信号ライ
ン５の信号により制御されるスイッチである。また、７
はシリアルクロックライン、８は８ビットシフトレジス
タ、９はCPU内の８ビットの内部バス、10は３ビットカ
ウンタ（割り込み信号発生回路）、11は割り込み信号ラ
インである。
ック発生回路内蔵のNRZ信号復調回路、２は受信MSK信号
入力端子、３は復調NRZコードデータライン、４はフレ
ームパターン検出回路、５はフレームパターン検出信号
の出力スイッチ制御信号ライン、６は出力制御信号ライ
ン５の信号により制御されるスイッチである。また、７
はシリアルクロックライン、８は８ビットシフトレジス
タ、９はCPU内の８ビットの内部バス、10は３ビットカ
ウンタ（割り込み信号発生回路）、11は割り込み信号ラ
インである。
端子２より入力される受信信号は復調回路１により、NR
Zコードデータ（コードデータライン３に出力される）
に復調される。同時に、復調器１の内部においてコード
データに同期した基準クロック（シリアルクロックとし
てクロックライン７に出力される）の再生がなされる。
Zコードデータ（コードデータライン３に出力される）
に復調される。同時に、復調器１の内部においてコード
データに同期した基準クロック（シリアルクロックとし
てクロックライン７に出力される）の再生がなされる。
復調NRZコードデータは、コードデータライン３を通り
フレームパターン検出回路４に入力され、ここで復調NR
Zコードデータがフレームパターンであるかどうかの判
別を行なう。つまり復調NRZコードデータがパーソナル
無線において使用されているものかどうかの判断を行な
う。
フレームパターン検出回路４に入力され、ここで復調NR
Zコードデータがフレームパターンであるかどうかの判
別を行なう。つまり復調NRZコードデータがパーソナル
無線において使用されているものかどうかの判断を行な
う。
この検出回路４により15ビットのフレームパターンが検
出された場合、以後に続いて復調されるNRZコードデー
タは、パーソナル無線用のコードデータと判断し出力ス
イッチ制御信号ライン５に出力されて、スイッチ６をON
させる。その結果、フレームパターン検出回路４によ
り、フレームパターン（パーソナル無線用）が検出され
た直後からクロックライン７に復調回路１に内蔵された
クロック発生回路よりシリアルクロックが８ビットシフ
トレジスタ８および３ビットカウンタ10に入力される。
このシリアルクロックにより８ビットシフトレジスタ８
においてはコードデータライン３より復調NRZデータコ
ードの読み込みが始まり３ビットカウンタ10においては
計数が始まる。
出された場合、以後に続いて復調されるNRZコードデー
タは、パーソナル無線用のコードデータと判断し出力ス
イッチ制御信号ライン５に出力されて、スイッチ６をON
させる。その結果、フレームパターン検出回路４によ
り、フレームパターン（パーソナル無線用）が検出され
た直後からクロックライン７に復調回路１に内蔵された
クロック発生回路よりシリアルクロックが８ビットシフ
トレジスタ８および３ビットカウンタ10に入力される。
このシリアルクロックにより８ビットシフトレジスタ８
においてはコードデータライン３より復調NRZデータコ
ードの読み込みが始まり３ビットカウンタ10においては
計数が始まる。
コードデータ８ビットがシフトレジスタ８に入った時点
でカウンタ10より割り込み信号が割り込み信号ライン11
に出力されるため、マイクロコンピュータ12はこの割り
込み信号を合図に８ビットシフトレジスタ８の８ビット
のデータを８ビットのデータバス９により読み込む。
でカウンタ10より割り込み信号が割り込み信号ライン11
に出力されるため、マイクロコンピュータ12はこの割り
込み信号を合図に８ビットシフトレジスタ８の８ビット
のデータを８ビットのデータバス９により読み込む。
NRZデータは、シリアルクロック１クロックに１ビット
の割合で送信され、受信復調される。つまり、マイクロ
コンピュータ12は、シリアルクロックの立ち上りエッヂ
あるいは立ち下がりエッヂにより８ビットシフトレジス
タ８内に復調NRZデータをラッチする。
の割合で送信され、受信復調される。つまり、マイクロ
コンピュータ12は、シリアルクロックの立ち上りエッヂ
あるいは立ち下がりエッヂにより８ビットシフトレジス
タ８内に復調NRZデータをラッチする。
以上のことをふまえて、フレームコード検出およびデー
タコードを読み込むソフトウェア処理の手順は以下のよ
うになる。
タコードを読み込むソフトウェア処理の手順は以下のよ
うになる。
フレーム検出による３ビットカウンタ10よりの割り込み
信号発生までは、割り込みはハード的に入るため、全く
復調器からの信号を監視する必要がない。割り込み信号
検出後データの読み込みを行なう。データの読み込み
は、シリアルクロック８クロック毎で行なう。この処理
は、他のキー制御LCDなどによる表示の制御ROM制御，チ
ャンネル制御などの処理と平行して行なう。
信号発生までは、割り込みはハード的に入るため、全く
復調器からの信号を監視する必要がない。割り込み信号
検出後データの読み込みを行なう。データの読み込み
は、シリアルクロック８クロック毎で行なう。この処理
は、他のキー制御LCDなどによる表示の制御ROM制御，チ
ャンネル制御などの処理と平行して行なう。
このフレームパターン検出回路を使用した場合には、ソ
フト処理上でフレームパターン検出を行なう場合と比較
してソフト処理上での負担の軽減,ROMおよびRAM容量の
減少が考えられる。
フト処理上でフレームパターン検出を行なう場合と比較
してソフト処理上での負担の軽減,ROMおよびRAM容量の
減少が考えられる。
つまり規定フレームパターン格納用ROMおよびフレーム
パターン検出のため随時復調NRZ信号を読み込みの為のR
AMが不必要となる。
パターン検出のため随時復調NRZ信号を読み込みの為のR
AMが不必要となる。
また従来受信用クロック１クロック毎に必要であったフ
レームパターン検出信号の監視および検出後における復
調NRZデータコードの読み込みが不要あるいは簡単にな
る。本発明により検出と同時にシリアルクロックにより
シフトレジスタ内に自動的にデータがラッチされてゆく
ため、ソフトによる検出信号の監視は不要になる。また
３ビットカウンタからの割り込みのタイミングでデータ
を読み込むためのCPUのデータ読み込みは、８クロック
毎となりソフト処理に時間的余裕ができる。
レームパターン検出信号の監視および検出後における復
調NRZデータコードの読み込みが不要あるいは簡単にな
る。本発明により検出と同時にシリアルクロックにより
シフトレジスタ内に自動的にデータがラッチされてゆく
ため、ソフトによる検出信号の監視は不要になる。また
３ビットカウンタからの割り込みのタイミングでデータ
を読み込むためのCPUのデータ読み込みは、８クロック
毎となりソフト処理に時間的余裕ができる。
また、従来データ用，フレームパターン検出信号用，受
信クロック用の３本必要であったバスもデータ用および
シリアルクロック用の２本に減る。
信クロック用の３本必要であったバスもデータ用および
シリアルクロック用の２本に減る。
他に低速のマイコンの使用が可能になるため、システム
の消費電流の低減にもなる。
の消費電流の低減にもなる。
このように、本発明によればマイクロコンピュータの処
理が少なくて済み、低処理速度で安価なマイクロコンピ
ュータの使用またはより高度な処理の実行が可能なパー
ソナル無線機を得る。
理が少なくて済み、低処理速度で安価なマイクロコンピ
ュータの使用またはより高度な処理の実行が可能なパー
ソナル無線機を得る。
第１図は本発明の一実施例によるブロック図である。 １……NRZ信号復調回路、２……MSK信号入力端子、３…
…復調NRZデータライン、４……フレームパターン検出
回路、５……出力スイッチ制御信号ライン、６……スイ
ッチ、７……シリアルクロックライン、８……８ビット
シフトレジスタ、９……８ビットCPU内部バス、10……
３ビットカウンタ、11……割り込み信号出力ライン、12
……マイクロコンピュータ。
…復調NRZデータライン、４……フレームパターン検出
回路、５……出力スイッチ制御信号ライン、６……スイ
ッチ、７……シリアルクロックライン、８……８ビット
シフトレジスタ、９……８ビットCPU内部バス、10……
３ビットカウンタ、11……割り込み信号出力ライン、12
……マイクロコンピュータ。
フロントページの続き (56)参考文献 特開 昭51−120639（ＪＰ，Ａ) 特開 昭55−33281（ＪＰ，Ａ) 特開 昭58−115533（ＪＰ，Ａ) 特開 昭58−46750（ＪＰ，Ａ)
Claims (1)
- 【請求項１】受信信号を復調してその復調データ信号を
出力するとともに受信信号に同期したクロックを発生す
る復調回路と、前記復調回路からの前記復調データ信号
を受けてフレームパターンの存在を検出し検出したとき
にアクティブとなる制御信号を発生するフレームパター
ン検出回路と、前記復調回路からの前記復調データ信号
を受ける第１の端子、シリアルクロックを受ける第２の
端子、この第２の端子に現れるクロックに同期して前記
第１の端子に現れる前記復調データ信号を取り込むシフ
トレジスタ、前記第２の端子に現れるクロックを計数す
ることにより所定数のクロックが現れる毎に割り込み信
号を発生するカウンタ、および前記割り込み信号に応答
して前記シフトレジスタに取り込まれているデータを受
けて所定の処理を実行するCPUを有するマイクロコンピ
ュータと、前記復調回路と前記マイクロコンピュータの
前記第２の端子との間に介在し前記フレームパターン検
出回路からの前記制御信号が前記アクティブとなると前
記復調回路からの前記クロックを前記シリアルクロック
として前記第２の端子に伝えるスイッチとを備えるパー
ソナル無線機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256642A JPH0695672B2 (ja) | 1984-12-05 | 1984-12-05 | パーソナル無線機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256642A JPH0695672B2 (ja) | 1984-12-05 | 1984-12-05 | パーソナル無線機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61134136A JPS61134136A (ja) | 1986-06-21 |
| JPH0695672B2 true JPH0695672B2 (ja) | 1994-11-24 |
Family
ID=17295436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59256642A Expired - Fee Related JPH0695672B2 (ja) | 1984-12-05 | 1984-12-05 | パーソナル無線機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695672B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2947955B2 (ja) * | 1991-02-22 | 1999-09-13 | キヤノン株式会社 | モデム装置 |
| JP4626256B2 (ja) * | 2004-10-13 | 2011-02-02 | パナソニック株式会社 | 受信装置およびプログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51120639A (en) * | 1975-04-15 | 1976-10-22 | Hitachi Ltd | Master station equipment for data highways |
| JPS6040060B2 (ja) * | 1978-08-31 | 1985-09-09 | 富士通株式会社 | デ−タ転送方式 |
| JPS5846750A (ja) * | 1981-09-14 | 1983-03-18 | Fujitsu Ltd | 調歩再生方式 |
| JPS58115533A (ja) * | 1981-12-29 | 1983-07-09 | Matsushita Electric Works Ltd | シ−ケンサ |
-
1984
- 1984-12-05 JP JP59256642A patent/JPH0695672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61134136A (ja) | 1986-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4995099A (en) | Power conservation method and apparatus for a portion of a predetermined signal | |
| JP2646831B2 (ja) | 選択呼出受信機 | |
| JPH0212422B2 (ja) | ||
| JPH0656976B2 (ja) | 個別選択呼出し受信機 | |
| JP2608004B2 (ja) | 信号検出装置および方法 | |
| KR970000387B1 (ko) | 신호 존재 또는 부재의 선택적 검출 장치 및 방법 | |
| EP0509649B1 (en) | Selective calling receiver | |
| JPH0695672B2 (ja) | パーソナル無線機 | |
| JP2730463B2 (ja) | 無線選択呼出受信機 | |
| JP2525103B2 (ja) | Ｆｍ多重放送受信機 | |
| JPS6360931B2 (ja) | ||
| JPH05344046A (ja) | 表示付き無線選択呼出受信機 | |
| JPS61205052A (ja) | パ−ソナル無線用集積回路 | |
| JP2848229B2 (ja) | 受信回路 | |
| JPH1098764A (ja) | 携帯端末装置 | |
| JP2648430B2 (ja) | フレーム同期確立回路 | |
| JPH0622372A (ja) | シリアルデータの読み込みタイミング方法 | |
| JPH0568136B2 (ja) | ||
| JPH05211455A (ja) | 受信処理方式 | |
| KR930002749B1 (ko) | 무선호출 수신기 및 신호 검출방법 | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| JPH0388535A (ja) | 受信データ処理装置 | |
| JPH05151140A (ja) | マイクロコンピユータ | |
| JPS6196841A (ja) | 呼び出し信号検出装置 | |
| JPH0715424A (ja) | フレーム同期方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |