JP2608004B2 - 信号検出装置および方法 - Google Patents

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は一般に、データ受信装置によって受信され
るデータ伝送への同期の分野に関する。特定すれば、こ
の発明は携帯用ページング受信装置で利用するビット同
期装置のための信号検出装置および方法に関する。

従来技術の説明 ディジタル伝送へのビット同期は、データ伝送の信号
境界の存在を決定し、次いでビットクロックを発生し
て、データ伝送からデータビットあるいはデータ信号を
同期的にサンプルするのに利用されるプロセスである。
ビット同期は、通常、POCSAG（Post Office Code Stand
ardization Advisory Group）と称される、英国の英国
テレコムによって提案されたディジタル信号プロトコル
をデコードするページング受信装置で利用されるプロセ
スとすることができる。

そのようなプロトコルへの同期は周知であり、そして
POCSAGあるいはゴーレイ（Golay）信号プロトコルへの
同期を示す、デイビス（Davis）他への米国特許第4,51
8,961号（1985年５月21日）に詳細に記述されている。
さらに、ヴァンス（Vance）他への米国特許第4,506,262
号（1985年３月19日）は粗および微同期モードを有する
早期／遅期位相ロックループを使用するPOCSAGへの同期
を示している。

図１の線10は代表的POCSAG信号を示す。信号に先立っ
て、ノイズあるいは別のタイプのプフロトコルが、破線
で囲まれた範囲12に示されるように、伝送されることが
できる。POCSAG信号は、多くの１−０遷移からなるプリ
アンブル信号14で始まる。このプリアンブルの後には、
各々が31,21拡張BCHコード（32,21）にコード化されて
いる複数の32ビット情報ワードが続く。この情報ワード
は、所定の２進シーケンスを含む同期コードワード16a
で始まる。その後、17のワードごとに、別の同期コード
16bが信号内で発生する。同期コード間において、情報
は、その各々が２つの32,21ワードを含む８つの情報フ
レームとして構成される。例示するために、図中18で示
されるフレーム４の内容が線34上に示されている。線34
は２つの32ビットワード、36と38を有し、各情報ワード
は、32,21フォーマットに構成された32データビットを
有する。線34上に示されるデータビットは、実効的にラ
ンダムシーケンスになっているように見えることがわか
る。

同期コードは信号のフレーム同期のための手段を与え
る。従って、先ずプリアンプル信号にビット同期させ、
次いで同期コードにフレーム同期させることが望まし
い。線20はPOCSAG信号に同期するページング装置（page
r）の動作を示す。・区間22と24の間、ベージング装置
は信号に同期しようとしている。しかし、信号は不在で
ある。区間26では、プリアンブル信号14が存在し、ペー
ジング装置はビット同期し、かつ同期コード16aを見つ
ける。そこで周知のように、ページング装置は、区間28
と32で示されるような、前もって割当てられたフレーム
４の情報をデコードする。ページング装置はまた、区間
30では同期コード16bをテストして、伝送が継続して行
われるかを判定する。

幾つかの事例では、プリアンブル信号を検出不能にす
るノイズによって、プリアンブル信号がそこなわれるこ
とがある。このような状態では、32ビットワード内でデ
ータビットでのビット同期を得て、次に周期的同期コー
ド信号の１つにフレーム同期させることが望ましい。こ
のモードでのビット同期プロセスは、32ビットワードの
データは実効的にランダムであるので、一層困難であ
る。その結果、POCSAGプリアンブル信号、あるいはPOCS
AG情報ワード内のデータ信号のいずれにもビット同期さ
せることのできる選択呼出し受信装置を提供することが
望ましい。

電池寿命は携帯用選択呼出し受信装置にとって決定的
様相であり、そして電池電力をいつでも可能な時には節
約することが望ましい。POCSAG信号が不在の場合、選択
呼出し受信機は低電力モードで動作し、そして周期的に
受信およびデコード回路を付勢して、POCSAG信号の存在
を検出しようとする。信号が検出されない場合、ページ
ング受信機は再び低電力モードで動作する。このプロセ
スによって電池電力を節約する。従って、低電力モード
へ急いで戻るために、信号の不在を速かに検出すること
が望ましい。

その結果、最小時間内にPOCSAG信号の不在を検出し、
そうすることでなお電池電力が節約される得るような手
段を与えることが望ましい。従来技術のページング装置
は代表的に、所定数の遷移（transitions）を分析し、
そして種々のアルゴリズムに応答して、POCSAG信号の不
在を決定する。そのようなアルゴリズムの１つは、ベー
ズレイ（Beesley）への米国特許第4,554,665号（1985年
11月19日）に示される。しかし、そのような所定数の遷
移を利用することは、該遷移のすべてが発生するのを待
つ必要がある。そのような技術は、例えば、POCSAG信号
の代わりに低周波数トーンが伝送される場合のように、
遷移が比較的まれにしか起こらないような条件では非常
に苦労させられる。すべての遷移が発生するのを待って
いる間に、従来技術の受信機は電池電力をなお消費して
いる。受信されている信号が所望のボー速度（baud rat
e）を含むか否かを予測することは可能である。信号が
所望のボー速度を含むことが予測される場合、同期装置
を、そのボー速度の存在をより速く検出するように形成
することが望ましい。一方、信号が所望のボー速度を含
まないことが予測される場合には、同期装置を、そのボ
ー速度の不在を速かに検出するように形成することが望
ましい。

さらに、従来技術のページング受信機は、代表的に、
ノイズ環境におけるPOCSAG信号を検出する感度と、ノイ
ズまたは別の信号のみが存在する場合にPOCSAG信号を誤
って検出することとの間に所定関係を確立する。POCSAG
信号の不在を検出すると、電力は受信機を非活動化する
ことによって保存されるので、この確立によって信号を
探している間、一定の平均電池電力を消費することにな
る。しかし、ページング受信機は世界中の多くの異なる
ページング環境において利用されるので、１利用例にお
ける感度と誤りおよび電池電力消費性能は別の利用例に
とっては最適ではあり得ない。従って、容易に変えるこ
とのでるきる感度、誤りおよび電力消費特性を有するペ
ージング受信機のためのビット同期装置を構成すること
が望ましい。

さらに、新バージョンのPOCSAG信号は1200ボーのデー
タ伝送速度を有する。1200ボーのランダムデータを有す
るデータ伝送に同期することができるビット同期装置は
また、代表的に、そのデータ伝送速度の整数除数（600,
300ボー）となっているデータ伝送に同期するであろ
う。しかし、ゴーレイ（Golay）シーケンシャルコード
（GSC）は600ボーと300ボーでメッセージ情報を伝達す
る別のページングプロトコルである。従って、1200ボー
データの存在を明確にかつ正確に検出し、一方、1200ボ
ーの整数除数となっているボー速度からのみ成る信号を
排除できることが望ましい。

最後に、マイクロコンピュータを有するページング受
信機において電力を節約するために、低減したマイクロ
コンピュータバス速度で動作することができるビット同
期装置を与えることが望ましい。マイクロコンピュータ
を有する従来技術のページング受信機は、代表的に入信
号を非常に高速でサンプルし、そしてビットクロックを
確立するために、ソフトウェアで実現されるディジタル
位相ロックループを代表的に利用し、同期後にデータビ
ットをサンプルする。ソフトウェア発生ディジタル位相
ロックループは、実時間ソフトウェア環境における高サ
ンプリング速度および連続位相調整を必要とする。これ
によってマイクロコンピュータは、比較的高いバス速度
で動作する必要がある。クラウル（Kraul）他への米国
特許第4,414,676号（1983年11月８日）は、その良好な
実地態様においてデータ伝送速度の５倍の速度でサンプ
ルし、かつ各サンプル間に数多くの計算を実行する同期
装置を示している。クラウル他はランダムデータについ
て同期する性能は示していない。従って、低いサンプル
速度に対する備えのあるビット同期装置を構成すること
が望ましい。１動作でデータ信号に同期したビットクロ
ックを確立するビット同期装置を構成することが望まし
い。これらの動作は、マイクロコンピュータを低減バス
速度で操作し、よって電力消費を低減させ、かつページ
ング受信機の電池寿命を延長させるための備えとなるで
あろう。

発明の概要 従って、本発明の目的は前述の論点を解決する手段を
提供することである。

本発明の目的は所定のボー速度を有する信号の存在あ
るいは不在を判定する手段を提供することである。

本発明の別の目的はボー速度に同期したビットクロッ
クを確立する手段を提供することである。

本発明のなお別の目的は、信号検出器の感度および誤
り特性を変更するためにしきい値を変えることである。

本発明のなお別の目的は、信号検出器の感度および誤
り特性に対する電池電力消費を変更するために積分時間
を調整する手段を提供することである。

本発明のなお別の目的は、マイクロコンピュータを低
減バス速度で動作させるような、マイクロコンピュータ
内で実現されるビット同期装置を提供することである。

本発明によれば、所定ボー速度で発生する信号または
記号（sample）間に遷移を有する信号の存在を検出する
手段は、 多数のカウントレジスタと、 各サンプルウインドウが前記多数のカウントレジスタ
内に対応する独自の複数のカウントレジスタ組合わせを
有する整数のサンプルウインドウを１記号あたりに確立
する手段と、 その信号を含むであろう信号を受信し、かつ遷移を有
する受信信号を発生する手段と、 各確立サンプルウインドウ内で発生する受信信号の遷
移を検知する手段と、 遷移が検知される各サンプルウインドウに対応するカ
ウントレジスタにおいてカウントする手段と、そして カウントレジスタが所定数のカウントを有することに
応答して存在信号（presence signal）を発する手段、
とを備えている。

本発明によれば、所定ボー速度で発生する信号間に遷
移を有する信号の不在を検出する手段は、 多数のカウントレジスタと、 各サンプルウインドウが前記多数のカウントレジスタ
内に対応する独自の複数のカウントレジスタ組合わせを
有する整数のサンプルウインドウを１記号あたりに確立
する手段と、 その信号を含むであろう信号を受信し、かつ遷移を有
する受信信号を発生する手段と、 各確立サンプルウインドウ内で発生する受信信号の遷
移を検知する手段と、 遷移が検知される各サンプルウインドウに対応するカ
ウントレジスタにおいてカウントする手段と、そして すべてのカウントレジスタが所定数のカウントを超え
ることに応答して不在信号を発生する手段、 とを備えている。

本発明によれば、所定のボー速度で発生する信号間に
遷移を有する信号の存在あるいは不在を選択的に検出す
る手段は、 多数のカウントレジスタと、 各サンプルウインドウが前記多数のカウントレジスタ
内に対応する独自の複数のカウントレジスタ組合わせを
有する整数のサンプルウインドウを１記号あたりに確立
する手段と、 存在の検出あるいは不在の検出のいずれかを選択する
手段と、 その信号を含むであろ信号を受信し、かつ遷移を有す
る受信信号を発生する手段と、 各確立サンプルウインドウ内で発生する受信信号の遷
移を検知する手段と、 遷移が検知される各サンプルウインドウに対応するカ
ウントレジスタにおいてカウントする手段と、そして 存在の検出の選択およびカウントレジスタが第１所定
数のカウントを持つことに応答して存在信号を発生する
手段と、 不在の検出の選択およびすべてのカウントレジスタが
第２の所定数のカウントを超えることに応答して不在信
号（absence signal）を発生する手段、 とを備えている。

簡単な図面の説明 図１は、従来技術のPOCSAG信号の実現例およびそれに
応答するページング受信機の動作を示す。

図２は、本発明によるページング受信機のブロック図
を示す。

図３は、本発明に従って動作する同期装置のブロック
図を示す。

図４は、ページング受信機内で動作するマイクロコン
ピュータ内で動作する多重タスクプログラムで動作する
タスクとしての信号検出およびビット同期を示す。

図５は、図４の信号探索ルーチンの動作を示す。

図６は、信号の存在の検出に応答して、ビットクロッ
ク位相を選択することを示す。

図７は、強い信号に対する信号検出器の応答を示す。

図８は、弱い信号に対する信号検出器の応答を示す。

図９は、信号の不在あるいはノイズの存在に対する信
号検出器の応答を示す。

図10は、所望のボー速度を有する強い信号に対する信
号検出器の応答を示す。

図11は、所望のボー速度の２分の１のボー速度を有す
る強い信号に対する信号検出器の応答を示す。

図12は、図７のそれと同様の条件のもとで発明の動作
を示す図表である。

図13は、図８のそれと同様な条件における発明の動作
を示す図表である。

図14は、図９のそれと同様な条件における発明の動作
を示す図表である。

図15は、信号存在と信号不在の探索モード間で選択す
る流れ図を示す。

好ましい実施態様の説明 図２は、本発明を含むページング受信機のブロック図
を示す。この受信機はAAAサイズの電池であってよい電
池20によって電力供給されている。この電池は、ページ
ング受信機内の回路用の動作電力を供給する。アンテナ
21は無線信号に周波数変調されたPOCSAG信号を受信す
る。受信機22は周波数変調信号を受信し、そして当業者
に周知のプロセスによって、線24に出力される２進POCS
AG信号を復調し、かつ回復させる。POCSAG信号が不在の
場合、線24上の受信信号はノイズ信号あるいは他の信号
の同等物である。

受信信号は、破線によって囲まれて示される機械を含
むデコーダ手段30によって処理される。デコーダ手段は
クリスタル32によって駆動され、このクリスタルはデコ
ード動作のための時間基準を与える。受信信号24は、PO
CSAGボー速度の存在あるいは不在を検出する信号検出器
38および、POCSAG信号にビット同期するビット同期装置
40によって処理される。ビットクロック信号42はフレー
ム同期装置44によって利用されて、受信信号24内で発生
するPOCSAGコードを検出し、そして同期コードの検出に
応答してフレーミング信号46を発生する。１実施態様で
は、ビット同期装置はビットクロックを発生するのに利
用される位相ロックループであるころができるし、ある
いは別の実施態様では、ビットクロックは、信号検出器
によって実行されるプロセスの結果として発生されるこ
ともできる。アドレスデコーダ48はビットクロック信号
42およびフレーミング信号46を利用して、受信信号24と
共に発生する所定アドレスを検出する。アドレスデコー
ダはアドレスの検出に応答して、警報信号50を発生す
る。警報信号によって警報発生装置52に警報を発生さ
せ、それはページング受信機の利用者によって見たり、
聞いたりすることができる。電池節約器（battery save
r）54は周期的に受信機22を使用可能にする。制御器56
はデコード手段30内の機能にタイミング信号を与えて、
機能の適切な動作および協働を生じさせ、POCSAG信号を
デコードし、かつ電力消費を節約する。制御器56はま
た、アドレスデコーダ48によって利用される所定アドレ
ス、および信号検出器38および／またはビット同期装置
40によって利用される動作特性のような情報を含むコー
ドプラグ60を読取る。信号検出器38はまた、POCSAG信号
の不在を検出し、そして不在信号を発生し、それは制御
器56によって利用されて、電池節約器54に電力を節約さ
せる。

デコード手段30の機能はハードウェア回路において実
行されるが、この良好な実施態様は、ホストマイクロコ
ンピュータ内で動作するソフトウェアルーチンを有する
プログラムにおいてこれらの機能ブロックを実行する。
モトローラMC146805H2マイクロコンピュータのようなホ
ストマイクロコンピュータはこれらの機能を容易に実行
できて、良好なホストマイクロコンピュータとなってい
る。当業者にとって周知の幾つかの記述によって当業者
は、受信機内のマイクロコンピュータを利用して受信機
を制御し、送信信号をデコードし、そしてこの発明をこ
こに述べるようにすることができる。そのような記述と
は、ディビス（Davis）他への米国特許第4,518,961号
（1985年５月21日）、デルカ（DeLuca）他への米国特許
第4,649,583号（1987年３月10日）、およびデルカへの
米国特許第4,755,816号（1988年７月５日）を含み、こ
れらの特許はここに参照のため導入される。

図３は、本発明に従って動作する信号検出器38とビッ
ト同期装置40のブロック図である。クロック信号100は
所望のボー速度の４倍の周波数を有し、クリスタル32か
ら発生され、そして信号検出器とビット同期装置の動作
に対するタイミングを与える。クロック信号100は位相
発生手段102を駆動し、この手段102は４つの位相信号10
4−107を発生する。各位相は独立していて、２分の１ビ
ットを表わし、そして各位相は前の位相から４分の１ビ
ット間隔を置いている。これは２ビットカウンタ110を
利用して、４位相発生器112を駆動することによって達
成することができる。

クロック信号100はまた、遷移検出手段115を駆動し、
この手段115は受信信号入力24における０から１への遷
移、あるいは１から０への遷移に応答して、遷移信号11
7を発生する。フリップフロップ119はデータをサンプル
し、かつラッチする「Ｄ」フリップフロップである。排
他的ORゲート121は受信信号24をフリップフロップ119か
らの遅延信号と比較する。遷移が発生すると、排他的OR
ゲート121はその遷移に応答して、パルスを発生する。
このパルスはフリップフロップ123によってラッチさ
れ、その出力は遷移信号117を発生する。^↑カウント手
段130は積分時間中、動作し、かつそれは９個の累算器
あるいはカウントレジスタ131−139を有している。累算
器131−134および135−138は４つの位相信号104−107に
よってそれぞれ選択的に動作可能にされ（enabled）、
各累算器は２分の１ビット時間にわたって動作可能にな
る。累算器135−138は以下で画像（image）レジスタ135
−138と称する。累算器が動作可能である間、遷移信号
が発生すると、その累算器は減分される。累算器139は
積分時間中常に動作可能であり、そしてそれは各遷移信
号に応答して減分される。累算器131−134内の値は、４
つの２分の１ビット区間の各々の間に累算された遷移を
表わす。画像レジスタ135−138は対応する累算器131−1
34と同様に動作するが、画像レジスタは除算器140から
の信号に応答して増分し、あるいは減分する、というこ
とが異なる。その信号は、偶数ビットに発生するエッジ
に応答して画像レジスタに増分させ、そして奇数ビット
に発生するエッジに応答して減分させる。（偶数および
奇数は任意に割当てられる）。

動作の１実施例において、制御器145は所定ボー速度
を有する信号の存在を探索するように決定し、そしてコ
ードプラグ60から初期値を読取る。カウント手段130
は、値13で各累算器131−134を初期化し、画像レジスタ
135−138をクリアし、かつ値16で総計累算器139を初期
化し、そして受信信号をサンプルすることによって、信
号の存在を探索するようプログラムされている。総計累
算器139が０値に到達する前に、累算器131−134のいず
れかが０値に到達する場合に、信号が検出される。しか
し、総計累算器139が最初に０値に到達すると、信号の
不在が検出される。検出されると、画像レジスタ135−1
38の絶対値が検査される。あらゆるレジスタが12より少
ない、または12の値を持つ場合、所望のボー速度の存在
が決定される。

動作の別の実施例では、カウント手段130は値４で各
累算器131−134を初期化し、画像レジスタ135−138をク
リアし、かつ値16で総計累算器を初期化し、そして受信
信号をサンプルすることによって、所定ボー速度をもつ
信号の不在を探索するようプログラムすることができ
る。総計累算器139が０値に到達する前に、すべての累
算器131−134が０値に到達する場合、信号不在が検出さ
れる。しかし、総計累算器139が最初に０値に到達する
場合には、信号が検出される。信号の存在が検出される
と、画像レジスタ135−138の絶対値が検査される。すべ
てのレジスタが12より少ないまたは12の値を有する場
合、所望のボー速度の存在が決定される。

前述の実施例のどちらにおいても、ビットの中心を表
わすビットクロックは、所望ボー速度の検出および累算
器131−134内の値に応答して確立することができる。ま
た^↑、制御器145は、コードプラグ60の値に応答して、
タイマ148を初期化する。信号あるいは信号の不在が検
出される前に、タイマ148がタイムアウトする場合、受
信信号には遷移が少なすぎて、信号の不在が決定され
る。

分析手段150は累算器131−134および139、そしてタイ
マ148を監視して、信号の存在あるいは不在を決定す
る。さらに分析手段は信号155を発生し、この信号は８
位相のうちの１つを選択して、ボー速度の存在を検出す
る際に、信号内のビットを中心サンプルする。分析手段
150の動作は、図５および６に関して、より詳細に説明
する。

信号155に応答して、ビットクロック発生手段168は８
位相の１つに、ビットクロック42を発生する。このビッ
トクロック発生手段は、クロック信号100および２ビッ
トカウンタ102に応答する８位相発生器162を有してい
る。この組合わせは、カウント手段を駆動する４位相に
同等な４位相ならびに間にあるなお４位相の選択のため
の備えとなっている。位相発生器162の出力の１つは、
信号155に応答して、セレクタ164によって選択され、よ
ってビットクロックを確立する。

図３は本発明のハードウェア構成を示すが、図４、図
５および６はマイクロコンピュータ内で動作する本発明
のソフトウェア構成を示す。図４は、ページング受信機
内で動作するマイクロコンピュータ内で動作する多重タ
スクプログラムで動作するタスクとしての信号検出およ
びビット同期を示す。ステップ200は、例えば電池節
約、フレーム同期、アドレス検出およびメッセージデコ
ーディングのような信号処理装置動作を示す。ステップ
202は、信号探索を実行する時期かどうかを判定する。
誤りであれば、プログラムはステップ200に戻る。真で
あれば、ステップ204、信号処理装置動作が、信号存在
探索モードあるいは信号不在探索モードのどちらを選択
したかを判定する。信号存在探索モードの選択に対応し
て、ステップ206はコードプラグから最大積分時間を読
取り、そしてステップ208はコードプラグから不在しき
い値および全エッジカウントを読取る。次いで、ステッ
プ210では信号探索ルーチンが実行される。信号探索ル
ーチンは図６および７に記述される。あるいはまた、ス
テップ204において、信号不在モードが選択される場合
には、信号不在探索モードに対応して、ステップ212は
コードプラグから最大積分時間を読取り、そしてステッ
プ214はコードプラグから信号しきい値および全エッジ
カウントを読取る。次いで、ステップ210では信号探索
ルーチンが実行される。信号探索ルーチンから戻ると、
ステップ216は信号が見つかったかどうかをチェックす
る。誤りである場合、流れ図は、信号処理装置が信号不
在に応答するステップ200に戻る。真である場合、ステ
ップ218は、画像レジスタのいずれかの絶対値がコード
プラグに含まれるしきい値より大きいかどうかを判定す
る。誤りである場合、所望ボー速度が検出され、そして
ステップ220は信号探索ルーチンからの選択された位相
によってビットクロックをイネーブルにする。次いで、
プログラムはステップ200に戻って信号処理を続ける。
ステップ218において、画像累算器がしきい値に等しい
かあるいはそれより大きい場合、ステップ222は、ステ
ップ210の３つの連続する実行後、しきい値が実行され
たかどうかチェックする。誤りであれば、プログラムは
ステップ210に戻って、再び信号探索を試みて、その
後、ステップ216または218によってプログラムをステッ
プ200に戻らせる、しかし、ステップ220が連続３回実行
される場合、整数除数であるボー速度を有する信号の存
在が判定され、そしてプログラムは、信号処理装置が信
号不在が検出中であることに応答するステップ200に戻
る。ステップ222における「３」の値は任意の正の非ゼ
ロ整数値であることができて、コードプラグに記憶する
ことができる。さらに代わりの実施態様では、ステップ
222の実行によってなお、信号探索ルーチンを、ステッ
プ206−208あるいは212−214によって選択された値と異
なる値に初期化することができる。

図５の流れ図は図４の信号探索ルーチンの動作を示
す。この流れ図は、４つの累算器131−134、総計累算器
139およびタイマ148が図４の流れ図によって選択された
値に初期化されるステップ240で入力される。さらに、
値Ｘ、Ｙおよび画像累算器は「０」に初期化され、そし
て受信信号が最初にサンプルされる。

次に、ステップ242はＸに１を加算し、そしてＸ＝５
になれば、Ｘ＝１に変える。これはＸを１から４までの
値にして、次いで１に戻すという総合的効果を持つ。さ
らに、ステップ242は、Ｙに１を加算し、そしてＹ＝９
になれば、Ｙ＝１に変える。これはＹを１から８までの
値にして、次いで１に戻すという総合的効果を持つ。ス
テップ242はさらに時間値を減分し、４分の１ビット遅
延させ、そして受信信号をサンプルする。次いで、ステ
ップ244は時間値＝０であるかどうかをチェックする。
真であれば、受信信号には遷移が少なすぎて、所定ボー
速度の存在を判定することができず、そしてステップ25
0は呼出しルーチンに戻って、信号の不在を表示する。
そうでなければ、ステップ252は、受信信号の最後のサ
ンプルを直前のサンプルと比較することによって、エッ
ジが検出されるかどうかをチェックする。同じであれ
ば、エッジは検出されず、そして流れ図はステップ242
に戻る。真であれば、そのエッジは処理される。

値Ｘは、受信信号をサンプルするのに利用される４つ
のサンプルウインドウの１つを示す。各サンプルウイン
ドウは、多数の累算器131−134の中に、対応する、。独
自の累算器組合わせを持っている。４つのウインドウの
１つにおける遷移によって対応する累算器でのカウント
が変えられる。ステップ254は、エッジがサンプルウイ
ンドウで検出されていることに応答して累算器のどの２
つが減分されるかを示す。さらに、、総計累算器が減分
される。次いで、流れ図はステップ256を実行するが、
それは、エッジがサンプルウインドウで検出されるこ
と、およびＹの値に応答して画像レジスタはいかにカウ
ントするかを示す。

ステップ258は、いずれかの累算器131−134が０より
小さいあるいはそれに等しい値を持つかどうかをチェッ
クする。誤りであれば、ステップ260は、総計累算器が
０の値を持つかどうかをチェックする。誤りであれば、
流れ図はステップ242に戻る。真であれば、信号は見つ
からず、そして流れ図は、前述のように、ステップ250
に進む。ステップ258に戻って、いずれかの累算器が０
あるいはそれより小さい値を有する場合、ステップ262
は信号存在探索モードが選択されているかどうかをチェ
ックする。真であれば、信号の存在を検出するための条
件は満たされており、ステップ270は図６のルーチンに
進んで、信号の存在に応答する。信号存在探索モードが
選択されていない場合には、ステップ262はステップ272
に進んで、すべての累算器131−134が０の値を持つかど
うかをチェックする。真であれば、信号の不在に対する
条件は満たされており、そして前述のステップ250が実
行される。誤りであれば、ステップ274は、総計累算器
が０であるかどうかをチェックする。真であれば、信号
の存在に対する条件は満たされており、そして前述のス
テップ270が実行される。誤りであれば、流れ図はステ
ップ242に戻って、情報の処理を続ける。

図６は、信号の存在の検出に応答して、ビットクロッ
クの位相を選択することを示す。信号の存在の決定は、
図５のステップ270を実行することによって表示されて
いる。ステップ280は４つの累算器131−134内の値に応
答する４ビットベクトルを生成する。実際上、累算器が
０あるいはそれ以下の値を持つ場合、各累算器に対して
０が発生され、そうでなければ、累算器に対して１が発
生される。次いでステップ282は、ベクトルに応答し
て、サンプルクロックに対して適切な位相を決定する。
この同じ表が信号存在探索モードあるいは信号不在探索
モードのどちらかの選択にも適用される事に注目された
い。ベクトルに応答して、８位相の１つが位相Ａ−Ｈに
対応して選択される。位相選択は信号155の発生に対応
する。

図７は、強い信号に対する信号検出器の応答を示す。
線300は、事象302,304および306において遷移が生じる
強い信号条件における受信信号のアイパターンに対応す
る。線310は遷移302−306に関するサンプルウインドウ
１−４の発生を示す。遷移はすべてサンプルウインドウ
２内で発生する。遷移がサンプルウインドウ２で発生す
る度毎に、累算器１−２および２−３は減分される。強
い信号のもとで、この実施例の遷移は常にウインドウ２
において発生することになる。

信号存在探索モードが選択され、累算器131−134は13
で初期化され、総計累算器は16で初期化され、そしてす
べての遷移がサンプルウインドウ２内で発生する場合、
13の遷移の発生後、累算器１−２および２−３は同時に
０の値に到達し、よって信号発見基準を満たすであろ
う。結果の４ビットベクトルは0011になり、それはステ
ップ282の表によれば位相「Ｈ」を選択することにな
る。線315は、遷移302−306によって定められたビット
に関するサンプル信号42の発生を示す。線315における
位相Ｈの選択は各ビットの中心にほぼ対応する。

あるいはまた、信号不在探索モードが選択され、累算
器131−134は４で初期化され、総計累算器は16で初期化
され、そしてすべての遷移がサンプルウインドウ２内で
発生する場合には、累算器１−２および２−３のみが減
分し、一方、累算器３−４および４−１はその初期値の
ままであろう。16の遷移の後、総計累算器は０になり、
よって信号発見基準を満足させる。結果の４ビットベク
トルは再び0011となり、それはステップ282の表によれ
ば、再び位相「Ｈ」を選択する結果になる。

従って図７の信号の実施例では、信号存在探索モード
が選択されるならば、その信号は13遷移の後に検出さ
れ、一方、信号不在探索モードが選択されるならば、信
号の存在は16遷移の後に検出されるであろう。このよう
に信号の存在を予測することによって、信号はより速か
に検出されることができる。

図８は弱い信号に対する信号検出器の応答を示す。線
320は、事象322,324および326において遷移が発生す
る、弱い信号条件における受信信号のアイパターンに対
応する。弱い信号条件のもとでは、遷移の場所はノイズ
によって任意的に影響される。線330は、遷移322−326
に関するサンプルウインドウ１−４の発生を示す。遷移
322および326はサンプルウインドウ１内で発生するが、
遷移324はサンプルウインドウ２内で発生する。サンプ
ルウインドウ１で遷移が発生する度毎に、累算器４−１
および１−２は減分される。サンプルウインドウ２で遷
移が発生する度毎に、累算器１−２および２−３は減分
される。弱い信号のもとでは、この実施例の遷移はウイ
ンドウ１あるいは２のいずれかにおいて発生する。

信号存在探索モードが選択され、累算器131−134は13
で初期化され、総計累算器は16で初期化され、そして遷
移のすべてはサンプルウインドウ１および２で発生する
場合、13の遷移の発生後、累算器１−２は０の値に到達
するが、それは遷移がウインドウ１または２で検出され
ることに応答して減分されるからである。これは信号発
生基準を満足させる。結果の４ビットベクトルは0111に
なり、それはステップ282の表によれば、位相「Ｇ」を
選択することになる。線335は、遷移322−326によって
定められたビットに関連するサンプル信号42の発生を示
す。線335上での位相「Ｇ」の選択は各ビットの中心に
ほぼ対応する。

あるいはまた、信号不在探索モードが選択され、そし
て累算器131−134が４で初期化され総計累算器は16で初
期化され、そしてすべての遷移がサンプルウインドウ１
および２内で発生する場合、累算器４−１、１−２およ
び２−３のみは減分するが、累算器３−４はその初期値
のままに留まるであろう。16遷移の後、総計累算器は０
になり、よって信号発見基準を満足させる。結果の４ビ
ットベクトルは0010となり、これはステップ282の表に
よれば、再び位相「Ｇ」を選択することになる。

従って図７の信号の実施例において、図８もまた、信
号の存在を正確に予測することによってより速かに信号
を検出する結果になる。さらに、図７と８は、信号存在
探索モードあるいは信号不在探索モードいずれからで
も、同じ中心サンプル位相を選択することを示す。

図９は、信号の不在あるいはノイズの存在に対する信
号検出器の応答を示す。

線340は、事象342−348において遷移が発生する、受
信信号ノイズの遷移パターンに対応する。線350は、遷
移342−348に関するサンプルウインドウ１−４の発生を
示す。サンプルウインドウ１−４内で遷移は実効的に任
意に発生する（遷移はウインドウ1,2および４内で発生
するだけであるが）。サンプルウインドウで遷移が発生
する度毎に、対応する累算器は減分される。ノイズ条件
では、概して、すべてのサンプルウインドウ内で、同数
の遷移が発生するであろう。

信号存在探索モードが選択され、累算器131−134は13
で初期化され、総計累算器は16で初期化され、そしてす
べてのウインドウ内で遷移が任意に発生する場合、16の
遷移発生後、平均４の遷移が各サンプルウインドウ内で
発生して、各累算器を８だけ減分させ、そして各累算器
に残りの５を残す。従って、信号に対する基準は16の合
計遷移内で満たされておらず、よって信号不在基準を満
足させている。

あるいはまた、信号不在探索モードが選択され、累算
器131−134は４で初期化され、総計累算器は16で初期化
され、そして３つのウインドウごとに遷移が発生する場
合、８つの遷移内で累算器のすべては０に減分し、よっ
て信号不在検出に対する基準を満足させるであろう。

従って図９の信号の実施例において、信号存在探索モ
ードが選択される場合、信号の不在は16の遷移の後に検
出され、一方、信号不在探索モードでは、信号の不在は
８の遷移の後に検出されるであろう。このように信号の
不在を正確に予測することによって、信号の不在はより
速やかに検出することができる。ノイズ遷移の最適な分
布がこの実施例に対して選択されていることを理解すべ
きであり、そして代表的に、正確にノイズを検出するた
めにはより多くの遷移が必要とされるであろう。

図10は、所望のボー速度を有する強い信号に対する信
号検出器の応答である。線360は、事象362,364および36
6で遷移が発生する、強い信号条件における受信信号の
アイパターンに対応する。線370は、遷移362−366に関
するサンプルウインドウ１−４の発生を示す。遷移のす
べてはサンプルウインドウ２内で発生する。遷移が偶数
サンプルウインドウ２で発生する度毎に、画像レジスタ
１−２および２−３は減分され、そして遷移が奇数サン
プルウインドウ２で発生する度毎に、画像レジスタ１−
２および２−３は増分される。強い信号のもとでは、こ
の実施例の遷移は常にウインドウ２で発生するであろ
う。

遷移が毎ビット区間に発生する場合、画像レジスタは
増分されると同じ回数減分されるであろう。選択された
信号探索モードとは独立して、総計累算器が16で初期化
され、そして信号が13と16の遷移の間において検出され
る場合には、画像累算器のすべてが０に等しい値をもつ
ことになり、よって信号発見基準を満足させる。

図11は、所望のボー速度の２分の１のボー速度を有す
る強い信号に対する信号検出器の応答を示す。線380
は、事象382および386で遷移が発生する、強い信号条件
における受信信号のアイパターンに対応する。線390は
遷移382と386に関するサンプルウインドウ１−４の発生
を示す。遷移のすべては、画像レジスタ１−２および２
−３が減分されることに応答して、偶数サンプルウイン
ドウ２内で発生するが、奇数サンプルウインドウ２では
遷移は発生せず、従って画像レジスタ１−２および２−
３は増分されない。遷移が偶数ビット区間ごとに発生す
る場合、画像レジスタは減分されるだけであろう。選択
された信号探索モードとは独立して、総計累算器は16で
初期化され、そして信号は13と16の遷移の間において検
出されるならば、画像レジスタ１−２および１−３は13
より大きいかあるかそれに等しい絶対値をもつであろ
う。いずれの画像レジスタに対するしきい値でも12と決
定されるならば、信号発見基準は図４のステップ218に
従って満たされないことになるであろう。

このように、本発明は、ビット間で任意に遷移が発生
する所定のボー速度を有する信号の存在を検出し、同時
に、検出したボー速度が所定ボー速度の整数除数ではな
いことを明確に判定することができる。

図12は、図７のそれと同様な条件における発明の動作
を示す表である。この実施例では、総計16遷移が記録さ
れている。最初の２行は、15遷移はサンプルウインドウ
２で発生し、そして１遷移はサンプルウインドウ３で発
生することを示している。第３行と第４行は累算器131
−134において累算されたカウントを示す。信号存在探
索モードでは、第５行が、信号しきい値13を有してステ
ップ282で使用された結果のベクトルを示す。実際に
は、いずれかの累算器が13カウントを累算した後、信号
が発見されたと判定されるであろう。このベクトルはウ
インドウ３で発生した遷移を、13番目の遷移後に発生し
たと考える。13番目の遷移の前にその遷移が発生するな
らば、累算器２−３が他のいずれより前に13カウントを
累算し、その結果1011のベクトルとなって、それは第５
行で示される0011のベクトルから生ずる位相「Ｈ」とは
反する位相「Ａ」になってしまうであろう。第６行は信
号不在探索モードにおける結果のベクトルを示す。

図13は、図８のそれと同様な条件における発明の動作
を示す表である。この実施例では、総計32遷移が記録さ
れている。最初の２行は、14,12,1および５の遷移がサ
ンプルウインドウ1,2,3,および４においてそれぞれ発生
することを示している。第３行および第４行は累算器13
1−134で累算されたカウントを示す。信号存在探索モー
ドにおいて、第５行は信号しきい値26を有してステップ
282で使用された結果のベクトルを示す。実際には、総
計累算器が26カウントを累算した後、信号が発見された
と判定されるであろう、そしてこれは受信信号に依存し
て、26番目と32番目の遷移の間のいつでも起こり得る。
第６行は、信号不在モードにおける結果のベクトルを示
す。

図14は、図９のそれと同様な条件における発明の動作
を示す表である。この実施例では、総計16遷移が記録さ
れている。最初の２行は4,6,2,および４の遷移がサンプ
ルウインドウ1,2,3および４においてそれぞれ発生する
ことを示している。第３行および第４行は累算器131−1
34で累算されたカウントを示す。信号存在探索モードに
おいて、第５行は、信号不在が検出されたことを示す結
果のベクトルを示す。第６行は信号不在モードにおける
結果のベクトルを示す。図９で説明したように、このベ
クトルは第８番目と第16番目の遷移の間のいつでも発生
することができる。

発明の１利用例において、３つのパラメータを調整し
て本発明の性能を管理することができる。

第１のパラメータは全エッジカウントである、このパ
ラメータを増加させることによって、信号をノイズある
いは他の信号と区別する本発明の性能を改善することが
できる。この理由は、判定するためのより多くのサンプ
ルを本発明が持つからである。この能力は、追加の遷移
を累算するために消費される余分の電力を犠牲にして改
善される。例えば、図13の信号において、16サンプルだ
けがとられて、13のしきい値が使用されるならば、信号
の存在は、遷移の発生に依存して不正確に見落されるこ
ともあり得るが、信号の存在は、32の遷移を利用して発
見されている。最初の16遷移は、ウインドウ1,2,3およ
び４においてそれぞれ5,6,1,4と発生する。一方、図13
の信号が不在であると判定され（しきい値28を26の代わ
りに選択することによって）、そして16サンプルだけが
とられて、しきい値14を使用すると、信号の存在は不正
確に検出されることがあり得る。最初の16遷移はウイン
ドウ1,2,3および４においてそれぞれ、7,7,1,1と発生す
ることができる。従って、より多くのサンプルをとるこ
とによって、より正確に判定することができる。

信号検出に応答して、ページング受信機はその後長い
区間にわたって、POCSAG同期コードを検出するために受
信機の動作を維持するので、信号の存在の誤った検出は
望ましくない。ノイズがあるので、同期コードは見つか
らないであろう。従って、電池電力は同期コードを探索
して不必要に消費され、そしてページング装置の電池寿
命は劣化する。しかし、ページング装置の異なる利用
は、別の感度および誤り特性を必要とすることもあっ
て、本発明は感度および誤り性能を調整することができ
る。さらに、POCSAG1200ボープロトコールの出現によっ
て、本発明は600と300ボーのデータ伝送速度を有するGS
C信号を排除する手段を備えており、よって誤りの主な
原因を取り除いている。

第２のパラメータは、信号存在探索モードあるいは信
号不在探索モードにおけるしきい値カウントである。こ
のパラメータは信号検出の相対感度を確立する。例え
ば、図13は比較的ノイズの多い信号を示している。信号
しきい値28あるいはノイズしきい値５が使用されるとす
れば、本発明によって信号は検出されないであろう。感
度を調整することによって、本発明の感度を所望のシス
テム感度あるいは個々のページング装置感度に整合させ
ることができる。

第３のパラメータは最大積分時間である。このパラメ
ータによって、本発明は最大数のビットが遷移を持たな
いことを説明することができる。例えば、遷移を全く持
たない信号が受信される場合、ボー速度の不在を速やか
に判定して、電力節約モードへ戻ることが望ましい。実
際にはこのパラメータは、大体、全エッジカウントがボ
ー速度の存在する場合には発生するような最大時間に備
えるように選択されている。

図15は、信号存在探索モードと信号不在探索モードの
間で遷移する流れ図を示す。図１の区間22と24の間の区
間に対応するステップ400で開始して、電力が保存され
る。このモードの間、信号は不在であると判定されてい
る。ステップ402は図１の区間22と24の開始時に対応す
る。信号は実際に不在であると予測されるので、信号不
在探索モードが選択される。次いで、ステップ404は前
述の信号不在探索を実行する。次にステップ406は、信
号が見つかったかどうかをチェックする。見つからない
場合、流れ図はステップ400に戻る、見つかった場合、
ステップ408はPOCSAG同期コードに対するチェックをす
る。見つからなかった場合、流れ図は信号存在モードを
選択し、そしてステップ404が再び実行される。ステッ
プ408においてPOCSAG同期コードが見つかると、ステッ
プ412は周知の方法で電力を節約して、POCSAGバッチを
デコードする。ステップ414は、POCSAG同期コードが２
回見落とされているかどうかをチェックする。誤りであ
れば、流れ図はステップ412に戻る。真であれば、ステ
ップ410は信号探索モードを選択し、そしてステップ404
に戻る。

この流れ図は、最後に検出された信号条件に対応する
信号探索モードで、本発明が動作することを示してい
る。信号の不在が前以て検出される場合、本発明は信号
不在探索モードで動作する。信号の存在が前以て検出さ
れる場合には、信号は信号存在探索モードで動作する。
従ってノイズが存在する場合、発明はもっと速やかに信
号の不在を検出するであろう。図１の区間22と24の間、
このモードでページング装置を動作させることによっ
て、所定時間あるいは所定数の遷移を探索する従来技術
を考えると、さらに電力を節約している。信号の存在が
前以て検出される場合、本発明は信号存在探索モードで
動作する。従って、ステップ404−410において、ステッ
プ408では、より多くの時間が同期コードを探索するに
に費され、そしてステップ404では、より少ない時間が
信号の存在を探索するのに費され、よってページング装
置の動作を改善している。

本発明はマイクロコンピュータを低いバス速度で動作
させる手段を提供する。発明は、１ビットあたり４回の
比較的低い速度で受信信号をサンプルし、そして積分時
間中は各自の累算器において遷移を累算するだけであ
る。従来技術のマイクロコンピュータベースのビット同
期装置におけるように、積分時間中、小さい計算のみが
行われ、位相調整は行われない。累算の分配について簡
単な計算が行われて、信号あるいはノイズを検出する。
すなわち、１つあるいは全部のレジスタが０の値を持っ
ているかどうかを判定する。計算の結果として、データ
と同位相のビットクロックを確立することができる。簡
素化することによってまた、バスサイクルに対する要求
を減少させ、従ってビット同期中、マイクロコンピュー
タを低いバス速度で動作させることができる手段が備え
られている。これによってなお、電力消費を低減させ、
そしてページング受信機の電池寿命を延長させる。さら
に、本発明の単純な動作および低減された複雑さのた
め、本発明の急速検出態様を弱めることなく、集積回路
において本発明を実行できる。

本発明は１形式においては、信号存在あるいは不在検
出器のみを備えることが理解できる。別の形式では、発
明は所定ボー速度の存在および所定ボー速度の整数除数
であるボー速度の不在を検出する手段のみを備えてい
る。

発明の精神および範囲内にとどまりながら、発明に多
くの変更がなされ得る、発明はPOCSAG信号に関連して示
されているが、所定ボー速度を有する他のプロトコルに
関連して利用することができる。あるいはまた、累算器
は、信号の存在あるいは不在の判定のために条件が満た
された後いつでも、分析することができる。さらに、よ
り多くのまたはより少ないサンプルウインドウを使用す
ることができる。例えば、６サンプルウインドウが使用
される場合、１サンプルウインドウ内で発生する遷移に
よって、２あるいは３の累算器にカウントを記録させる
ことができ、そして前述の分析と同様な分析を利用し
て、信号の存在あるいは不在を判定することができる。
なお、他の実施態様には多くの改変が含まれ得ることが
理解され得る。別の実施態様では、ビットクロックの位
相設定は前以て定められており、ビットクロックの可能
な位相の数は増加することができ、そしてビットクロッ
クの位相は累算器の値を分析することによって選定され
る。例えば、累算器の加重平均を使って遷移の平均場所
を決定することができて、ビットクロックは平均場所と
180°位相外れに設定することができる。なお、ビット
クロックの位相を選択するステップは無視できる、ある
いはビットクロック手段168は取除くことができるこ
と、および本発明は信号存在あるいは不在検出器として
利用できることを理解すべきである。さらに、本発明
は、１記号あたり２レベルを有する２進信号に関して記
述されている。本発明はその上に、遷移が記号間に発生
している、記号あたり２より多くのレベルを有する記号
に作用することができる。

なお、別の実施態様においては、コードプラグによる
同期パラメータの設定は取除くことができる。同期パラ
メータは同期装置の動作の所定の部分であるように構成
することができる。

上記の発明の原理は特定装置に関して述べているが、
この説明は例としてなされたものであり、そして添付の
特許請求の範囲で述べられた発明の範囲への限定ではな
いことをはっきり理解すべきである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デルーカ・ジョアン エス アメリカ合衆国フロリダ州 33486、ボ カ・レイトン、サウスウエスト・シック スス・アベニュー 550 (56)参考文献 特開 平２−65541（ＪＰ，Ａ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】所定ボー速度で発生する記号間に遷移を有
   する信号の存在を検出するボー速度検出回路であって、 複数のカウントレジスタと、 各々１つのカウントレジスタに対応する複数のイメージ
   レジスタと、 前記複数のカウントレジスタに結合された合計カウント
   レジスタと、 各々の確立されたサンプルウインドウ内で発生する受信
   信号の遷移を検知する遷移検出回路と、 各記号ごとに整数のサンプルウインドを確立するために
   複数の位相信号を生成する位相発生回路であって、各々
   のサンプルウインドウは前記複数のカウントレジスタお
   よび対応するイメージレジスタの対応する独自の組合わ
   せを有し、かつサンプルウインドウの間に前記カウント
   レジスタを選択的にイネーブルしてサンプルウインドウ
   の間に遷移が検出されればカウントを減分するもの、 前記位相発生回路に結合されかつ前記複数の位相信号に
   応答して除算出力信号を発生する除算器であって、前記
   イメージレジスタが該除算器に結合されかつ前記除算出
   力信号に応答して奇数カウントで遷移が検出されればカ
   ウント値を増分しかつ偶数カウントで遷移が検出されれ
   ば減分するものと、 前記複数のイメージレジスタに結合されかつ前記合計カ
   ウントレジスタが０のカウントを有しかつ前記複数のイ
   メージレジスタの各々の絶対値が所定の値より小さくな
   る前にいずれかのカウントレジスタが０の値を有するこ
   とに応じて前記所定のボー速度でデジタル信号の存在を
   示す存在信号を発生する分析回路と、 を具備することを特徴とするボー速度検出回路。
2. 【請求項２】所定ボー速度で発生する記号間に遷移を有
   する第１記号の存在を検出する方法であって、この方法
   は １記号につき、各サンプルウインドウが多数のカウント
   レジスタ内に対応する独自の複数のカウントレジスタの
   組合わせを持つ、整数のサンプルウインドウを確立する
   段階と、 第１記号を受信し、そして遷移を有する受信信号を発生
   する段階と、 各確立サンプルウインドウ内で発生する受信信号の遷移
   を検知する段階と、 遷移が検知された各サンプルウインドウに対応するカウ
   ントレジスタにおいてカウントする段階と、 カウントレジスタが所定数のカウントを持つことに応答
   して存在信号を発生する段階と、 前記所定ボー速度の整数除数である、第２ボー速度で発
   生する記号間に遷移を有する第２のデジタル信号を排除
   する段階と、 を備え、そして 前記サンプルウインドウを確立する段階はなお、整数の
   サンプルウインドウから、初期記号およびその後の整数
   の記号を発生する記号に対応する整数の第２のサンプル
   ウインドウを確立し、この整数の記号は整数除数に対応
   し、そして第２のサンプルウインドウの数は多数の第２
   カウントレジスタ内に対応する独自の複数の第２のカウ
   ントレジスタの組合わせを持っており、 前記カウントする段階はさらに、遷移が検知された各第
   ２のサンプルウインドウに対応する第２カウントレジス
   タにおいてカウントし、かつ 前記存在信号を発生する段階はカウントレジスタが所定
   数のカウントを持つことに、および、前記所定数のカウ
   ントを有するカウントレジスタに対応する、第２カウン
   トレジスタが第２の所定数より大きくかつ第３の所定数
   より小さいカウントを有することに応答して存在信号を
   発生する、 ことを特徴とする前記検出方法。
3. 【請求項３】第２信号のボー速度は所定ボー速度の２分
   の１のボー速度に対応し、そして前記カウントする段階
   は第２のサンプルウインドウで検知された遷移がそこで
   カウント値を発生することに応答して第２カウントレジ
   スタにおける第１方向でカウントし、そして第２の所定
   数のカウントと第３の所定数のカウントはそれぞれ第２
   と第３の所定値に対応することを特徴とする、請求項２
   の方法。
4. 【請求項４】第２カウントレジスタを０の値に初期化す
   る段階をなお備えており、そして 前記カウントする段階は、第２のサンプルウインドウ以
   外のサンプルウインドウで遷移が検知されることに応答
   して、および第２の所定値と同じ大きさで、反対の極性
   を有する第３の所定値に応答して、第２カウントレジス
   タにおける第１方向とは反対の第２方向でカウントする
   ことを特徴とする、請求項３の方法。
5. 【請求項５】所定ボー速度で発生する記号間に遷移を有
   する信号の不在を検出する方法であって、この方法は、 １記号につき、各サンプルウインドウが多数のカウント
   レジスタ内に対応する独自の複数のカウントレジスタの
   組合わせを持つ整数のサンプルウインドウを確立する段
   階と、 送信信号を受信し、そして遷移を有する受信信号を発生
   する段階と、 各確立サンプルウインドウ内で発生する受信信号の遷移
   を検知する段階と、 遷移が検知された各サンプルウインドウに対応するカウ
   ントレジスタにおいてカウントする段階と、そして すべてのカウントレジスタが所定数のカウントを超える
   ことに応答して不在信号を発生する段階と、 所定数のエッジの発生内にカウントレジスタのいずれか
   が所定数のカウントを超えないことに応答して存在信号
   を発生する段階と、 前記所定ボー速度の整数除数である第２ボー速度で発生
   するディジタル記号の間に遷移を有する第２ディジタル
   信号を排除する手段とを備えており、 前記サンプルウインドウを確立する段階はなお、整数の
   サンプルウインドウから、初期記号およびその後の整数
   の記号を発生する記号に対応する整数の第２サンプルウ
   インドウを確立し、この記号の整数は整数除数に対応
   し、そして所定数の第２サンプルウインドウは多数の第
   ２カウントレジスタ内に対応する独自の複数の第２カウ
   ントレジスタの組合わせを持っており、 前記カウントする段階はなお、遷移が検知された各第２
   サンプルウインドウに対応する第２カウントレジスタに
   おいてカウントし、そして 前記存在信号を発生する段階はカウントレジスタが所定
   数のカウントを持つことに応答して存在信号を発生し、
   そして第２カウントレジスタは第２の所定数より大き
   く、かつ第３の所定数より小さいカウントを持つ、所定
   数のカウントを持つカウントレジスタに対応する、 ことを特徴とする信号の不在を検出する方法。
6. 【請求項６】第２信号のボー速度は所定ボー速度の２分
   の１のボー速度に対応し、そしてなお、第２カウントレ
   ジスタを０の値に初期化する段階を備えており、そして 前記カウントする段階は第２サンプルウインドウで遷移
   が検知されたことに応答して第２カウントレジスタの第
   １方向でカウントし、そして第２サンプルウインドウ以
   外のサンプルウインドウで遷移が検知されたことに応答
   して、第２カウントレジスタの第１方向とは反対の第２
   方向でカウントし、そして第３の所定値は第２の所定値
   と同じ大きさと反対の極性を有することを特徴とする、
   請求項５の方法。