JP3423854B2 - フレーム同期回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル通信にお
ける復調器の同期技術に関し、特に、大きな遅延波が存
在する、移動伝送路の様に変動の激しい伝送路であって
も、安定にフレーム同期をとることのできる技術に係
る。

【０００２】

【従来の技術】ディジタル通信では、一定の時刻毎に既
知のパターン信号を挿入し、送受でタイミング同期をと
ることがある。これは、既知パターンにより時間軸を分
割することと等価であり、誤り訂正やブロック符号を適
用する場合に必要となる処理である。さらに、一つの伝
送路を時分割して伝送する方式（ＴＤＭ：Time Divisio
n Multiplex)においては、各チャネルを識別するため
に、既知パターンとしてユニークワードが挿入される。

【０００３】これは、ＴＤＭＡ（Time Division Multip
le Access)衛星通信などにおいても同様である。また、
ＰＨＳ（Personal Handy Phone System)や、ＧＳＭ（Gl
obalSystem for Mobile Communication) 、ＰＤＣ（Per
sonal Digital Cellular)システムなどのディジタル移
動通信システムで、ＴＤＭＡ方式が採用されており、こ
のようなシステムでは、各チャネルを正確に識別するた
めにこのユニークワード同期を正確に行うことは非常に
重要な処理となる。

【０００４】ユニークワードの同期方法（以降フレーム
同期と呼ぶ）は、基本的に受信信号からユニークワード
の位置を検出するフレーム位相検出器と、検出された位
相情報を基に受信信号のユニークワードを切り出すスイ
ッチ回路と、フレーム位相情報よりスイッチ回路のオン
オフ制御を行うフレームカウンタより構成される。

【０００５】フレーム同期回路の構成の例を図１に示
す。同図において、数字符号１は信号入力端子、２はフ
レーム同期信号出力端子、３はフレームカウンタ、４は
スイッチ回路、５はフレーム位相検出器を示している。

【０００６】スイッチ回路４はユニークワードパターン
が含まれる受信信号のみを通過させ、フレーム位相検出
器に信号を入力する。フレーム位相検出器５では入力さ
れた信号がユニークワードであるかどうかを識別し、そ
の結果をフレームカウンタ３に入力する。該フレームカ
ウンタ３ではフレーム位相検出器５からの情報を更に数
フレームに渡って積分し、真にユニークワードが受信さ
れたかどうかを判定する。

【０００７】もし、ユニークワード位置でないと判定さ
れた場合には「フレーム位相はずれ」となり、初期サー
チモードに移る。初期サーチモードとは、スイッチ回路
４を閉じて、受信信号を常時フレーム位相検出器に入力
しフレーム位相の位置を捜査することである。即ち、初
期サーチモードとは自チャンネルを結果出来ないため、
通信ができない状態である。

【０００８】フレーム位相検出器５の構成としては送信
パターンをタップ係数とするマッチドフィルタを適用す
る構成が知られている。文献１：Ｒ．Ａ．Ｓｃｈｏｌｔ
ｚ：“Frame Synchronization Techniques”，ＩＥＥＥ
Trans.Commu.,Vol.ＣＯＭ−２８，Ｎｏ．８，pp. １２
０４−１２１３，１９８０．参照）

【０００９】マッチドフィルタを適用したフレーム位相
検出器の構成の例を図１５に示す。同図において、数字
符号１３３は入力端子、１３６は出力端子、１３４はマ
ッチドフィルタ、１３６はマッチドフィルタの出力レベ
ルがしきい値以上であるかどうかを判定するピークカウ
ンタを示している。この構成ではマッチドフィルタには
ユニークワードパターンがタップ係数として書き込まれ
ているため、結果的に受信信号とユニークワードパター
ンの相関演算が出力に現われる。

【００１０】従って、受信信号とユニークワードパター
ンが同し場合に最大の出力をもつことになる。そこで、
ピークカウンタによりその出力レベルがユニークワード
レベルと判定すべきかどうかを識別し、その結果を出力
する。マッチドフィルタはタップ付遅延線フィルタによ
って、ピークカウンタは所定レベルとの比較器によって
構成される。

【００１１】また、フレームカウンタの構成例を図１６
に示す。同図において１３７は入力端子、１４２は出力
端子、１３９と１４０はスイッチ回路、１６８は同期は
ずれ信号出力器、１３８は通常モード回路、１４１は初
期モード回路を示す。この構成で、通常モード回路とは
「フレーム同期」状態で動作し、「フレーム同期はず
れ」にならないかどうかを監視しており、初期モード回
路は「フレーム同期はずれ」状態で動作し、どの位相で
「フレーム同期」が確立するかを検査している。

【００１２】即ち、通常モード回路で「フレーム同期は
ずれ」と判定されれば、通常モード回路は停止し、初期
モード回路が動作を開始する。逆に、初期モード回路が
「フレーム同期」と判定できる位相を検索した場合に
は、通常モード回路が動作を開始し、初期モード回路は
停止する。

【００１３】図１７は通常モード回路の構成の例を示す
図である。同図において、数字符号１４３は同期信号入
力端子、１４２はフレーム信号出力端子、１４９は通常
モード回路よりのＡｃｑ信号入力端子、１５０は通常モ
ード回路で検索されたフレーム位相情報入力端子、回路
１４４〜１４７は遅延回路、１４８はＮ−入力ＡＮＤ回
路、１７０はフレーム信号生成回路、１５０はＮＯＲ回
路を示している。

【００１４】同図では、Ｎ回連続して同期はずれ信号が
入力されればＮ−入力ＡＮＤ回路が論理「１」を出力
し、「フレーム同期はずれ」となる。その場合、フレー
ム同期時に出力されていたフレーム信号、即ち図１のス
イッチ回路４を制御していた信号がＮＯＲ回路により論
理「０」となり、スイッチ回路４は開きっぱなしの状態
となる。

【００１５】次に、図１８に初期モード回路の構成の例
を示す。同図において１５４は入力端子、１６５はフレ
ーム同期位置を検索し終ったというＡｃｑ信号出力端
子、１６４はその検索結果を出力する端子、１５６は論
理反転回路、１５５は入力を分岐するスイッチ回路、１
５８〜１６１は遅延回路、１６２はＮ−入力ＡＮＤ回
路、１６３はＯＲ回路、１５７は同期判定回路を示して
いる。

【００１６】通常、同期判定回路はユニークワードパタ
ーン関に含まれるシンボル数分備えている。そこで、あ
るシンボルがＮ回連続同期確立したという信号を出力し
た場合、その位相に対応した同期判定回路は論理１を出
力し「フレーム同期」確立とみなされＡｃｑ信号を出力
し、同時に検索された位相を通常モード回路に送信す
る。

【００１７】

【発明が解決しようとする課題】上述の構成のフレーム
同期回路は、ＡＷＧＮ（Additive White Gaussian Nois
e)チャネルでは良好に動作するものの、移動伝送路のよ
うに遅延波と先行波のレベル比がダイナミックに変動
し、かつ、シンボル長に比較して大きな遅延波が存在す
る場合には、マッチドフィルタのピーク位置が確定でき
なかったり変動したりする。

【００１８】従来のフレーム位相検出器を適用した場
合、ピーク位置が変動すると、その度に前述の様に「ユ
ニークワード位置ではない」、あるいは「フレーム同期
はずれ」と判定され初期サーチモードに入る。即ち、前
述の様に「通信できない状態」になる。移動伝送路の様
にピーク位置が頻繁に変動する場合には、「通信できな
い状態」が頻繁におこり通信状態を著しく劣化させる。

【００１９】また、移動体通信のように、通信を行うお
互いが移動する場合には最適フレーム位相がゆっくりと
変動する。このような場合にも、前述の様に一度、「フ
レーム同期はずれ」状態に陥り通信状態を劣化させる。

【００２０】また、大きな遅延波の存在する伝送路で良
好な信号伝送を実現するには、遅延波の影響を除去する
技術が必要がある。この様な技術のなかで、適応等化器
は遅延波を積極的に利用することにより移動伝送路にお
いて信号伝送特性を向上させることができる。

【００２１】適応等化器としてＤＳＰ（Digital Signal
Processer) により比較的簡易に実現できる判定帰還型
等化器ＤＦＥ(Decision Feedback Equalizer)、（文献
２：Ｊ．Ｇ．Proakis ：“ Digital Communications 2n
d ed. ”，McGraw-Hill ，１９８９．参照）、あるい
は、ＭＬＳＥ（Maximum Likelihood Sequence Estimati
on) 型等化器（上記文献２参照）を簡易化したＤＤＦＳ
Ｅ（Delayed DecisionFeedback Sequecse Estimation)
型等化器（文献３：A.D.-Hellen et al.：“ Delayed D
ecisionFeedback Sequecse Estimation ”，ＩＥＥＥ T
rans.Commu.,Vol.ＣＯＭ−３７，Ｎｏ．５，pp. ４２８
−４３６，１９８０．参照）を用いた場合、等化器の構
造が時間軸上で対称でないため、フレーム位相が先行波
に同期している場合と、遅延波に同期している場合とで
は、著しく特性が異なる。

【００２２】ところが、図１５に示したフレーム位相検
出器を適用したフレーム同期回路は状況に応じて遅延波
に引き込む場合があり、場合によってはこの状況が継続
される。この時、通信出来ない状態にならなくても等化
器にとって好ましくない引き込み位相であり、通信品質
を劣化させる。

【００２３】上述したように、従来のマッチドフィルタ
とピークカウンタを中心としたフレーム同期回路を移動
伝送路の様に先行波と遅延波がダイナミックに変動する
伝送路に適用した場合、フレーム同期はずれが頻繁に起
り、伝送特性が著しく劣化するという好ましくない問題
があった。また、従来技術ではフレーム同期時には引き
込み位相の状況しか観測しないため、大きなピークが隣
接して存在してもこれを検知できない。

【００２４】従って、受信機にとって好ましくないフレ
ーム位相に引き込み続けることになり、伝送品質が劣化
するという問題があった。さらに適応等化器を備えた受
信機を前提とした場合、引き込み位相により特性が著し
く異なるにも関わらず、従来技術では現状の引き込み位
相が等化器にとって最適であるか否かを検知できず、充
分な伝送特性を発揮できないという問題があった。

【００２５】本発明は、大きな遅延波が存在し、移動伝
送路の様に変動の激しい伝送路でもフレーム同期はずれ
を起すことなく、受信器にとって最良の引き込み位相に
引き込ませることが可能で、特に、等化器にとって好ま
しい先行波に引き込むフレーム同期手段を提供すること
を目的としている。

【００２６】

【課題を解決するための手段】本発明によれば、上述の
課題は、前記「特許請求の範囲」に記載した手段により
解決される。

【００２７】すなわち、請求項１の発明は、受信信号か
ら既知送信パターンのみを通過させるスイッチ回路と、
スイッチ回路出力信号が既知パターンであるか否かを判
定するフレーム位相検出器と、この出力情報を基に既知
パターンの受信周期と同期したフレーム信号によりスイ
ッチ回路を制御するフレームカウンタとから構成される
フレーム同期回路において、前記フレーム位相検出器
は、スイッチ回路出力の、Ｍ分岐（Ｍは３以上の整数）
された信号を入力とする各々遅延量が異なるＭ個の遅延
回路と、各遅延回路の出力を入力とするＭ個のマッチド
フィルタと、全てのマッチドフィルタ出力信号を入力と
し、マッチドフィルタ出力が所定のタイミングを中心と
して凸型の関数になっているか否かを判定する凸関数判
定回路とから構成され、該凸関数判定回路は、所望のフ
レーム位相で相関演算を行うマッチドフィルタよりの入
力を検出器出力２とし、そのマッチドフィルタよりも時
間的に前の受信信号を入力とするＬ個のマッチドフィル
タの出力を入力とし、その最大値を３つの検出器出力１
として出力する第１の最大値検出器と、残りの（Ｍ−Ｌ
−１）個のマッチドフィルタ出力の最大値を検出器出力
３として出力する第２の最大値検出器とを備える３／Ｍ
ピーク検出器と、該３／Ｍピーク検出器の出力（１〜
３）を入力として３入力のうち、時間的により早いマッ
チドフィルタから成る出力１と、より遅い方の出力２の
平均値が残りの出力３より大きいか否かを判定する平均
値判定回路とから構成される、ことを特徴とするフレー
ム同期回路である。

【００２８】

【００２９】

【００３０】複数の遅延波が存在する場合には、その最
大値にフレーム位相が同期した場合が、信号の品質的に
最も好ましい。即ち、マッチドフィルタ出力のピーク値
を前後の位相におけるマッチドフィルタ出力値を基に判
断することで、常に正確なピーク位置を検出することが
できる。

【００３１】ここで、受信信号をｒ_k （但し、ｋは時刻
を表わしている）、マッチドフィルタのタップ係数に書
き込まれたユニークワードパターンをＣ_i （ｉ＝１…
Ｎ）、とすればマッチドフィルタ出力信号ｙ_k は、“数
１”で示す（１）式で与えられる。

【００３２】

【数１】

【００３３】このとき、時刻ｋにおけるマッチドフィル
タ出力ｙ_k が最大である条件は、（２）式で与えられ
る。 ｙ_k ＝ｍａｘ｛ｙ_k+l ；ｌ＝０，…，Ｍ−１｝ …（２） また、一般的に関数がある点において凸関数であるため
の条件は（３）式のとおりである。

【００３４】 ｙ_k-1 −ｙ _k ＜０，ｙ_k+n −ｙ _k ＜０（ｌ，ｎ＞０） …（３） 但しｌ，ｎは任意の自然数である。従って、（３）の２
式を加算すると以下の条件式が得られる。

【００３５】 ｙ_k+n ＋ｙ _k-1 ＜２ｙ_k …（４） 即ち、（４）式を満足する位相を常に検索することによ
り、従来技術とは異なり遅延スプレッドがある場合にフ
レーム位相をピークに設定できるため、より高いレベル
の受信信号を用いて復調を行うことができ、信号伝送特
性を向上させることができるという利点がある。

【００３６】

【００３７】前記、（４）式は、下記（５）式に示すよ
うに、より一般的な場合に拡張できる。 ｛ｙ_k+l ；ｌ＝０，…，Ｍ／２−１｝ ＋ max｛ｙ_k+l ；ｌ＝Ｍ／２，…，Ｍ−１｝＜２ …（５） （５）式は、より広範囲な（０＜１＜Ｍ）な領域におい
て、ｙ_k が最大ピークであるための条件となる。

【００３８】従って、従来技術とは異なり遅延スプレッ
ドが大きく広がった場合にも、常にフレーム位相が遅延
スプレッドのピークに設定されるため、最も高いレベル
の受信信号を用いて復調を行うことができ、信号伝送特
性を向上させることができるという利点がある。また、
殆どの伝送路では先行波のレベルが最も高いため、従来
技術とはことなり常に先行波に同期させることができ、
等化器を適用した場合にも高品質な伝送が可能であると
いう利点がある。

【００３９】請求項２の発明は、受信信号から既知送信
パターンのみを通過させるスイッチ回路と、スイッチ回
路出力信号が既知パターンであるか否かを判定するフレ
ーム位相検出器と、この出力情報を基に既知パターンの
受信周期と同期したフレーム信号によりスイッチ回路を
制御するフレームカウンタとから構成されるフレーム同
期回路において、前記フレーム位相検出器は、スイッチ
回路出力の、Ｍ分岐（Ｍは３以上の整数）された信号を
入力とする各々遅延量が異なるＭ個の遅延回路と、各遅
延回路の出力を入力とするＭ個のマッチドフィルタと、
全てのマッチドフィルタ出力信号を入力とし、マッチド
フィルタ出力が所定のタイミングを中心として凸型の関
数になっているか否かを判定する凸関数判定回路とから
構成され、該凸関数判定回路は、前記マッチドフィルタ
出力のうち、時間的により早い受信信号を入力とするも
のから順に（Ｍ−２Ｊ）個の出力を加算する第１の（Ｍ
−２Ｊ）入力加算器と、時間的により遅い受信信号を入
力とするものから順に（Ｍ−２Ｊ）個の出力を加算する
第３の（Ｍ−２Ｊ）入力加算器と、時間的により早いＪ
個とより遅いＪ個を除いた出力を全て加算する第２の
（Ｍ−２Ｊ）入力加算器とを備え、 該第１〜第３の
（Ｍ−２Ｊ）入力加算器の出力１〜３を各々検出器出力
１〜３とする３／Ｍピーク検出器と、 該３／Ｍピーク
検出器の出力（１〜３）を入力として３入力のうち、時
間的により早いマッチドフィルタから成る出力１と、よ
り遅い方の出力２の平均値が残りの出力３より大きいか
否かを判定する平均値判定回路とから構成される、こと
を特徴とするフレーム同期回路である。

【００４０】移動伝送路で適応等化器を使用した場合に
は遅延波の存在によって伝送特性を向上させることがで
きる。従って、より多くの遅延波を含むようフレーム位
相を制御することが望ましい。その時、前記（４）式は
下記“数２”で示す（６）式の様に拡張できる。

【００４１】

【数２】

【００４２】これにより従来技術とは異なり、遅延スプ
レッドの分布に複数のピークがある場合にも最大のエネ
ルギーを持つ位相にフレーム位相を設定できるため、受
信機に適応等化器を備えた場合に最良の特性が得られる
という利点がある。

【００４３】請求項３の発明は、受信信号から既知送信
パターンのみを通過させるスイッチ回路と、該スイッチ
回路出力信号が既知パターンであるか否かを判定し、既
知パターンの受信周期と同期したフレーム信号によりス
イッチ回路を制御して、既知パターンの受信信号を回路
出力とするカウンタ付フレーム位相検出器から構成され
るフレーム同期回路において、前記カウンタ付フレーム
位相検出器は、 スイッチ回路のＭ分岐された信号を入
力とする各々遅延量が異なるＭ個の遅延回路と、各遅延
回路の出力を入力とするＭ個のマッチドフィルタと、全
てのマッチドフィルタ出力信号を入力とし、マッチドフ
ィルタ出力が所定のタイミングを中心として凸型の関数
になっているか否かを判定し、同時に所定のタイミング
とずれている場合に時間的にずれている方向を検出する
シフト付凸関数判定回路と、この出力を入力としフレー
ム信号の発生および、前記タイミングずれ情報に基づき
フレーム位相シフトを行うか、あるいは、判定結果に基
づき「フレーム同期はずれ」とみなされる前記スイッチ
回路を常時閉じるようフレーム信号を制御する位相シフ
ト付フレームカウンタとから構成され、前記シフト付凸
関数判定回路は、所望のフレーム位相で相関演算を行う
マッチドフィルタよりの入力を検出器出力２とし、その
マッチドフィルタよりも時間的に前の受信信号を入力と
するＬ個のマッチドフィルタの出力を入力とし、その最
大値を３つの検出器出力１として出力する第１の最大値
検出器と、残りの（Ｍ−Ｌ−１）個のマッチドフィルタ
出力の最大値を検出器出力３として出力する第２の最大
値検出器とを備える３／Ｍピーク検出器と、この出力を
入力として３入力のうち、時間的により早いマッチドフ
ィルタよりの出力１とより遅い出力２の平均値が残りの
出力３より大きいか否かを判定し、その結果をシフト信
号として出力する平均値判定回路と、３／Ｍピーク検出
器の３出力を入力とし、この出力１と出力３の大きさを
比較しシフト方向として出力し、３入力から同期状態を
判定して同期信号として出力するピーク検出器とより構
成され、前記位相シフト付フレームカウンタは、シフト
信号、シフト方向、同期信号を入力としシフト信号によ
り駆動されシフト方向にフレーム位相を変えるフレーム
信号発生回路と、同期はずれ信号発生器と、同期信号に
より制御されフレーム信号発生回路出力と同期はずれ信
号発生器出力を切り換えるス イッチ回路とから構成さ
れ、スイッチ回路出力を位相シフト付フレームカウンタ
出力とする、ことを特徴とするフレーム同期回路であ
る。

【００４４】請求項４の発明は、受信信号から既知送信
パターンのみを通過させるスイッチ回路と、該スイッチ
回路出力信号が既知パターンであるか否かを判定し、既
知パターンの受信周期と同期したフレーム信号によりス
イッチ回路を制御して、既知パターンの受信信号を回路
出力とするカウンタ付フレーム位相検出器から構成され
るフレーム同期回路において、前記カウンタ付フレーム
位相検出器は、 スイッチ回路のＭ分岐された信号を入
力とする各々遅延量が異なるＭ個の遅延回路と、各遅延
回路の出力を入力とするＭ個のマッチドフィルタと、全
てのマッチドフィルタ出力信号を入力とし、マッチドフ
ィルタ出力が所定のタイミングを中心として凸型の関数
になっているか否かを判定し、同時に所定のタイミング
とずれている場合に時間的にずれている方向を検出する
シフト付凸関数判定回路と、この出力を入力としフレー
ム信号の発生および、前記タイミングずれ情報に基づき
フレーム位相シフトを行うか、あるいは、判定結果に基
づき「フレーム同期はずれ」とみなされる前記スイッチ
回路を常時閉じるようフレーム信号を制御する位相シフ
ト付フレームカウンタとから構成され、前記シフト付凸
関数判定回路は、前記マッチドフィルタ出力のうち、時
間的により早い受信信号を入力とするものから順に（Ｍ
−２Ｊ）個の出力を加算する第１の（Ｍ−２Ｊ）入力加
算器と、時間的により遅い受信信号を入力とするものか
ら順に（Ｍ−２Ｊ）個の出力を加算する第３の（Ｍ−２
Ｊ）入力加算器と、時間的により早いＪ個とより遅いＪ
個を除いた出力を全て加算する第２の（Ｍ−２Ｊ）入力
加算器とを備え、 該第１〜第３の（Ｍ−２Ｊ）入力加
算器の出力１〜３を各々検出器出力１〜３とする３／Ｍ
ピーク検出器と、この出力を入力として３入力のうち、
時間的により早いマッチドフィルタよりの出力１とより
遅い出力２の平均値が残りの出力３より大きいか否かを
判定し、その結果をシフト信号として出力する平均値判
定回路と、３／Ｍピーク検出器の３出力を入力とし、こ
の出力１と出力３の大きさを比較しシフト方向として出
力し、３入力から同期状態を判定して同期信号として出
力するピーク検出器とより構成され、 前記位相シフト
付フレームカウンタは、シフト信号、シフト方向、同期
信号を入力としシフト信号により駆動されシフト方向に
フレーム位相を変えるフレーム信号発生回路と、同期は
ずれ信号発生器と、同期信号 により制御されフレーム信
号発生回路出力と同期はずれ信号発生器出力を切り換え
るスイッチ回路とから構成され、スイッチ回路出力を位
相シフト付フレームカウンタ出力とする、ことを特徴と
するフレーム同期回路である。

【００４５】

【００４６】

【００４７】

【００４８】

【００４９】請求項３または請求項４の構成では、請求
項１または請求項２の手段に加えて、フレーム位相検出
器に備えたマッチドフィルタの全ての出力信号を観測し
ているので、フレーム位相が全くはずれたのか少しの変
動なのかを識別することが可能となる。例えば、（４）
式の条件が満足されなくとも、上記の識別結果が「フレ
ーム位相が少しはずれているのみ」と判定されれば、
「フレーム同期はずれ」という状況に陥ることなくフレ
ーム位相のみを、最大電力位相方向へシフトする。

【００５０】これにより、従来技術とは異なり通信を行
う端末が移動し、最適フレーム位相が時間的にシフトし
た場合でも「フレーム同期はずれ」状態を招くことなく
フレーム位相の追従が可能となり、通信品質を向上でき
るという利点がある。

【００５１】請求項５の発明は、前記請求項３または請
求項４記載のフレーム同期回路において、ピーク検出器
を３／Ｍピーク検出器出力信号を入力とし、その最大値
を出力する最大値検出器と、しきい値を記憶しておくし
きい値メモリと、検出器出力信号としきい値メモリ出力
とを比較する第１の減算器と、

【００５２】前記平均値判定回路出力を入力とし第１の
減算器の出力によって駆動され、その出力を同期信号出
力とするスイッチ回路と、３／Ｍピーク検出器の出力１
と出力３の大きさを比較し、結果をシフト方向として出
力する第２の減算器とから構成したものである。

【００５３】通常の伝送路では、フレーム位相は大きく
ジャンプすることはなくゆっくり時間的にシフトする。
従って、大きなピークのある方向へ一つづつ位相をシフ
トするのみで充分フレーム位相変動に追従できる。従っ
て、請求項３または請求項４の設定値以上に電力がある
か否かを推定する手段として、現在のフレーム同期位置
の前後で各々最大のピーク位置を検出し、

【００５４】これが設定値以上であれば、「フレーム同
期はずれ」にせず、そのピークが時間的に前方にあるか
後方にあるかだけ判定し、よりレベルの高い隣接方向へ
フレーム位相をシフトさせる。これにより、従来技術と
は異なり、簡易にかつ、局所的安定点に留まることなく
正しい方向に位相シフトが可能になるという利点があ
る。

【００５５】請求項６の発明は、前記請求項３または請
求項４に記載のフレーム同期回路において、ピーク検出
器を３／Ｍピーク検出器出力信号を入力とし、その加算
結果を出力する３入力加算器と、しきい値を記憶してお
くしきい値メモリと、しきい値メモリと３入力加算器の
出力を比較する第１の減算器と、

【００５６】前記平均値判定回路出力を入力とし第１の
減算器出力によって駆動され、その出力を同期信号出力
とするスイッチ回路と、３／Ｍピーク検出器の出力１と
出力３の大きさを比較し、結果をシフト方向として出力
する第２の減算器とから構成したものである。

【００５７】原理的に、各マッチドフィルタ出力電力の
総和は、遅延スプレッドにより分散したエネルギーを積
分していることと等価であり、これを観測することは、
フレーム位相が完全にずれたかどうかの最良の指標とな
る。そこで、請求項４の設定値以上に電力があるか否か
を推定する手段として、各々のマッチドフィルタの出力
を全て加算し、これをユニークワードが受信されている
かどうかの指標とすることができれば信頼度の高い推定
が可能となる。

【００５８】即ち、この加算結果が設定値以上であれ
ば、「フレーム同期はずれ」という状況に陥ることなく
フレーム位相のみを隣接にシフトすることにより、従来
技術とは異なり安定に、かつ、高精度で（ユニークワー
ドが受信されたかどうかを判定しながら）、フレーム位
相変動への追従が可能なるので、通信品質を向上でき
る。

【００５９】

【発明の実施の形態】以下、本発明の実施の形態の例と
して、前記各請求項に対応する回路構成の例を説明す
る。

【００６０】フレーム同期回路の第１の例として示した
図１の構成に用いる本発明のフレーム位相検出器の構成
の例を図２に示す。同図において、数字符号１７１は受
信信号入力端子、６〜８は遅延回路、９〜１２はマッチ
ドフィルタ、１３は凸関数判定回路、１４はフレーム信
号出力端子を示している。同図において、ユニークワー
ドパターンと思われる受信信号は分岐され、各々Ｌシン
ボル（Ｌ＝０，…，Ｍ−１）遅延された後、マッチドフ
ィルタ９〜１２に入力される。

【００６１】各マッチドフィルタ９〜１２の出力信号は
凸関数判定回路１３に入力され、同期状態であるか、あ
るいは非同期状態であるかが識別される。そして、その
結果をフレームカウンタに入力する。この構成ではＭ個
の異なった初期位相でユニークワードとの相関演算を行
い、それが所望の位相に関して前記（４）式を満足する
（即ち凸関数になっている）か否かを識別し、これをも
って同期信号としてフレームカウンタに入力する構成と
なっている。

【００６２】この構成は、マッチドフィルタを並列に備
えているが、単一のマッチドフィルタによる時間軸上の
スライドによっても実現することができる。図２で用い
た凸関数判定回路の構成の例を図３に示す。同図におい
て、数字符号５９はマッチドフィルタよりの入力端子、
１５はＭ個の入力よりフレーム位相判定に必要な３つの
ピークを検索する３／Ｍピーク検出器、１６は３／Ｍピ
ーク検出器出力の３つの出力値が中心に対して凸型にな
っているか否かを判定する平均値回路を示している。

【００６３】図４に平均値回路の構成例を示す。同図に
おいて、数字符号１８〜２０は３／Ｍピーク検出器より
の入力信号、２１は利得が２の増幅器、２２は加算器、
２３は減算器、２５はピークカウンタ、２６はＯＲ回
路、２７は同期信号出力端子を示している。この回路で
は、３つの入力に対して中心のピークが最も大きく、ピ
ークの絶対値がある規定の値より大きい場合のみ「同
期」位置とみなして同期信号、論理「０」を出力する。

【００６４】３／Ｍ積分値の構成の例を図５に示す。同
図において、数字符号４８は入力端子、４９，５０は最
大値選択回路、５６〜５８は出力端子を示している。こ
の構成では最適フレーム位相で相関演算を行うマッチド
フィルタ出力端子に対して、時間的に前と後ろの入力の
内、各々最大値を求めて出力する。

【００６５】従って、この構成を適用した凸関数判定回
路は時間的に広がった遅延スプレッドのピークのなかで
常に最大値を求めることができる。また最大値検出器の
構成を図６に示す。同図において数字符号９１は入力端
子、９７は出力端子、９２〜９６は２入力の内レベルの
高い方を出力するレベル比較／選択回路を示している。
この回路は、入力されたものからペアを造り、トーナメ
ント式で最も高いレベルの信号を出力することができ
る。以上説明した実施の形態の例は請求項１の発明に対
応する。

【００６６】図７に３／Ｍピーク検出器の構成例を示
す。同図において、数字符号１６６はマッチドフィルタ
よりの入力端子、４２〜４４はＭ−２Ｊ入力加算器、４
５〜４７は出力端子を示している。Ｍ個のマッチドフィ
ルタ出力信号の内、時間的に最も早いものからＭ−２Ｊ
個を加算器４２に、最も遅いものからＭ−２Ｊ個を加算
器４４に、最も早いものと最も遅いもの各々Ｊ個を除い
たＭ−２Ｊ個を加算器４３に入力する。ここでＪは１以
上Ｍ／２以下の自然数である。

【００６７】この構成では、時間的に広がった遅延波の
分布において、時間的に早いＭ−２Ｊと遅いＭ−２Ｊ間
の積分値と、その中央付近のＭ−２Ｊの積分値をもとめ
ている。従って、この構成を利用した凸関数判定回路で
は、遅延スプレッドの部分的な積分値から最大の分布位
置を求めることができる。以上説明した構成は請求項２
の発明に対応する。

【００６８】フレーム同期回路の構成の第２の例を図８
に示す。同図において、数字符号１１８は入力端子、１
１９はスイッチ回路、１２０は図１のフレーム同期回路
とフレームカウンタの両方の機能を備えたカウンタ付フ
レーム位相検出器、１２１はフレーム同期信号出力端子
を示している。

【００６９】本発明のカウンタ付フレーム位相検出器の
構成の例を図９に示す。同図において、数字符号６０は
入力端子、６１〜６３は遅延回路、６４〜６７はマッチ
ドフィルタ、６８はシフト付凸関数半期器、６９は位相
シフト付フレームカウンタ、７０はフレーム信号出力端
子を示している。この構成では、図２の説明のところで
述べたのと同様に、マッチドフィルタ６４〜６７の出力
をシフト付凸関数判定回路６８に入力する。

【００７０】シフト付凸関数判定回路６８は、ピーク値
が凸関数になっているかどうかを検査すると同時に、ピ
ーク値が凸関数になっていない場合にはフレーム位相の
移動方向を位相シフト付フレームカウンタに送信しす
る。これにより、「フレーム位相はずれ」状態を招くこ
となく正しいフレーム位相に追従できる。

【００７１】この時の、シフト付凸関数判定回路６８の
構成の例を図１０に示す。同図において、数字符号７１
は入力端子、７２は３／Ｍピーク検出器、７３は平均値
判定回路、７４はシフト信号出力端子、７５はピーク検
出器、７６と７７は各々シフト方向と同期信号出力端子
を示している。

【００７２】この構成では、図３の説明で述べた機能に
加えて、３／Ｍピーク検出器の３出力から、入力信号７
１のなかにフレーム位相に同期したものが存在するかど
うかを検査し、それが存在する場合で現在のフレーム位
置が時間的にずれている場合にはその方向をシフト方向
として出力する。

【００７３】また、シフト付フレームカウンタの構成の
例を図１１に示す。同図において、数字符号１２２〜１
２４は入力端子、１２５はフレーム信号発生器、１２６
はスイッチ回路、１２７は同期はずれ信号発生器、１２
８は出力端子を示している。この回路ではシフト信号を
シリガとしてフレーム信号発生器からの出力信号である
フレーム位相をシフト方向信号に従って移動させる。

【００７４】また同期信号によって、同期はずれ信号か
フレーム信号をスイッチにより切り換える。この構成に
より、従来とは異なり「同期はずれ」を招かずフレーム
位相が変更できる。以上説明した実施の形態の例は、請
求項３または請求項４の発明に対応する。

【００７５】図１０で示したピーク検出器の構成の第１
の例を図１２に示す。同図において、数字符号７８〜８
０は入力端子、８１は平均値判定回路よりの入力端子、
８４と８７は減算器、８５は最大値検出器、８６はしき
い値メモリ、８８はスイッチ回路、８９は同期信号出力
端子を示している。この回路では、３／Ｍピーク検出器
よりの出力値のうち、時間的に早いものと遅いものの差
を減算器により求め、これを出力する。

【００７６】同時に３入力信号の内最大値を最大値検出
器８５により求め、この出力信号とあらかじめ設定され
ている値を記憶しておくしきい値メモリ回路よりの出力
信号と比較する。この比較の結果、メモリ出力の方が大
きい場合には平均値判定回路よりの信号を有効とみなし
て、スイッチ回路を「ＯＮ」状態にし、この出力を同期
信号とする。以上説明した実施の形態の例は、請求項５
の発明に対応する。

【００７７】図１０におけるピーク検出器の構成の第２
の例を図１３に示す。同図において、数字符号９９〜１
０１は入力端子、１０４は３入力加算器、１０５と１０
７は減算器、１０６はしきい値メモリ、１０８はスイッ
チ回路、１０２と１０９は出力端子を示している。この
回路では、３／Ｍピーク検出器よりの出力値のうち、時
間的に早いものと遅いものの差を減算器により求め、こ
れを出力する。

【００７８】同時に３入力信号を加算器１０４において
加算し、この出力信号とあらかじめ設定されている値を
記憶しておくしきい値メモリ回路よりの出力信号と比較
する。この比較の結果、メモリ出力の方が大きい場合に
は平均値判定回路よりの信号を有効とみなして、スイッ
チ回路を「ＯＮ」状態にし、この出力を同期信号とす
る。

【００７９】また、シフト付フレームカウンタの詳細な
構成の例を図１４に示す。同図において、数字符号１１
０〜１１２は入力端子、１１３はシフト付通常モード回
路、１１４と１１５はスイッチ回路、１１６は初期モー
ド回路、１２９はスイッチ回路、１１７は出力端子を示
している。

【００８０】この回路では、従来技術とは異なり、シフ
ト付凸関数判定回路よりの出力が、シフト付通常モード
回路に入力される。シフト付凸関数判定回路よりのシフ
ト信号を通常モード回路に置けるＡｃｑ信号の代りに用
い、シフト信号で制御されたスイッチで初期モード回路
からの位相設定信号と、シフト方向信号を切り換えこれ
を通常モード回路の位相シフト量情報として用いる。上
記実施の形態の例は、請求項６の発明に対応する。

【００８１】

【発明の効果】以上説明したように、本発明のフレーム
同期回路を適用することにより、遅延スプレッドの大き
な伝送路において、常に最適な位相でフレーム位相を検
出できる。さらに遅延スプレッドが変動する場合にも
「フレーム位相はずれ」状態を招かず位相変動に追従で
きるため、通信品質を向上できるという利点がある。ま
た、本発明のフレーム同期回路が遅延スプレッドのピー
ク／最大のエネルギーを検出するため、遅延スプレッド
対策として適応等化器を備えた受信機でも、最良の特性
を発揮することが可能となるという利点がある。

【図面の簡単な説明】

【図１】フレーム同期回路の構成の第１の例を示す図で
ある。

【図２】本発明のフレーム位相検出器を示す図である。

【図３】本発明の凸関数判定回路を示す図である。

【図４】平均値回路の構成の例を示す図である。

【図５】本発明の３／Ｍピーク検出器の構成の第１の例
を示す図である。

【図６】最大値検出器の構成の例を示す図である。

【図７】本発明の３／Ｍピーク検出器の構成の第２の例
を示す図である。

【図８】フレーム同期回路の構成の第２の例を示す図で
ある。

【図９】本発明のカウンタ付フレーム位相検出器の構成
を示す図である。

【図１０】本発明のシフト付凸関数判定回路の構成を示
す図である。

【図１１】本発明の位相シフト付フレームカウンタの構
成を示す図である。

【図１２】本発明のピーク検出器の構成の第１の例を示
す図である。

【図１３】本発明のピーク検出器の構成の第２の例を示
す図である。

【図１４】本発明の位相シフト付フレームカウンタの構
成の例を示す図である。

【図１５】従来のフレーム位相検出器を示す図である。

【図１６】従来のフレームカウンタの構成の例を示す図
である。

【図１７】通常モード回路の構成の例を示す図である。

【図１８】初期モード回路の構成の例を示す図である。

【符号の説明】

１，２，１８〜２０，４８，５９，６０，７１，７８〜
８１，９１，９８〜１０１，１１０〜１１２，１１８，
１２２〜１２４，１３３，１３７，１４３，１４９，１
５０，１６６，１７１ 入力端子 ２，１４，１７，４５〜４７，５６〜５８，７０，７４
〜７６，８９，９０，９７，１０２，１０９，１２１，
１２８，１１７，１３６，１４２，１５２，１５３，１
６４，１６５ 出力端子 ４，８８，１０８，１１９，１２６，１２９，１３９，
１４０，１５５ スイッチ回路 ５ フレーム位相検出器 ３ フレームカウンタ ６〜８，６１〜６３，１４４〜１４７，１５８〜１６１
遅延回路 ９〜１２，６４〜６７，１３４ マッチドフィルタ １３ 凸関数判定回路 １５，７２ ３／Ｍピーク検出器 １６，７３ 平均値判定回路 ２１ ２倍増幅器 ２２，４２〜４４，１０４ 加算器 ２３，８４，８７，１０５，１０７ 減算器 ２５，１３５ ピークカウンタ ２６，１６３ 論理ＯＲ回路 ９２〜９６ レベル比較／選択器 ４９，５０，８５ 最大値検出器 ６８ シフト付凸関数判定回路 ６９ 位相シフト付フレームカウンタ ７５ ピーク検出器 ８６，１０６ しきい値メモリ １２０ カウンタ付フレーム位相検出器 １１３，１３８ 通常モード回路 １１６，１４１ 初期モード回路 １２７，１６８，１６９ 同期はずれ信号発生器 １２７，１４８，１６２ Ｎ−入力ＡＮＤ回路 １７０ フレーム信号生成器 １５１ 論理ＮＯＲ回路 １５４ 論理反転回路

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/08 H03H 17/02 601 H04J 3/06

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 受信信号から既知送信パターンのみを通
   過させるスイッチ回路と、スイッチ回路出力信号が既知
   パターンであるか否かを判定するフレーム位相検出器
   と、この出力情報を基に既知パターンの受信周期と同期
   したフレーム信号によりスイッチ回路を制御するフレー
   ムカウンタとから構成されるフレーム同期回路におい
   て、 前記フレーム位相検出器は、 スイッチ回路出力の、Ｍ分岐（Ｍは３以上の整数）され
   た信号を入力とする各々遅延量が異なるＭ個の遅延回路
   と、 各遅延回路の出力を入力とするＭ個のマッチドフィルタ
   と、 全てのマッチドフィルタ出力信号を入力とし、マッチド
   フィルタ出力が所定のタイミングを中心として凸型の関
   数になっているか否かを判定する凸関数判定回路とから
   構成され、 該凸関数判定回路は、 所望のフレーム位相で相関演算を行うマッチドフィルタ
   よりの入力を検出器出力２とし、そのマッチドフィルタ
   よりも時間的に前の受信信号を入力とするＬ個のマッチ
   ドフィルタの出力を入力とし、その最大値を３つの検出
   器出力１として出力する第１の最大値検出器と、残りの
   （Ｍ−Ｌ−１）個のマッチドフィルタ出力の最大値を検
   出器出力３として出力する第２の最大値検出器とを備え
   る３／Ｍピーク検出器と、 該３／Ｍピーク検出器の出力（１〜３）を入力として３
   入力のうち、時間的により早いマッチドフィルタから成
   る出力１と、より遅い方の出力２の平均値が残りの出力
   ３より大きいか否かを判定する平均値判定回路とから構
   成される、 ことを特徴とするフレーム同期回路。
2. 【請求項２】 受信信号から既知送信パターンのみを通
   過させるスイッチ回路と、スイッチ回路出力信号が既知
   パターンであるか否かを判定するフレーム位相検出器
   と、この出力情報を基に既知パターンの受信周期と同期
   したフレーム信号によりスイッチ回路を制御するフレー
   ムカウンタとから構成されるフレーム同期回路におい
   て、 前記フレーム位相検出器は、 スイッチ回路出力の、Ｍ分岐（Ｍは３以上の整数）され
   た信号を入力とする各々遅延量が異なるＭ個の遅延回路
   と、 各遅延回路の出力を入力とするＭ個のマッチドフィルタ
   と、 全てのマッチドフィルタ出力信号を入力とし、マッチド
   フィルタ出力が所定のタイミングを中心として凸型の関
   数になっているか否かを判定する凸関数判定回路とから
   構成され、 該凸関数判定回路は、 前記マッチドフィルタ出力のうち、時間的により早い受
   信信号を入力とするものから順に（Ｍ−２Ｊ）個の出力
   を加算する第１の（Ｍ−２Ｊ）入力加算器と、時間的に
   より遅い受信信号を入力とするものから順に（Ｍ−２
   Ｊ）個の出力を加算する第３の（Ｍ−２Ｊ）入力加算器
   と、時間的により早いＪ個とより遅いＪ個を除いた出力
   を全て加算する第２の（Ｍ−２Ｊ）入力加算器とを備
   え、 該第１〜第３の（Ｍ−２Ｊ）入力加算器の出力１
   〜３を各々検出器出力１〜３とする３／Ｍピーク検出器
   と、 該３／Ｍピーク検出器の出力（１〜３）を入力として３
   入力のうち、時間的により早いマッチドフィルタから成
   る出力１と、より遅い方の出力２の平均値が残りの出力
   ３より大きいか否かを判定する平均値判定回路とから構
   成される、 ことを特徴とするフレーム同期回路。
3. 【請求項３】 受信信号から既知送信パターンのみを通
   過させるスイッチ回路と、該スイッチ回路出力信号が既
   知パターンであるか否かを判定し、既知パターンの受信
   周期と同期したフレーム信号によりスイッチ回路を制御
   して、既知パターンの受信信号を回路出力とするカウン
   タ付フレーム位相検出器から構成されるフレーム同期回
   路において、 前記カウンタ付フレーム位相検出器は、 スイッチ回路のＭ分岐された信号を入力とする各々遅延
   量が異なるＭ個の遅延回路と、 各遅延回路の出力を入力とするＭ個のマッチドフィルタ
   と、 全てのマッチドフィルタ出力信号を入力とし、マッチド
   フィルタ出力が所定のタイミングを中心として凸型の関
   数になっているか否かを判定し、同時に所定のタイミン
   グとずれている場合に時間的にずれている方向を検出す
   るシフト付凸関数判定回路と、 この出力を入力としフレーム信号の発生および、前記タ
   イミングずれ情報に基づきフレーム位相シフトを行う
   か、あるいは、判定結果に基づき「フレーム同期はず
   れ」とみなされる前記スイッチ回路を常時閉じるようフ
   レーム信号を制御する位相シフト付フレームカウンタと
   から構成され、 前記シフト付凸関数判定回路は、所望のフレーム位相で相関演算を行うマッチドフィルタ
   よりの入力を検出器出力２とし、そのマッチドフィルタ
   よりも時間的に前の受信信号を入力とするＬ個のマッチ
   ドフィルタの出力を入力とし、その最大値を３つの検出
   器出力１として出力する第１の最大値検出器と、残りの
   （Ｍ−Ｌ−１）個のマッチドフィルタ出力の最大値を検
   出器出力３として出力する第２の最大値検出器とを備え
   る ３／Ｍピーク検出器と、 この出力を入力として３入力のうち、時間的により早い
   マッチドフィルタよりの出力１とより遅い出力２の平均
   値が残りの出力３より大きいか否かを判定し、 その結果をシフト信号として出力する平均値判定回路
   と、 ３／Ｍピーク検出器の３出力を入力とし、この出力１と
   出力３の大きさを比較しシフト方向として出力し、３入
   力から同期状態を判定して同期信号として出力するピー
   ク検出器とより構成され、 前記位相シフト付フレームカウンタは、 シフト信号、シフト方向、同期信号を入力としシフト信
   号により駆動されシフト方向にフレーム位相を変えるフ
   レーム信号発生回路と、 同期はずれ信号発生器と、 同期信号により制御されフレーム信号発生回路出力と同
   期はずれ信号発生器出力を切り換えるスイッチ回路とか
   ら構成され、 スイッチ回路出力を位相シフト付フレームカウンタ出力
   とする、 ことを特徴とするフレーム同期回路。
4. 【請求項４】 受信信号から既知送信パターンのみを通
   過させるスイッチ回路と、該スイッチ回路出力信号が既
   知パターンであるか否かを判定し、既知パターンの受信
   周期と同期したフレーム信号によりスイッチ回路を制御
   して、既知パターンの受信信号を回路出力とするカウン
   タ付フレーム位相検出器から構成されるフレーム同期回
   路において、 前記カウンタ付フレーム位相検出器は、 スイッチ回路のＭ分岐された信号を入力とする各々遅延
   量が異なるＭ個の遅延回路と、 各遅延回路の出力を入力とするＭ個のマッチドフィルタ
   と、 全てのマッチドフィルタ出力信号を入力とし、マッチド
   フィルタ出力が所定のタイミングを中心として凸型の関
   数になっているか否かを判定し、同時に所定のタイミン
   グとずれている場合に時間的にずれている方向を検出す
   るシフト付凸関数判定回路と、 この出力を入力としフレーム信号の発生および、前記タ
   イミングずれ情報に基づきフレーム位相シフトを行う
   か、あるいは、判定結果に基づき「フレーム同期はず
   れ」とみなされる前記スイッチ回路を常時閉じるようフ
   レーム信号を制御する位相シフト付フレームカウンタと
   から構成され、 前記シフト付凸関数判定回路は、前記マッチドフィルタ出力のうち、時間的により早い受
   信信号を入力とするものから順に（Ｍ−２Ｊ）個の出力
   を加算する第１の（Ｍ−２Ｊ）入力加算器と、時間的に
   より遅い受信信号を入力とするものから順に（Ｍ−２
   Ｊ）個の出力を加算する第３の（Ｍ−２Ｊ）入力加算器
   と、時間的により早いＪ個とより遅いＪ個を除いた出力
   を全て加算する第２の（Ｍ−２Ｊ）入力加算器とを備
   え、 該第１〜第３の（Ｍ−２Ｊ）入力加算器の出力１
   〜３を各々検出器出力１〜３とする ３／Ｍピーク検出器
   と、 この出力を入力として３入力のうち、時間的により早い
   マッチドフィルタよりの出力１とより遅い出力２の平均
   値が残りの出力３より大きいか否かを判定し、 その結果をシフト信号として出力する平均値判定回路
   と、 ３／Ｍピーク検出器の３出力を入力とし、この出力１と
   出力３の大きさを比較しシフト方向として出力し、３入
   力から同期状態を判定して同期信号として出力するピー
   ク検出器とより構成され、 前記位相シフト付フレームカウンタは、 シフト信号、シフト方向、同期信号を入力としシフト信
   号により駆動されシフト方向にフレーム位相を変えるフ
   レーム信号発生回路と、 同期はずれ信号発生器と、 同期信号により制御されフレーム信号発生回路出力と同
   期はずれ信号発生器出力を切り換えるスイッチ回路とか
   ら構成され、 スイッチ回路出力を位相シフト付フレームカウンタ出力
   とする、 ことを特徴とするフレーム同期回路。
5. 【請求項５】 ピーク検出器は、 ３／Ｍピーク検出器出力信号を入力とし、その最大値を
   出力する最大値検出器と、 しきい値を記憶しておくしきい値メモリと、最大値検出器出力信号としきい値メモリ出力信号とを比
   較する第１の減算器と、 前記平均値判定回路出力を入力とし第１の減算器の出力
   によって駆動され、その出力を同期信号出力とするスイ
   ッチ回路と、 ３／Ｍピーク検出器の出力１と出力３の大きさを比較
   し、結果をシフト方向として出力する第２の減算器と か
   ら構成される、 ことを特徴とする請求項３または請求項４に記載のフレ
   ーム同期回路。
6. 【請求項６】 ピーク検出器は、 ３／Ｍピーク検出器出力信号を入力とし、その加算結果
   を出力する３入力加算器と、 しきい値を記憶しておくしきい値メモリと、 しきい値メモリと３入力加算器の出力を比較する第１の
   減算器と、 前記平均値判定回路出力を入力とし第１の減算器出力に
   よって駆動され、その出力を同期信号出力とするスイッ
   チ回路と、 ３／Ｍピーク検出器の出力１と出力３の大きさを比較
   し、結果をシフト方向として出力する第２の減算器とか
   ら構成される、 ことを特徴とする請求項３または請求項４に記載のフレ
   ーム同期回路。