JPH1051363A - ビタビ等化器 - Google Patents

ビタビ等化器

Info

Publication number
JPH1051363A
JPH1051363A JP19893596A JP19893596A JPH1051363A JP H1051363 A JPH1051363 A JP H1051363A JP 19893596 A JP19893596 A JP 19893596A JP 19893596 A JP19893596 A JP 19893596A JP H1051363 A JPH1051363 A JP H1051363A
Authority
JP
Japan
Prior art keywords
symbol
processing unit
maximum likelihood
section
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19893596A
Other languages
English (en)
Inventor
Yukihide Kamio
享秀 神尾
Makoto Onishi
誠 大西
Takehiko Kobayashi
岳彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Communications Research Laboratory
Original Assignee
Hitachi Denshi KK
Communications Research Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK, Communications Research Laboratory filed Critical Hitachi Denshi KK
Priority to JP19893596A priority Critical patent/JPH1051363A/ja
Publication of JPH1051363A publication Critical patent/JPH1051363A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 絶対位相π/4シフトQPSK変調方式、或
いは差動位相π/4シフトQPSK変調方式の無線伝送
システムにも容易に適用可能なビタビ等化器を提供す
る。 【解決手段】 伝搬路係数推定部1、レプリカ計算部
2、整合フィルタ3、それにブランチメトリック計算部
とACS部7、パスメトリックメモリ8、最尤復号部9
からなる最尤系列推定部10とからなるビタビ等化器の
本体に、シンボルタイミング同期回路4とπ/4シフト
QPSK変調信号のシンボル時点偶奇切替制御回路5を
設け、シンボル時点の偶奇を判別して偶奇情報を取り出
し、この偶奇情報をシンボル時点での偶奇の切替を要す
る伝搬路係数推定部1とレプリカ計算部2、それにブラ
ンチメトリック計算部6に供給して、π/4シフトQP
SK変調方式による送信データのシンボル波形がシンボ
ル時点の偶奇で変わるのに応じて動作の切替を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル無線通
信システムの伝搬路歪等化器に係り、特に、π/4シフ
トQPSK変調方式のディジタル無線受信機の波形等化
器として好適なビタビ等化器に関する。
【0002】
【従来の技術】近年、マルチメディア関連技術の進展は
目覚ましく、例えば運行中の車両から動画像情報などの
伝送が可能な移動体高速データ通信についても、需要が
喚起されるようになっているが、ここで、このようなデ
ィジタル無線通信により移動体高速通信を行う際に問題
になるのは、フェーディングによる伝搬歪と送信電力増
幅器での非線形歪である。
【0003】ここで、まず、上記の伝搬歪は、次の理由
により発生する。すなわち、送信機から発射された電波
は様々な伝搬経路を介して受信機に到達するが、このと
き、複数の伝搬経路間で伝搬時間に差があり、この伝搬
時間差がデータ伝送周期よりも大きくなってしまったと
きには、フェーディングによって符号間干渉が生じ、伝
搬歪が発生してしまうのである。
【0004】このような伝搬時間の差によるフェーデイ
ングを周波数選択性フェーディングと呼び、その対策と
して波形等化器が必要になる。そして、このフェーデイ
ング対策用の波形等化器としては、従来から再帰最小二
乗等化器、判定帰還型等化器、双方向等化器、それに最
尤等化器などが知られているが、この中でも、特に最尤
等化のためにビタビ(Viterbi)アルゴリズムを用いたビ
タビ等化器は、その等化能力の高さから移動体高速デー
タ通信用の等化器として注目されている。
【0005】次に、上記の非線形歪は、次の理由により
発生する。すなわち、移動端末無線機の小型化と低消費
電力化により、電力増幅に用いる増幅素子の線形特性が
悪化してしまうからである。そして、この非線形歪の増
加は、不要電波の増加や伝送符号誤り率の増加などを招
いてしまう。
【0006】そこで、これを抑えるため、リニアアナラ
イザ(線形性改善回路)を用いたり、MSK変調方式やπ
/4シフトQPSK変調方式などの信号振幅変動範囲の
狭い変調方式を用いていた。
【0007】ところで、上記のビタビ等化器は、変調信
号点の数がMで、補償シンボル遅延数がLの伝送路イン
パルス応答で決まるM^L個(ここで、^はべき乗を表
わす。従って、ここでは、MのL乗を表わす。)の状態
に対する信号系列の中から、送信系列に最も近くなる系
列をビタビアルゴリズムによって最尤推定するのである
が、このとき最尤推定に必要な演算量は状態数に比例す
るので、補償シンボル遅延数Lが大きくなるにつれ、演
算処理量は指数関数的に増加し、ハードウェア化が困難
になってゆく。
【0008】すなわち、従来のビタビ等化器は、装置の
実現性の点から、等化可能なシンボル遅延数に制限を受
け、長い遅延時間のフェーディング等化用には適用が困
難であるという問題があった。
【0009】しかして、近年、この問題に対する有力な
解決策として、簡略化ビタビ方式の等化器が提案され
た。この簡略化ビタビ方式による等化器は、特開平7−
15379号公報により開示されているもので、以下、
図4により、この簡略化ビタビ等化器について、簡単に
説明する。
【0010】この図4において、1は伝搬路係数推定
部、3は整合フィルタ、20は最尤系列推定器、40は
仮判定部、41は符号間干渉除去部、42は適用波選択
部である。なお、図中、破線で囲んだ部分は、簡略化ビ
タビ等化器を構成するために、従来のビタビ等化器に追
加した部分を表わしている。
【0011】受信入力信号は、伝搬路係数推定部1から
入力され、順次、整合フィルタ3、符号間干渉除去部4
1に供給される。まず、伝搬路係数推定部1では、フェ
ーディング伝搬路のインパルス応答を推定する。こうし
て推定した推定伝搬路係数により、一方では整合フィル
タ3を構成し、仮判定部40で仮判定データを復号す
る。
【0012】他方、適用波選択部42では、L個の推定
伝搬路係数から、振幅の大きいn個(n<L)のインパル
ス応答(それぞれ、フェーディング遅延波に対応する)だ
けを選択する。符号間干渉除去部41では、仮判定デー
タと非適用波伝搬路係数を用いて非適用波符号間干渉を
求め、これを受信入力信号から差し引くと、n個の適用
波だけからなるフェーディングを受けた受信信号が求め
られる。
【0013】これを最尤系列推定器20に入力し、n個
の適用波に対して、ビタビアルゴリズムを分割適用(n
個の適用波に対応して、受信信号系列も適用波の遅延シ
ンボル数毎にデータ分割する)して最尤系列推定等化を
行なうのである。
【0014】次に、この最尤系列推定に用いられるビタ
ビアルコリズムについて、図3により説明する。この図
3は、一般的なビタビ等化器の従来例を示したもので、
図において、6はブランチメトリック計算部、7はAC
S部、8はパスメトリックメモリ、9は最尤復号器、そ
して10は最尤系列推定部であり、受信入力信号は、図
4の場合と同じく、伝搬路係数推定部1と整合フィルタ
3を経由して最尤系列推定部10に入力される。
【0015】最尤系列推定、すなわち、ビタビアルコリ
ズムでは、受信データを直ちに判定することはせず、送
信データの取り得る値のすべての組合わせ(これを状態
という)に対する(候補)受信データを、伝搬路係数推定
部1から得られる推定伝搬路係数を用いて計算し、ブラ
ンチメトリック計算部6で各候補受信データ(これをレ
プリカという)と実際の受信データを比較して、各レプ
リカの尤度(確からしさを示す値)を求める。
【0016】つまり、シンボル周期毎に変わる受信デー
タ系列に対して、候補受信データもシンボル毎に状態が
遷移するものと考え、状態遷移系列(これをトレリスと
いう)に対する尤度(状態尤度:パスメトリック)をAC
S部7で計算しながら、最も高い状態尤度を示すパス
(最尤系列)を復号データ系列として、出力するのであ
る。
【0017】このACS部7での状態尤度の計算は、パ
スメトリックメモリ8に記憶してある、或る状態に遷移
する1シンボル時間前の各状態の状態尤度に、状態遷移
したときに出力されるレプリカの尤度(枝尤度:ブラン
チメトリック)を加算し、加算した尤度を比較し、その
中の最大尤度を選択する、いわゆるACS(Add Compare
Select:加算比較選択)演算である。
【0018】ここで、このACS演算こそがビタビアル
ゴリズムの中心をなす演算であり、その処理演算量は状
態の数に比例する。前述したように、状態数はM^L
(Mは変調信号点の数、Lは伝送路インパルス応答のシ
ンボル長)で与えられるが、ここで、この補償シンボル
遅延数Lは、充分な等化のためには、かなり大きな値と
なる。
【0019】しかるに、簡略化ビタビ等化方式では、通
常、大きな数値に設定する必要がある補償シンボル遅延
数Lを、n個(n<L)に置き換えることができるので、
最尤推定の演算処理量は指数関数的に減少(M^n<M
^L)され、この結果、容易に等化器を実現できるので
ある。
【0020】
【発明が解決しようとする課題】上記従来技術は、π/
4シフトQPSK変調方式の受信機に対するビタビ等化
方式の適用については特に配慮がされておらず、応用範
囲に限定が与えられてしまう点で問題があった。上記し
たように、簡略化ビタビ等化方式の適用により、理論上
は、シンボル遅延の大きいフェーディングに対しても、
ビタビ等化が可能になってきたが、実際のディジタル移
動無線システムによく使用されているπ/4シフトQP
SK変調方式への適用については、何も開示しておら
ず、従って、適用範囲に限度が生じてしまうのである。
【0021】本発明の目的は、絶対位相π/4シフトQ
PSK変調方式、或いは差動位相π/4シフトQPSK
変調方式の無線伝送システムにも容易に適用可能なビタ
ビ等化器を提供することにある。
【0022】
【課題を解決するための手段】上記目的は、識別を行な
う仮判定部や、最尤系列推定部の最尤復号など、また受
信信号を基準信号と比較する伝搬路推定部や、最尤系列
推定部のブランチメトリック計算回路などで、変調信号
配置をシンボル時点の偶奇により変えるようにして達成
される。
【0023】ビタビ等化器、或いは簡略化されたビタビ
等化器を、π/4シフトQPSK変調方式に適用する場
合には、変調符号の信号点配置がQPSK変調方式と異
なる点を考慮して信号処理を行なう必要がある。
【0024】すなわち、このπ/4シフトQPSK変調
方式では、シンボル周期毎にπ/4の奇数倍(±1倍、
±3倍)だけ、前のシンボル点から信号点位相をシフト
させており、従って、図5に示すように、偶数番目のシ
ンボル時点(黒丸で示す)の信号点と、白丸で表わす奇数
番目のシンボル時点の信号点の位相がπ/4シフトした
信号点配置になっているからである。
【0025】そして、このとき、図5−aに示す差動位
相π/4シフトQPSK変調方式では、変調符号をシフ
ト位相に対応させ、例えば、図示の信号点Aから4個の
白丸の信号点へシフトする位相が変調符号に対応するも
のであり、図5−bに示す絶対位相π/4シフトQPS
K変調方式では、偶数シンボル時点と奇数シンボル時点
でπ/4位相ずれした信号点配置の各々に変調符号を対
応させるものである。
【0026】従って、識別を行なう仮判定部や、最尤系
列推定部の最尤復号など、また受信信号を基準信号と比
較する伝搬路推定部や、最尤系列推定部のブランチメト
リック計算回路などで、変調信号配置をシンボル時点の
偶奇によって変えるように構成するのである。
【0027】この結果、識別や、受信信号と基準信号の
比較などの信号処理ブロックでは、π/4シフトQSP
K変調方式の信号点配置による基準信号を用い、シンボ
ル時点の偶奇を示す信号により切替えることにより処理
できる。
【0028】また、ブランチメトリック計算部などの回
路では、レプリカを計算するとき、シンボル時点の偶奇
によって送信データの組合せに2通りの組合せが必要に
なるが、これもシンボル時点の偶奇に応じて切替えるこ
とにより処理できる。
【0029】さらに、簡略化ビタビ等化器の場合には、
さらに分割処理(最尤系列推定を適用する適用選択波の
遅延シンボル数毎にデータを分割する処理)があるが、
これも適用波の遅延シンボル数の偶奇が影響するので、
同じく切替処理してやればよい。
【0030】従って、π/4シフトQPSK変調方式の
信号点配置がシンボル時点の偶奇で変わることを考慮す
ることにより、簡略化されたものも含み、ビタビ等化器
をπ/4シフトQPSK変調方式に容易に適用させるこ
とができる。
【0031】
【発明の実施の形態】以下、本発明によるビタビ等化器
について、図示の実施形態により詳細に説明する。図1
は、本発明によるビタビ等化器を、π/4シフトQPS
K変調方式のディジタル無線機の復調器に適用した場合
の一実施形態例である。
【0032】図1において、1は伝搬路係数推定部、2
はレプリカ計算部、3は整合フィルタ、4はシンボルタ
イミング同期回路、5はπ/4シフトQPSK変調信号
のシンボル時点偶奇切替制御回路、6はブランチメトリ
ック計算部、7はACS部、8はパスメトリックメモ
リ、9は最尤復号部、そして、10は最尤系列推定部で
あり、従って、回路要素6から回路要素9により、最尤
系列推定部10が構成されていることになる。
【0033】そして、図示してない受信機の復調部で復
調されたπ/4シフトQPSK変調方式の受信データ信
号が、伝搬路係数推定部1と整合フィルタ4、それにシ
ンボルタイミング同期回路4に、入力信号として供給さ
れるようになっていて、これにより、まず、シンボルタ
イミング同期回路4では、π/4シフトQPSK変調受
信データ信号からシンボルタイミング信号が抽出され、
シンボル時点偶奇切替制御回路5に供給される。
【0034】そこで、このシンボル時点偶奇切替制御回
路5では、シンボル時点の偶奇を判別して偶奇情報を取
り出し、この偶奇情報をシンボル時点での偶奇の切替を
要する回路ブロック、すなわち、伝搬路係数推定部1と
レプリカ計算部2、それにブランチメトリック計算部6
に供給する。
【0035】これにより、伝搬路係数推定部1では、受
信入力データのプリアンブルデータと、予め定められて
いるプリアンブル基準信号データを比較しながら、フェ
ーディング伝搬路の伝搬路係数hj(j=0〜N)を推定
する。
【0036】このとき、入力データがπ/4シフトQP
SK変調方式の信号であり、シンボル時点の偶奇により
プリアンブル基準信号の信号波形が切り替わるので、シ
ンボル時点偶奇切替制御回路5から供給されてくるシン
ボル時点の偶奇情報を参照して伝搬路係数hjを推定す
る。
【0037】こうして得られた伝搬路係数hjはレプリ
カ計算部2と整合フィルタ3に転送される。まず、レプ
リカ計算部2では、予め定められたシンボル数の送信デ
ータに対するレプリカ(送信データの取り得る値の全て
の組合わせを、推定伝搬路係数のフェーディング伝送路
を通して受信したシンボル値)を計算する。
【0038】このときも、入力データがπ/4シフトQ
PSK変調方式の信号なので、送信データがシンボル時
点の偶奇により変わるので、シンボル時点偶奇切替制御
回路5から供給されてくるシンボル時点の偶奇情報を参
照して計算する。得られたレプリカは、最尤系列推定部
10のブランチメトリック計算部6に転送される。
【0039】また、整合フィルタ4は、伝搬路係数hj
から整合フィルタを形成し、これにより受信入力データ
をフィルタ処理する。整合フィルタ3の出力データも最
尤系列推定部10のブランチメトリック計算部6に転送
される。ブランチメトリック計算部では、整合フィルタ
3の出力データがレプリカ計算部3で求めたレプリカと
比較される。
【0040】このとき、これら出力データとレプリカ
は、シンボル時点での偶奇によって変わるので、ここで
もシンボル時点偶奇切替制御回路5から供給されてくる
シンボル時点の偶奇情報を参照しながら比較を行ない、
枝尤度(ブランチメトリック)を計算し、これをACS部
7に転送する。
【0041】ACS部7では、パスメトリックメモリ8
に記憶してあるパスメトリックと、ブランチメトリック
の加算比較選択(ACS)演算を行って、パスメトリック
を更新し、パスメトリックメモリ8に記憶する。
【0042】また、このとき比較選択によって最後に残
ったパス(生き残りパス)を求め、最尤度復号部9に転送
する。そこで、最尤復号部9では、生き残りパスを遡っ
て辿ることにより、復号データ系列を得、復号データと
して出力するのである。
【0043】従って、この図1の実施形態によれば、π
/4シフトQPSK変調方式による送信データのシンボ
ル波形がシンボル時点の偶奇で変わるのに応じて、動作
の切替が行なわれることになり、π/4シフトQPSK
変調方式の無線機の復調器として適用されたビタビ等化
器を容易に得ることができる。
【0044】次に、本発明の他の実施形態について、図
2により説明する。この図2の実施形態は、本発明を、
π/4シフトQPSK変調方式の無線機の復調器を対象
とし、簡略化されたビタビ等化器として実施したもの
で、まず、図において、伝搬路係数推定部1、レプリカ
計算部2、整合フィルタ3、シンボルタイミング同期回
路4、π/4シフトQPSK変調信号のシンボル時点偶
奇切替制御回路5、ブランチメトリック計算部6、AC
S部7、パスメトリックメモリ8、それに最尤復号部9
は、図1で説明した実施形態と同じである。
【0045】つぎに、20は最尤系列推定部、21は簡
略化のための主力遅延波を選択する主力波検出部、22
は第1の仮判定部、23は第2の仮判定部、24は非主
力波による符号間干渉を除去するための非主力波干渉除
去部、25は整合フィルタ、26は受信信号を主力波の
シンボル遅延間隔毎のデータ群に分割するΔ分割部であ
り、従って、この実施形態では、回路要素6から回路要
素9までの要素にΔ分割部26を加えて最尤系列推定部
20が構成されていることになる。
【0046】そして、図1の実施形態と同様に、図示し
てない受信機の復調部で復調されたπ/4シフトQPS
K変調受信データ信号が、伝搬路係数推定部1と整合フ
ィルタ4、それにシンボルタイミング同期回路4に、入
力信号として供給されるようになっている。
【0047】そして、これも図1の実施形態と同様に、
シンボルタイミング同期回路4でπ/4シフトQPSK
変調受信データ信号からシンボルタイミング信号を抽出
し、シンボル時点偶奇切替制御回路5では、シンボル時
点の偶奇を判別して偶奇情報を取り出し、この偶奇情報
がシンボル時点での偶奇の切替を要する回路、すなわ
ち、伝搬路係数推定部1とレプリカ計算部2、ブランチ
メトリック計算部6に供給され、さらに仮判定部22、
23にも供給される。
【0048】伝搬路係数推定部1では、受信入力データ
のプリアンブルデータと、予め定められているプリアン
ブル基準信号データを比較しながら、フェーディング伝
搬路の伝搬路係数hj(j=0〜N)を推定するのである
が、このとき、これも図1の実施形態と同様に、シンボ
ル時点偶奇切替制御回路5から供給されてくるシンボル
時点の偶奇情報を参照して伝搬路係数hjを推定する。
【0049】こうして得られた伝搬路係数hjは主力波
検出部21と整合フィルタ4に転送され、まず、整合フ
ィルタ4では、この伝搬路係数hjから整合フィルタを
形成し、受信入力データをフィルタ処理し、その出力デ
ータを仮判定部22、23及び非主力波干渉除去部24
に転送する。
【0050】他方、主力波検出部21では、この伝搬路
係数hjから、係数振幅の大きい2種の係数hM1、h
M2(遅延波に対応する)を選び出し、主力2波のシンボル
遅延間隔Δ(=M2−M1)を求め、これをレプリカ計算
部2に転送すると共に、入力された伝搬路係数を、仮判
定部22、23、非主力波干渉除去部24、整合フィル
タ25、それにΔ分割部26に転送する。
【0051】まず、レプリカ計算部3では、主力2波に
対するレプリカ(送信データの取り得る値の全ての組合
わせを、主力波のみのフェーディング伝送路を通して受
信したシンボル値)を計算し、ブランチメトリック計算
部10に転送する。このとき、送信データが、シンボル
時点の偶奇で変わるので、図1の実施形態と同じく、シ
ンボル時点偶奇切替制御回路5から供給される偶奇情報
を参照しながらレプリカ計算を行ない、結果をブランチ
メトリック計算部6に転送するのである。
【0052】また、第1仮判定部22では、直接波を除
く伝搬路係数hi(i=1〜N≠0)に仮判定した送信符
号系列を乗算し、直接波以外の遅延波による符号間干渉
成分を生成させ、これを受信信号系列から差し引いて直
接波のみの受信波を推定し、識別することにより、仮判
定した送信符号系列を得る。得られた仮判定データは第
2仮判定部23に転送する。
【0053】第2仮判定部23では、最大主力遅延波h
M(hM1、hM2の大きい方)を除く伝搬路係数hi(i=
0〜N≠M)に仮判定部22で求めた仮判定データを乗
算し、主力波以外の遅延波及び先行波による符号間干渉
成分を生成して、これを受信信号系列から差し引き、識
別することによって仮判定データを得る。
【0054】このとき、同じく、送信データがπ/4シ
フトQPSK変調方式であるため、そのシンボル波形が
シンボル時点の偶奇で変わるので、図1の実施形態と同
様、シンボル時点偶奇切替制御回路5から供給される偶
奇情報を入力し、識別判定値を切替るようにする。
【0055】以上のように、この実施形態では、仮判定
を2回行なうことにより、仮判定した送信符号系列の推
定精度が高められるように構成してある。こうして、仮
判定部23で求めた仮判定データは、非主力波干渉除去
部24に転送される。
【0056】非主力波干渉除去部24では、入力された
仮判定データに主力2波を除く伝搬路係数hi(i=0
〜N≠M1、M2)を乗算し、主力2波以外の遅延波及
び先行波による符号間干渉成分を生成し、これを受信信
号系列から差し引き、主力2波のみによるフェーディン
グを受けた受信波を推定し、整合フィルタ25に転送す
る。
【0057】整合フィルタ25では、主力2波の伝搬路
係数から整合フィルタを形成し、主力2波受信データを
フィルタ処理して最尤系列推定部20に転送する。この
最尤系列推定部20は前述の通り、Δ分割部26、ブラ
ンチメトリック計算部6、ACS部7、パスメトリック
メモリ8、それに最尤復号部9から構成されている。
【0058】そして、まずΔ分割部26では、主力2波
受信データからΔシンボル間隔で抜き出したデータを1
個の集合に纏め、Δ個の集合に分割する。ここで、この
ような簡略化ビタビ等化方式では、主力2波のみの符号
間干渉となるので、Δ分割部26を設け、Δ個に分割し
た集合のΔシンボル間隔のデータに対して最尤系列推定
を行なうのである。
【0059】Δ分割部26でΔ分割した受信データは、
ブランチメトリック計算部6に転送される。そして、こ
こでレプリカ計算部3で求めたレプリカと比較され、枝
尤度(ブランチメトリック)が計算される。このとき、送
信データがπ/4シフトQPSK変調方式であるため、
受信データとレプリカは、シンボル時点の偶奇で変わ
り、さらに、ここでは、受信データがΔ分割されている
ので、このΔ(主力2波受信データのシンボル間隔)の偶
奇によっても変わる。
【0060】そこで、ブランチメトリック計算部6は、
図1の実施形態と同様、シンボル時点偶奇切替制御回路
5から供給される偶奇情報を入力し、これを参照しなが
ら枝尤度計算を行ない、計算結果をACS部7に転送す
る。ACS部7では、入力されたブランチメトリック
を、パスメトリックメモリ82に記憶してあるパスメト
リックと加算比較選択(ACS)演算を行って、パスメト
リックを更新し、パスメトリックメモリ8に記憶する。
【0061】また、このとき、比較選択によって最後に
残ったパス(生き残りパス)を求め、最尤度復号部9に転
送する。そこで、最尤復号部13では、生き残りパスを
遡って辿ることにより、復号データ系列を得、Δ分割を
元に戻して復号データとして出力するのである。
【0062】従って、この図2の実施形態によれば、π
/4シフトQPSK変調方式による送信データのシンボ
ル波形がシンボル時点の偶奇で変わるのに応じて、動作
の切換が適切に行なわれることになり、π/4シフトQ
PSK変調方式の無線機の復調器として適用された簡略
化ビタビ等化器を容易に得ることができる。
【0063】なお、以上の実施形態では、本発明をπ/
4シフトQPSK変調方式の復調器に適用した場合につ
いて説明したが、本発明の実施形態は、これに限るもの
ではなく、16QAM変調など、他の変調方式にも適用
可能なことは、言うまでもない。
【0064】
【発明の効果】本発明によれば、π/4シフトQPSK
変調方式の信号点配置がシンボル時点の偶奇で変わるこ
とが考慮された結果、簡略化されたものも含み、ビタビ
等化器をπ/4シフトQPSK変調方式に容易に適用さ
せることができ、適用範囲の広いビタビ等化器を提供す
ることができる。
【図面の簡単な説明】
【図1】本発明によるビタビ等化器の一実施形態を示す
ブロック構成図である。
【図2】本発明によるビタビ等化器の他の一実施形態を
示すブロック構成図である。
【図3】ビタビ等化器の従来例を示すブロック構成図で
ある。
【図4】簡略化ビタビ等化器の従来例を示すブロック構
成図である。
【図5】π/4シフトQPK変調方式における信号点配
置の説明図である。
【符号の説明】
1 伝搬路係数推定部 2 レプリカ計算部 3、25 整合フィルタ 4 シンボルタイミング同期回路 5 シンボル時点偶奇切替制御回路 6 ブランチメトリック計算部 7 ACS部 8 パスメトリックメモリ 9 最尤復号部 10、20 最尤系列推定部 22、23 仮判定部 24 非主力波干渉除去部 26 Δ分割部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 岳彦 東京都小平市御幸町32番地 日立電子株式 会社小金井工場内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 周波数選択性フェーディングに起因する
    符号間干渉を生じる伝搬路のインパルス応答を推定する
    伝搬路係数推定処理部と、該伝搬路係数推定処理部の出
    力である推定伝搬路係数に基づいて構成した整合フィル
    タ処理部と、該整合フィルタ処理部の出力と前記推定伝
    搬路係数から送信シンボル系列をビタビアルゴリズムに
    よって最尤推定する最尤系列推定処理部とを備え、絶対
    位相又は差動位相π/4シフトQPSK変調方式のディ
    ジタル無線受信機の波形等化器として用いるビタビ等化
    器において、 前記伝搬路係数推定処理部及び前記最尤系列推定処理部
    が、 前記絶対位相又は差動位相π/4シフトQPSK変調方
    式の信号のシンボル時点の偶奇に応じて信号点配置を切
    換えて信号を処理するデータ処理回路で構成されている
    ことを特徴とするビタビ等化器。
  2. 【請求項2】 請求項1の発明において、 受信シンボル系列から仮の復号データである仮判定デー
    タを得る仮判定処理部と、 前記推定伝搬路係数から前記ビタビアルゴリズムを適用
    する受信波成分を選択する適用波選択処理部と、 前記仮判定データと前記推定伝搬路係数を用い、選択さ
    れた受信波成分以外の符号間干渉信号成分を除去する符
    号間干渉除去処理部とを付加し、 前記適用波選択処理部により選択した受信波成分によっ
    て定まる所定の状態のときだけ、前記符号間干渉除去処
    理部の出力に対して、前記最尤系列推定処理部によるビ
    タビアルゴリズムを適用するように構成さていることを
    特徴とするビタビ等化器。
JP19893596A 1996-07-29 1996-07-29 ビタビ等化器 Pending JPH1051363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19893596A JPH1051363A (ja) 1996-07-29 1996-07-29 ビタビ等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19893596A JPH1051363A (ja) 1996-07-29 1996-07-29 ビタビ等化器

Publications (1)

Publication Number Publication Date
JPH1051363A true JPH1051363A (ja) 1998-02-20

Family

ID=16399424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19893596A Pending JPH1051363A (ja) 1996-07-29 1996-07-29 ビタビ等化器

Country Status (1)

Country Link
JP (1) JPH1051363A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505524A (ja) * 2005-08-15 2009-02-05 リサーチ イン モーション リミテッド 少なくとも1つのアンテナ、少なくとも1つのチャネル、統合型フィルタ・ウェイトおよびcir推定を用いる統合型時空間最適フィルタ(jstof)
JP2015122658A (ja) * 2013-12-24 2015-07-02 沖電気工業株式会社 デジタル送信装置、デジタル受信装置、デジタル通信システム及びその同期検出方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009505524A (ja) * 2005-08-15 2009-02-05 リサーチ イン モーション リミテッド 少なくとも1つのアンテナ、少なくとも1つのチャネル、統合型フィルタ・ウェイトおよびcir推定を用いる統合型時空間最適フィルタ(jstof)
JP4846802B2 (ja) * 2005-08-15 2011-12-28 リサーチ イン モーション リミテッド 少なくとも1つのアンテナ、少なくとも1つのチャネル、統合型フィルタ・ウェイトおよびcir推定を用いる統合型時空間最適フィルタ(jstof)
JP2015122658A (ja) * 2013-12-24 2015-07-02 沖電気工業株式会社 デジタル送信装置、デジタル受信装置、デジタル通信システム及びその同期検出方法

Similar Documents

Publication Publication Date Title
US5835541A (en) Sampling phase synchronizing apparatus and bidirectional maximum likelihood sequence estimation scheme therefore
JP2697405B2 (ja) 線形変調信号用等化器
US5909465A (en) Method and apparatus for bidirectional demodulation of digitally modulated signals
KR100526821B1 (ko) 수신장치,송수신장치및통신방법
US8259862B2 (en) Receivers and symbol decoders thereof
JP4555403B2 (ja) ディジタル伝送装置の受信機のための状態削減シーケンス推定法によるイコライザ
EP0771494B1 (en) Generalized direct update viterbi equalizer
US6269116B1 (en) Method and arrangement for demodulating data symbols
EP1042889A1 (en) Computationally efficient sequence estimation
US20030115061A1 (en) MPSK equalizer
KR100626103B1 (ko) 디지털 전송 시스템용 수신기
WO2000035140A1 (en) Synchronization tracking method
US6353913B2 (en) Modulation detection method and apparatus
EP1072133B1 (en) Self-optimizing channel equalization and detection
US6084929A (en) Method and apparatus for channel tracking
WO2008025149A1 (en) Decision-feedback detection for block differential space-time modulation
US7200192B2 (en) Method and apparatus for decoding orthogonal codes
JPH1051363A (ja) ビタビ等化器
JPH05152894A (ja) 適応等化器
EP1037439A1 (en) Receiver structure for Offset Differential Quadrature Phase Shift Keying
JPH05335893A (ja) 等化方法及び装置
JP3970478B2 (ja) ビタビ等化器および送信データ系列判定方法
Porath et al. Simultaneous data detection and channel estimation with the Viterbi algorithm
JP2738471B2 (ja) 最尤系列推定器
JPH05152893A (ja) 適応等化器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130