JPH05152893A - 適応等化器 - Google Patents
適応等化器Info
- Publication number
- JPH05152893A JPH05152893A JP13702092A JP13702092A JPH05152893A JP H05152893 A JPH05152893 A JP H05152893A JP 13702092 A JP13702092 A JP 13702092A JP 13702092 A JP13702092 A JP 13702092A JP H05152893 A JPH05152893 A JP H05152893A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- transmission
- transmission line
- impulse response
- estimate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 伝送路のインパルス応答を、伝送路推定部で
時間変化に対して正確に推定し、等化器のシンボルエラ
ー率を小さくする。 【構成】 伝送路のインパルス応答推定にＲＬＳ適応ア
ルゴリズムを用いた最尤系列推定法で適応制御する適応
等化器において、１スロットまたは複数のシンボルにつ
いて、データまたは制御情報シンボル区間で、伝送路推
定部８０の異なる複数のＲＬＳ適応アルゴリズムの忘却
係数を用いて各々の最尤系列推定を実施する。そして、
ビタビ・アルゴリズム処理部７０で算出されるパスメト
リックの最大値が最大となる送信シンボル系列の推定値
を出力する。または、伝送路推定部８０の加算器８４の
出力（即ち、伝送路推定部８０の伝送路推定誤差）ｅn
の各シンボル毎の２乗の和が最小となる送信シンボル系
列の推定値を出力する。
時間変化に対して正確に推定し、等化器のシンボルエラ
ー率を小さくする。 【構成】 伝送路のインパルス応答推定にＲＬＳ適応ア
ルゴリズムを用いた最尤系列推定法で適応制御する適応
等化器において、１スロットまたは複数のシンボルにつ
いて、データまたは制御情報シンボル区間で、伝送路推
定部８０の異なる複数のＲＬＳ適応アルゴリズムの忘却
係数を用いて各々の最尤系列推定を実施する。そして、
ビタビ・アルゴリズム処理部７０で算出されるパスメト
リックの最大値が最大となる送信シンボル系列の推定値
を出力する。または、伝送路推定部８０の加算器８４の
出力（即ち、伝送路推定部８０の伝送路推定誤差）ｅn
の各シンボル毎の２乗の和が最小となる送信シンボル系
列の推定値を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信の受信
機等において、伝送路または伝送路の特性の等化等に用
いられる適応等化器に関するものである。
機等において、伝送路または伝送路の特性の等化等に用
いられる適応等化器に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献；J.G.Proakis “ディジタル コミュニケーション
ズ（Digital Communications) ”（１９８３）McGraw-H
ill （米）Ｐ．６１０−６４２ 近年、ディジタル移動通信等のディジタル無線通信の開
発が急速に行われている。このディジタル無線通信にお
いては、０、１のディジタル信号を通常周波数の有効利
用の観点から、数ビット毎に符号化（符号化後の信号を
シンボルという）し、無線周波で変調し送信している。
ディジタル無線通信における伝送路では、電波の反射・
回析・散乱・マルチパスの他に、通信体が移動する場合
にはドップラー周波数によりフェージング現象が発生す
る。さらに、送・受信機等では熱雑音をメインとする白
色雑音が加わる。これらのフェージングと白色雑音は、
符号間干渉等により、受信機における復調後のシンボル
のエラーの要因となる。通常、同一のチャンネル内の符
号間干渉は、隣接チャンネルによる符号間干渉に比べて
十分大きい。このような符号間干渉等が生じると、受信
信号波形が著しく歪むため、等化器によってこの歪みを
補償する必要がある。この等化器を構成するための最尤
系列推定は、伝送路の遅延特性に起因して歪んだ受信信
号波形から、正しい送信データを得るための最も有効な
等化方式の一つである。
例えば次のような文献に記載されるものがあった。 文献；J.G.Proakis “ディジタル コミュニケーション
ズ（Digital Communications) ”（１９８３）McGraw-H
ill （米）Ｐ．６１０−６４２ 近年、ディジタル移動通信等のディジタル無線通信の開
発が急速に行われている。このディジタル無線通信にお
いては、０、１のディジタル信号を通常周波数の有効利
用の観点から、数ビット毎に符号化（符号化後の信号を
シンボルという）し、無線周波で変調し送信している。
ディジタル無線通信における伝送路では、電波の反射・
回析・散乱・マルチパスの他に、通信体が移動する場合
にはドップラー周波数によりフェージング現象が発生す
る。さらに、送・受信機等では熱雑音をメインとする白
色雑音が加わる。これらのフェージングと白色雑音は、
符号間干渉等により、受信機における復調後のシンボル
のエラーの要因となる。通常、同一のチャンネル内の符
号間干渉は、隣接チャンネルによる符号間干渉に比べて
十分大きい。このような符号間干渉等が生じると、受信
信号波形が著しく歪むため、等化器によってこの歪みを
補償する必要がある。この等化器を構成するための最尤
系列推定は、伝送路の遅延特性に起因して歪んだ受信信
号波形から、正しい送信データを得るための最も有効な
等化方式の一つである。
【０００３】まず、図２〜図４を参照しつつ、ディジタ
ル移動通信について簡単に説明する。ディジタル移動通
信では、限られた周波数帯域を効率的に利用するため、
また、固定通信網で実施されているＩＳＤＮ（Integrat
ed Service Digital Network、ディジタル総合ネットワ
ーク）サービスと容易に接続できるようにするため、時
分割多重方式（Time Division Multiple Access;ＴＤＭ
Ａ）が用いられる見込みである。例えば、北米標準の場
合のＴＤＭＡのフレーム構成図を図２に示す。図２にお
いて、１フレームは６個のタイムスロットＳｌｏｔ１〜
６から構成されており、一つまたは二つのタイムスロッ
トを一加入者に割り当てる。各タイムスロットＳｌｏｔ
１〜６は、１４シンボルの同期及び等化器のトレーニン
グのためのトレーニング系列ＳＹＮＣ、６シンボルの制
御用情報の系列ＳＡＣＣＨ、６シンボルの隣接チャネル
識別用の系列ＣＤＶＣＣ、１３０シンボルのデータ部Ｄ
ＡＴＡ、及び６シンボルの未使用領域ＲＳＶＤより構成
されている。ここで、系列ＳＡＣＣＨ及びＣＤＶＣＣが
制御情報シンボル区間である。
ル移動通信について簡単に説明する。ディジタル移動通
信では、限られた周波数帯域を効率的に利用するため、
また、固定通信網で実施されているＩＳＤＮ（Integrat
ed Service Digital Network、ディジタル総合ネットワ
ーク）サービスと容易に接続できるようにするため、時
分割多重方式（Time Division Multiple Access;ＴＤＭ
Ａ）が用いられる見込みである。例えば、北米標準の場
合のＴＤＭＡのフレーム構成図を図２に示す。図２にお
いて、１フレームは６個のタイムスロットＳｌｏｔ１〜
６から構成されており、一つまたは二つのタイムスロッ
トを一加入者に割り当てる。各タイムスロットＳｌｏｔ
１〜６は、１４シンボルの同期及び等化器のトレーニン
グのためのトレーニング系列ＳＹＮＣ、６シンボルの制
御用情報の系列ＳＡＣＣＨ、６シンボルの隣接チャネル
識別用の系列ＣＤＶＣＣ、１３０シンボルのデータ部Ｄ
ＡＴＡ、及び６シンボルの未使用領域ＲＳＶＤより構成
されている。ここで、系列ＳＡＣＣＨ及びＣＤＶＣＣが
制御情報シンボル区間である。
【０００４】図３は、ディジタル移動通信の送受信機を
示す構成ブロック図である。この送受信機では、送信機
１０の出力側に、伝送路２０を介して受信機３０が接続
されている。送信機１０は、符号化器１１、送信ローパ
スフィルタ（ＬＰＦ）１２、及び変調器１３等で構成さ
れている。受信機３０は、復調器３１、受信ローパスフ
ィルタ（ＬＰＦ）３２、適応等化器３３、及び復号器３
４等で構成されている。
示す構成ブロック図である。この送受信機では、送信機
１０の出力側に、伝送路２０を介して受信機３０が接続
されている。送信機１０は、符号化器１１、送信ローパ
スフィルタ（ＬＰＦ）１２、及び変調器１３等で構成さ
れている。受信機３０は、復調器３１、受信ローパスフ
ィルタ（ＬＰＦ）３２、適応等化器３３、及び復号器３
４等で構成されている。
【０００５】この送受信機の機能を図４を参照しつつ説
明する。送信機１０では、入力ビットデータｂm を符号
化器１１で送信シンボルｘn に変換し、送信ローパスフ
ィルタ１２によって帯域制限して送信複素ベースバンド
信号ｓ（ｔ）を生成する。変調器１３では、送信複素ベ
ースバンド信号ｓ（ｔ）を搬送波によって変調し、信号
ｓc （ｔ）として伝送路２０へ送信する。受信機３０
は、伝送路２０を通った信号ｒc （ｔ）を復調器３１で
複素ベースバンド信号ｒ（ｔ）に変換し、さらに受信ロ
ーパスフィルタ３２を通して帯域制限された受信複素ベ
ースバンド信号ｙ（ｔ）を得る。この信号ｙ（ｔ）をシ
ンボル間隔Ｔでサンプリングする。適応等化器３３で
は、信号ｙ（ｔ）のサンプル値ｙn から、周波数選択性
フェージングによる伝送路２０の特性を補償し、送信シ
ンボルを推定する。最後に、復号器３４で送信シンボル
の推定値Ｅｘn （但し、Ｅは推定の意味）を復号し、送
信されたデータＥｂm を得る。
明する。送信機１０では、入力ビットデータｂm を符号
化器１１で送信シンボルｘn に変換し、送信ローパスフ
ィルタ１２によって帯域制限して送信複素ベースバンド
信号ｓ（ｔ）を生成する。変調器１３では、送信複素ベ
ースバンド信号ｓ（ｔ）を搬送波によって変調し、信号
ｓc （ｔ）として伝送路２０へ送信する。受信機３０
は、伝送路２０を通った信号ｒc （ｔ）を復調器３１で
複素ベースバンド信号ｒ（ｔ）に変換し、さらに受信ロ
ーパスフィルタ３２を通して帯域制限された受信複素ベ
ースバンド信号ｙ（ｔ）を得る。この信号ｙ（ｔ）をシ
ンボル間隔Ｔでサンプリングする。適応等化器３３で
は、信号ｙ（ｔ）のサンプル値ｙn から、周波数選択性
フェージングによる伝送路２０の特性を補償し、送信シ
ンボルを推定する。最後に、復号器３４で送信シンボル
の推定値Ｅｘn （但し、Ｅは推定の意味）を復号し、送
信されたデータＥｂm を得る。
【０００６】例えば、北米標準の場合、符号化器１１で
の符号化方式は、π／４シフト４相差動位相変調（ＤＱ
ＰＳＫ）を用いている。π／４シフトＤＱＰＳＫは、ま
ず、０、１の２進データ系列である入力ビットデータｂ
m を２ビットずつ区切り、その４通りの値の組合せに応
じて−３π／４、−π／４、π／４、３π／４のいずれ
かの位相差を割り当てる。割り当てた位相差をΔΦ
n （ｎ＝１，２，…）、時刻ｎの送信シンボルの絶対位
相をΦn として、 Φn ＝Φn-1 ＋ΔΦn …（１．１） ｘn ＝ｅ-jΦn …（１．２） により送信シンボルｘn を生成する。これにより、入力
ビットデータｂm は、π／４シフトＤＱＰＳＫの説明図
である図４に示すように、信号空間上の点に変換され
る。図４において、○印中の＋は奇数番目のシンボル
を、○印中の×は偶数番目のシンボルを表し、ある時刻
ｎから次の時刻ｎ＋１への位相変化は−３π／４、−π
／４、π／４、３π／４のいずれかとなる。
の符号化方式は、π／４シフト４相差動位相変調（ＤＱ
ＰＳＫ）を用いている。π／４シフトＤＱＰＳＫは、ま
ず、０、１の２進データ系列である入力ビットデータｂ
m を２ビットずつ区切り、その４通りの値の組合せに応
じて−３π／４、−π／４、π／４、３π／４のいずれ
かの位相差を割り当てる。割り当てた位相差をΔΦ
n （ｎ＝１，２，…）、時刻ｎの送信シンボルの絶対位
相をΦn として、 Φn ＝Φn-1 ＋ΔΦn …（１．１） ｘn ＝ｅ-jΦn …（１．２） により送信シンボルｘn を生成する。これにより、入力
ビットデータｂm は、π／４シフトＤＱＰＳＫの説明図
である図４に示すように、信号空間上の点に変換され
る。図４において、○印中の＋は奇数番目のシンボル
を、○印中の×は偶数番目のシンボルを表し、ある時刻
ｎから次の時刻ｎ＋１への位相変化は−３π／４、−π
／４、π／４、３π／４のいずれかとなる。
【０００７】次に、前記文献に記載された最尤系列推定
について説明する。最尤系列推定は、ある有限区間での
受信信号系列ｙN ＝｛ｙ1 ，ｙ2 ，…，ｙN ｝が得られ
たときに、伝送路のインパルス応答ｈ（ｔ）を既知とし
てｙN を実現する確率（尤度）の最も大きい送信シンボ
ル系列ｘN ＝｛ｘ1 ，ｘ2 ，…，ｘN ｝を推定するもの
である。この最尤系列は、伝送路雑音として白色ガウス
雑音を仮定すると、結局、 を最大にする系列｛ｘ1 ，ｘ2 ，…，ｘN ｝を求めるこ
とによって得られる。（２）式は、畳み込み符号の復号
法として知られるビタビ・アルゴリズム（Viterbi algo
rithm ）を用いて効率的に計算される。
について説明する。最尤系列推定は、ある有限区間での
受信信号系列ｙN ＝｛ｙ1 ，ｙ2 ，…，ｙN ｝が得られ
たときに、伝送路のインパルス応答ｈ（ｔ）を既知とし
てｙN を実現する確率（尤度）の最も大きい送信シンボ
ル系列ｘN ＝｛ｘ1 ，ｘ2 ，…，ｘN ｝を推定するもの
である。この最尤系列は、伝送路雑音として白色ガウス
雑音を仮定すると、結局、 を最大にする系列｛ｘ1 ，ｘ2 ，…，ｘN ｝を求めるこ
とによって得られる。（２）式は、畳み込み符号の復号
法として知られるビタビ・アルゴリズム（Viterbi algo
rithm ）を用いて効率的に計算される。
【０００８】以下、図３の伝送路モデルを示す図５を参
照しつつ、最尤系列推定におけるビダビ・アルゴリズム
の原理について簡単に説明する。今、伝送路を図５に示
すインパルス応答が有限の離散時間モデルで仮定する。
図５において、４０はシンボル間隔Ｔの遅延素子、４１
は乗算器、４２は累算器、４３は加算器である。ｈ
j （j ＝０，…，Ｌ）は図３における送・受信ローパス
フィルタ１２，３２も含めた伝送路２０のインパルス応
答ｈ（ｔ）のシンボル間隔Ｔでのサンプル値ｈ（ｔ−ｊ
Ｔ）であり、インパルス応答の長さは（Ｌ＋１）Ｔであ
る。また、ｗn は伝送路の雑音で、加法的な白色ガウス
雑音である。この仮定により、（２）式は となる。従って、（３）式においてｋ＝ｎまでの和ｊn
は、ｋ＝ｎ−１までの和ｊn-1 を用いて、 と表される。ここで、ｊn はｋ＝１からｎまでの受信信
号系列の対数尤度に比例する量であり、パスメトリック
（経路規準）と呼ばれる。また、（４）式の右辺第２項
は、次に述べる状態遷移についての対数尤度に比例する
量であり、ブランチメトリック（状態遷移規準）と呼ば
れる。
照しつつ、最尤系列推定におけるビダビ・アルゴリズム
の原理について簡単に説明する。今、伝送路を図５に示
すインパルス応答が有限の離散時間モデルで仮定する。
図５において、４０はシンボル間隔Ｔの遅延素子、４１
は乗算器、４２は累算器、４３は加算器である。ｈ
j （j ＝０，…，Ｌ）は図３における送・受信ローパス
フィルタ１２，３２も含めた伝送路２０のインパルス応
答ｈ（ｔ）のシンボル間隔Ｔでのサンプル値ｈ（ｔ−ｊ
Ｔ）であり、インパルス応答の長さは（Ｌ＋１）Ｔであ
る。また、ｗn は伝送路の雑音で、加法的な白色ガウス
雑音である。この仮定により、（２）式は となる。従って、（３）式においてｋ＝ｎまでの和ｊn
は、ｋ＝ｎ−１までの和ｊn-1 を用いて、 と表される。ここで、ｊn はｋ＝１からｎまでの受信信
号系列の対数尤度に比例する量であり、パスメトリック
（経路規準）と呼ばれる。また、（４）式の右辺第２項
は、次に述べる状態遷移についての対数尤度に比例する
量であり、ブランチメトリック（状態遷移規準）と呼ば
れる。
【０００９】一方、図５に示した伝送路モデルの時刻ｎ
−１における状態は、状態ベクトル Ｓn-1 ＝｛ｘn-1 ，…，ｘn-L ｝ …（５） によって表される。π／４シフトＤＱＰＳＫの場合、伝
送路のとり得る状態は４L 個ある。
−１における状態は、状態ベクトル Ｓn-1 ＝｛ｘn-1 ，…，ｘn-L ｝ …（５） によって表される。π／４シフトＤＱＰＳＫの場合、伝
送路のとり得る状態は４L 個ある。
【００１０】次に、時刻ｎ−１の状態Ｓn-1 から時刻ｎ
における状態Ｓn への遷移を考えると、４L 個の状態Ｓ
n の各々に対して、４通りの状態Ｓn-1 からの遷移があ
る。例として、π／４シフトＤＱＰＳＫ、Ｌ＝１の場合
における伝送路状態の時間についての遷移を表す図（ト
リレス図）を図６に示す。図６では４通りのとり得る状
態について０、１、２、３の番号を付して表しており、
各時刻における各状態の数字は図４に示した送信シンボ
ルの番号を表す。時刻間の状態遷移をブランチと呼び、
また、各状態をたどる４n 通りの経路をパスと呼ぶ。図
６の各時刻の４個のとり得る状態の各々に対して、一つ
前の時刻の４個の状態からのパスがある。ビタビ・アル
ゴリズムは、各時刻毎に、各状態における４通りの可能
なパスについて（４）式のパスメトリックを計算し、最
も値の大きいパスを選択する。従って、各時刻毎に常に
４L 通りのパスが残され、過去のパスは次第に一つに絞
られてくる。最終的に一つに収束したパスより、送信シ
ンボル系列の推定値が得られる。
における状態Ｓn への遷移を考えると、４L 個の状態Ｓ
n の各々に対して、４通りの状態Ｓn-1 からの遷移があ
る。例として、π／４シフトＤＱＰＳＫ、Ｌ＝１の場合
における伝送路状態の時間についての遷移を表す図（ト
リレス図）を図６に示す。図６では４通りのとり得る状
態について０、１、２、３の番号を付して表しており、
各時刻における各状態の数字は図４に示した送信シンボ
ルの番号を表す。時刻間の状態遷移をブランチと呼び、
また、各状態をたどる４n 通りの経路をパスと呼ぶ。図
６の各時刻の４個のとり得る状態の各々に対して、一つ
前の時刻の４個の状態からのパスがある。ビタビ・アル
ゴリズムは、各時刻毎に、各状態における４通りの可能
なパスについて（４）式のパスメトリックを計算し、最
も値の大きいパスを選択する。従って、各時刻毎に常に
４L 通りのパスが残され、過去のパスは次第に一つに絞
られてくる。最終的に一つに収束したパスより、送信シ
ンボル系列の推定値が得られる。
【００１１】図７は、最尤系列推定法を用いた図３中の
従来の適応等化器の構成例を示すブロック図である。こ
の適応等化器は、整合フィルタ５０、ビタビ・アルゴリ
ズム処理部５１、及び伝送路推定部５２で構成されてい
る。受信信号のサンプル値ｙn は整合フィルタ５０と伝
送路推定部５２に入力される。伝送路推定部５２では、
まず、トレーニング系列（図２のフレームフォーマット
のＳＹＮＣ）とこれに対応する受信信号のサンプル値ｙ
n を用いて伝送路のインパルス応答をＲＬＳ（Recursiv
e Least Square）等の適応アルゴリズムにより推定す
る。さらに、伝送路推定部５２では、ｙn と送信シンボ
ルの推定値Ｅｘn を用いて伝送路のインパルス応答の推
定を続ける。
従来の適応等化器の構成例を示すブロック図である。こ
の適応等化器は、整合フィルタ５０、ビタビ・アルゴリ
ズム処理部５１、及び伝送路推定部５２で構成されてい
る。受信信号のサンプル値ｙn は整合フィルタ５０と伝
送路推定部５２に入力される。伝送路推定部５２では、
まず、トレーニング系列（図２のフレームフォーマット
のＳＹＮＣ）とこれに対応する受信信号のサンプル値ｙ
n を用いて伝送路のインパルス応答をＲＬＳ（Recursiv
e Least Square）等の適応アルゴリズムにより推定す
る。さらに、伝送路推定部５２では、ｙn と送信シンボ
ルの推定値Ｅｘn を用いて伝送路のインパルス応答の推
定を続ける。
【００１２】推定された伝送路のインパルス応答｛Ｅｈ
j ｝（j ＝０，…，Ｌ）は、受信信号の信号／雑音比
（Ｓ／Ｎ比）を最大にする整合フィルタ５０と、ビダビ
・アルゴリズム処理部５１に入力される。ビタビ・アル
ゴリズム処理部５１では、整合フィルタ５０からの受信
信号のサンプル値ｙnと、推定された伝送路のインパル
ス応答｛Ｅｈj ｝を用い、先に述べたビタビ・アルゴリ
ズムの原理に従って送信シンボルの推定を行う。
j ｝（j ＝０，…，Ｌ）は、受信信号の信号／雑音比
（Ｓ／Ｎ比）を最大にする整合フィルタ５０と、ビダビ
・アルゴリズム処理部５１に入力される。ビタビ・アル
ゴリズム処理部５１では、整合フィルタ５０からの受信
信号のサンプル値ｙnと、推定された伝送路のインパル
ス応答｛Ｅｈj ｝を用い、先に述べたビタビ・アルゴリ
ズムの原理に従って送信シンボルの推定を行う。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
適応等化器では、ディジタルセルラ等の移動無線通信に
適用する場合、反射・回析、散乱・マルチパスの他に通
信体が移動することによる周波数選択性フェージングが
発生する。そのため、伝送路の変化量が時間に対して一
様でなく、図７の伝送路推定部５２における伝送路のイ
ンパルス応答の推定値｛Ｅｈj ｝に誤差が発生し、ビタ
ビ・アルゴリズム処理部５１から出力される推定送信シ
ンボル系列｛Ｅｘn｝に推定誤差が生じ、適応等化器の
シンボルエラー率が大きくなるという問題があり、それ
を解決することが困難であった。本発明は、前記従来技
術が持っていた課題として、伝送路推定部における伝送
路のインパルス応答の推定に誤差が発生し、適応等化器
の送信シンボル推定誤差が生じてシンボルエラー率が大
きくなるという点について解決した適応等化器を提供す
るものである。
適応等化器では、ディジタルセルラ等の移動無線通信に
適用する場合、反射・回析、散乱・マルチパスの他に通
信体が移動することによる周波数選択性フェージングが
発生する。そのため、伝送路の変化量が時間に対して一
様でなく、図７の伝送路推定部５２における伝送路のイ
ンパルス応答の推定値｛Ｅｈj ｝に誤差が発生し、ビタ
ビ・アルゴリズム処理部５１から出力される推定送信シ
ンボル系列｛Ｅｘn｝に推定誤差が生じ、適応等化器の
シンボルエラー率が大きくなるという問題があり、それ
を解決することが困難であった。本発明は、前記従来技
術が持っていた課題として、伝送路推定部における伝送
路のインパルス応答の推定に誤差が発生し、適応等化器
の送信シンボル推定誤差が生じてシンボルエラー率が大
きくなるという点について解決した適応等化器を提供す
るものである。
【００１４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、伝送路のインパルス応答推定値に基
づきビタビ・アルゴリズムに従って受信信号から送信シ
ンボルの推定値を求めるビタビ・アルゴリズム処理部
と、トレーニング系列または前記送信シンボルの推定値
と前記受信信号とを入力し、適応アルゴリズムにより伝
送路のインパルス応答を更新して前記伝送路のインパル
ス応答推定値を前記ビタビ・アルゴリズム処理部に与え
る伝送路推定部とを、備えた適応等化器において、次の
ような手段を講じている。即ち、前記伝送路推定部は、
ＲＬＳアルゴリズムを用い、前記受信信号のデータまた
は制御情報シンボル区間で前記ＲＬＳアルゴリズムにお
いて１タイムスロット毎または複数シンボル毎に複数の
忘却係数で複数回、前記伝送路のインパルス応答を推定
する構成にしている。さらに、前記ビタビ・アルゴリズ
ム処理部は、複数の異なる前記忘却係数毎に、前記１タ
イムスロットまたは複数のシンボル区間で、パスメトリ
ックが最大となる送信シンボルを推定して、算出された
該パスメトリックの最大値が最大となる送信シンボル系
列の推定値を出力する構成にしている。
を解決するために、伝送路のインパルス応答推定値に基
づきビタビ・アルゴリズムに従って受信信号から送信シ
ンボルの推定値を求めるビタビ・アルゴリズム処理部
と、トレーニング系列または前記送信シンボルの推定値
と前記受信信号とを入力し、適応アルゴリズムにより伝
送路のインパルス応答を更新して前記伝送路のインパル
ス応答推定値を前記ビタビ・アルゴリズム処理部に与え
る伝送路推定部とを、備えた適応等化器において、次の
ような手段を講じている。即ち、前記伝送路推定部は、
ＲＬＳアルゴリズムを用い、前記受信信号のデータまた
は制御情報シンボル区間で前記ＲＬＳアルゴリズムにお
いて１タイムスロット毎または複数シンボル毎に複数の
忘却係数で複数回、前記伝送路のインパルス応答を推定
する構成にしている。さらに、前記ビタビ・アルゴリズ
ム処理部は、複数の異なる前記忘却係数毎に、前記１タ
イムスロットまたは複数のシンボル区間で、パスメトリ
ックが最大となる送信シンボルを推定して、算出された
該パスメトリックの最大値が最大となる送信シンボル系
列の推定値を出力する構成にしている。
【００１５】第２の発明では、第１の発明のビタビ・ア
ルゴリズム処理部を、複数の異なる前記忘却係数毎に、
前記１タイムスロットまたは複数のシンボル区間で、パ
スメトリックが最大となる送信シンボルを推定し、前記
伝送路推定部の各シンボル毎の推定誤差の２乗の和が最
小になる送信シンボル系列の推定値を出力する構成にし
ている。
ルゴリズム処理部を、複数の異なる前記忘却係数毎に、
前記１タイムスロットまたは複数のシンボル区間で、パ
スメトリックが最大となる送信シンボルを推定し、前記
伝送路推定部の各シンボル毎の推定誤差の２乗の和が最
小になる送信シンボル系列の推定値を出力する構成にし
ている。
【００１６】
【作用】第１の発明によれば、以上のように適応等化器
を構成したので、伝送路のインパルス応答推定にＲＬＳ
適応アルゴリズムを用いた最尤系列推定法で適応制御さ
れる適応等化器において、伝送路推定部は、１タイムス
ロットまたは２個以上のシンボルについて、データまた
は制御情報シンボル区間で、伝送路推定部の異なる２個
以上のＲＬＳ適応アルゴリズムの忘却係数を用いて伝送
路を推定し、異なる忘却係数で推定された各々の伝送路
のインパルス応答を用いて、ビタビ・アルゴリズム処理
部でパスメトリックが最大となる送信シンボル系列の推
定を実行し、算出されたパスメトリックの最大値が最大
となる送信シンボル系列を出力する。この送信シンボル
系列は伝走路推定部の最適なＲＬＳの忘却係数を選択し
ており、従って、伝送路のインパルス応答の推定誤差を
低減し、該伝送路のインパルス応答を時間変化に対して
正確に推定する。
を構成したので、伝送路のインパルス応答推定にＲＬＳ
適応アルゴリズムを用いた最尤系列推定法で適応制御さ
れる適応等化器において、伝送路推定部は、１タイムス
ロットまたは２個以上のシンボルについて、データまた
は制御情報シンボル区間で、伝送路推定部の異なる２個
以上のＲＬＳ適応アルゴリズムの忘却係数を用いて伝送
路を推定し、異なる忘却係数で推定された各々の伝送路
のインパルス応答を用いて、ビタビ・アルゴリズム処理
部でパスメトリックが最大となる送信シンボル系列の推
定を実行し、算出されたパスメトリックの最大値が最大
となる送信シンボル系列を出力する。この送信シンボル
系列は伝走路推定部の最適なＲＬＳの忘却係数を選択し
ており、従って、伝送路のインパルス応答の推定誤差を
低減し、該伝送路のインパルス応答を時間変化に対して
正確に推定する。
【００１７】第２の発明によれば、第１の発明の伝送路
推定部によって異なる忘却係数で推定された各々の伝送
路のインパルス応答を用いて、ビタビ・アルゴリズム処
理部でパスメトリックが最大となる送信シンボル系列の
推定を実行し、該伝送路推定部の各シンボル毎の推定誤
差の２乗の和が最小になる送信シンボル系列を出力す
る。この送信シンボル系列は、第１の発明と同様に、伝
送路推定部の最適なＲＳＬの忘却係数を選択しており、
従って、伝送路のインパルス応答の推定誤差を低減し、
該伝送路のインパルス応答を時間変化に対して正確に推
定する。これにより、適応等化器のシンボルエラー率が
小さくなる。従って、前記課題を解決できるのである。
推定部によって異なる忘却係数で推定された各々の伝送
路のインパルス応答を用いて、ビタビ・アルゴリズム処
理部でパスメトリックが最大となる送信シンボル系列の
推定を実行し、該伝送路推定部の各シンボル毎の推定誤
差の２乗の和が最小になる送信シンボル系列を出力す
る。この送信シンボル系列は、第１の発明と同様に、伝
送路推定部の最適なＲＳＬの忘却係数を選択しており、
従って、伝送路のインパルス応答の推定誤差を低減し、
該伝送路のインパルス応答を時間変化に対して正確に推
定する。これにより、適応等化器のシンボルエラー率が
小さくなる。従って、前記課題を解決できるのである。
【００１８】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す適応等化器の構成
ブロック図である。この適応等化器は、例えば図３に示
す受信器３０内の適応等化器３３に代えて設けられるも
ので、受信信号のサンプル値ｙn を一時記憶するメモリ
６０を有し、その出力側には、該受信信号のＳ／Ｎ比を
最大にする整合フィルタ６１が接続され、さらにその出
力側に、ビタビ・アルゴリズム処理部７０が接続されて
いる。また、メモリ６０及びビタビ・アルゴリズム処理
部７０の出力側には、伝送路推定部８０が接続され、そ
の出力側が整合フィルタ６１及び該ビタビ・アルゴリズ
ム処理部７０に接続されている。
ブロック図である。この適応等化器は、例えば図３に示
す受信器３０内の適応等化器３３に代えて設けられるも
ので、受信信号のサンプル値ｙn を一時記憶するメモリ
６０を有し、その出力側には、該受信信号のＳ／Ｎ比を
最大にする整合フィルタ６１が接続され、さらにその出
力側に、ビタビ・アルゴリズム処理部７０が接続されて
いる。また、メモリ６０及びビタビ・アルゴリズム処理
部７０の出力側には、伝送路推定部８０が接続され、そ
の出力側が整合フィルタ６１及び該ビタビ・アルゴリズ
ム処理部７０に接続されている。
【００１９】ビタビ・アルゴリズム処理部７０は、整合
フィルタ６１からの受信信号のサンプル値ｙn を入力
し、インパルス応答の推定値｛Ｅｈj ｝に基づき、前記
ビタビ・アルゴリズム原理に従い、かつシンボルエラー
率を小さくした送信シンボルの推定値、つまり推定送信
シンボル系列｛Ｅｘn ｝を出力する機能を有し、従来と
同様のブランチメトリック計算手段及びパスメトリック
計算手段等の他に、シンボルエラー率を抑制するための
演算手段７１より構成されている。
フィルタ６１からの受信信号のサンプル値ｙn を入力
し、インパルス応答の推定値｛Ｅｈj ｝に基づき、前記
ビタビ・アルゴリズム原理に従い、かつシンボルエラー
率を小さくした送信シンボルの推定値、つまり推定送信
シンボル系列｛Ｅｘn ｝を出力する機能を有し、従来と
同様のブランチメトリック計算手段及びパスメトリック
計算手段等の他に、シンボルエラー率を抑制するための
演算手段７１より構成されている。
【００２０】伝送路推定部８０は、ＲＬＳアルゴリズム
を用い、受信信号のサンプル値ｙn をメモリ６０から入
力し、図２のデータ部ＤＡＴＡまたは制御情報シンボル
（ＳＡＣＣＨ，ＣＤＶＣＣ）区間で該ＲＬＳアルゴリズ
ムにおいて１タイムスロット毎または複数シンボル毎に
複数の忘却係数λで複数回（この数は忘却係数λの数に
同じである。１タイムスロットまたは複数シンボル間で
は同一の忘却係数λを用いる）、等化処理を行い、実際
の伝送路のインパルス応答を推定し、その推定値｛Ｅｈ
j ｝を整合フィルタ６１、及びビタビ・アルゴリズム処
理部７０へ与える機能を有している。
を用い、受信信号のサンプル値ｙn をメモリ６０から入
力し、図２のデータ部ＤＡＴＡまたは制御情報シンボル
（ＳＡＣＣＨ，ＣＤＶＣＣ）区間で該ＲＬＳアルゴリズ
ムにおいて１タイムスロット毎または複数シンボル毎に
複数の忘却係数λで複数回（この数は忘却係数λの数に
同じである。１タイムスロットまたは複数シンボル間で
は同一の忘却係数λを用いる）、等化処理を行い、実際
の伝送路のインパルス応答を推定し、その推定値｛Ｅｈ
j ｝を整合フィルタ６１、及びビタビ・アルゴリズム処
理部７０へ与える機能を有している。
【００２１】この伝送路推定部８０は、トレーニング系
列ＳＹＮＣまたは推定送信シンボル系列｛Ｅｘn ｝を切
り換え入力する複数段のレジスタ等で構成された遅延素
子８１−０〜８１−Ｌを有し、その各入出力側には、複
数の乗算器８２−０〜８２−Ｌが接続されている。遅延
素子８１−０〜８１−Ｌは、サンプル間隔の遅延量を発
生する機能を有している。各乗算器８２−０〜８２−Ｌ
は、各遅延素子８１−０〜８１−Ｌの入出力に対して乗
数ＢｈT n＝＜ｈ0n，ｈ1n，…，ｈLn＞（但し、Ｂはベ
クトルを表し、乗数は複素量を示し、添字ｎはｎサンプ
ル目を表す）をそれぞれ乗算する機能を有し、それらの
出力側には、加算器８３が接続されている。
列ＳＹＮＣまたは推定送信シンボル系列｛Ｅｘn ｝を切
り換え入力する複数段のレジスタ等で構成された遅延素
子８１−０〜８１−Ｌを有し、その各入出力側には、複
数の乗算器８２−０〜８２−Ｌが接続されている。遅延
素子８１−０〜８１−Ｌは、サンプル間隔の遅延量を発
生する機能を有している。各乗算器８２−０〜８２−Ｌ
は、各遅延素子８１−０〜８１−Ｌの入出力に対して乗
数ＢｈT n＝＜ｈ0n，ｈ1n，…，ｈLn＞（但し、Ｂはベ
クトルを表し、乗数は複素量を示し、添字ｎはｎサンプ
ル目を表す）をそれぞれ乗算する機能を有し、それらの
出力側には、加算器８３が接続されている。
【００２２】加算器８３は、各乗算器８２−０〜８２−
Ｌの出力を加算する回路であり、その出力側とメモリ６
０の出力側とが加算器８４に接続されている。加算器８
４は、メモリ６０からの受信信号のサンプル値ｙn から
加算器８３の出力を減算し、エラー系列ｅn を出力する
回路であり、その出力側に演算手段８５が接続されてい
る。演算手段８５は、ＲＬＳ法に基づき、エラー系列ｅ
n を低減するための演算を行い、乗数ＢｈT n ＝＜
ｈ0n，ｈ1n，…，ｈLn＞の同定を行ってインパルス応答
を推定し、その推定値｛Ｅｈj ｝を整合フィルタ６１、
及びビタビ・アルゴリズム処理部７０へ与える機能を有
している。この適応等化器は、大規模集積回路（ＬＳ
Ｉ）等の個別回路、あるいはプロセッサによるプログラ
ム制御等によって構成される。
Ｌの出力を加算する回路であり、その出力側とメモリ６
０の出力側とが加算器８４に接続されている。加算器８
４は、メモリ６０からの受信信号のサンプル値ｙn から
加算器８３の出力を減算し、エラー系列ｅn を出力する
回路であり、その出力側に演算手段８５が接続されてい
る。演算手段８５は、ＲＬＳ法に基づき、エラー系列ｅ
n を低減するための演算を行い、乗数ＢｈT n ＝＜
ｈ0n，ｈ1n，…，ｈLn＞の同定を行ってインパルス応答
を推定し、その推定値｛Ｅｈj ｝を整合フィルタ６１、
及びビタビ・アルゴリズム処理部７０へ与える機能を有
している。この適応等化器は、大規模集積回路（ＬＳ
Ｉ）等の個別回路、あるいはプロセッサによるプログラ
ム制御等によって構成される。
【００２３】次に、図１に示す適応等化器の動作を説明
する。この適応等化器を図３のような受信機３０内に設
けた場合、該適応等化器は、１タイムスロット分のシン
ボル（複素情報）、つまり受信信号のサンプル値ｙn を
メモリ６０に保持し、次の受信割り当てタイムスロット
の入力時までに等化動作を完了しなければならない。そ
こで、図２に示す最初の１４シンボルのトレーニング系
列ＳＹＮＣにより、トレーニングを行い、乗数ＢｈT n
＝＜ｈ0n，ｈ1n，…，ｈLn＞の初期値を決定する。そし
て、次の制御情報領域（ＳＡＣＣＨ，ＣＤＶＣＣ）、デ
ータ部ＤＡＴＡでは、遅延素子８１−０〜８１−Ｌ、乗
算器８２−０〜８２−Ｌ、加算器８３，８４、及び演算
手段８５の働きにより、該乗算器８２−０〜８２−Ｌの
乗数ＢｈT n を同定しつつ、その乗数ＢｈT n の情報、
つまりインパルス応答の推定値｛Ｅｈj ｝より、ビタビ
・アルゴリズム処理部７０で推定送信シンボル系列ＥＸ
n を出力する。
する。この適応等化器を図３のような受信機３０内に設
けた場合、該適応等化器は、１タイムスロット分のシン
ボル（複素情報）、つまり受信信号のサンプル値ｙn を
メモリ６０に保持し、次の受信割り当てタイムスロット
の入力時までに等化動作を完了しなければならない。そ
こで、図２に示す最初の１４シンボルのトレーニング系
列ＳＹＮＣにより、トレーニングを行い、乗数ＢｈT n
＝＜ｈ0n，ｈ1n，…，ｈLn＞の初期値を決定する。そし
て、次の制御情報領域（ＳＡＣＣＨ，ＣＤＶＣＣ）、デ
ータ部ＤＡＴＡでは、遅延素子８１−０〜８１−Ｌ、乗
算器８２−０〜８２−Ｌ、加算器８３，８４、及び演算
手段８５の働きにより、該乗算器８２−０〜８２−Ｌの
乗数ＢｈT n を同定しつつ、その乗数ＢｈT n の情報、
つまりインパルス応答の推定値｛Ｅｈj ｝より、ビタビ
・アルゴリズム処理部７０で推定送信シンボル系列ＥＸ
n を出力する。
【００２４】乗数ＢｈT n の同定には、最適係数を導く
アルゴリズムとして高性能の観点から、ＲＬＳ法が適用
されている。例えば、加算器８４から出力されるエラー
系列ｅn を低減するＲＬＳアルゴリズムは、次式（６）
〜（１０）で表される。
アルゴリズムとして高性能の観点から、ＲＬＳ法が適用
されている。例えば、加算器８４から出力されるエラー
系列ｅn を低減するＲＬＳアルゴリズムは、次式（６）
〜（１０）で表される。
【００２５】
【数１】 なお、情報（シンボル）が複素数となるために、（６）
〜（１０）式は複素数のマトリックス演算で表される。
（８）式のλは忘却係数であり、ＲＬＳアルゴリズムを
適応する系に依存しており、実際の設計を行う場合に
は、その値の選び方が問題になる。推定する系が時間的
に変化が小さければ、シミュレーション等により決定す
ることができる。ディジタルセルラの伝送路推定に適応
する場合には、フェージング現象のため、最適な忘却係
数は時間と共に変化していると推定できる。従って、図
２に示すタイムスロット毎、あるいはシンボル毎に、最
適な忘却係数λは変化している。
〜（１０）式は複素数のマトリックス演算で表される。
（８）式のλは忘却係数であり、ＲＬＳアルゴリズムを
適応する系に依存しており、実際の設計を行う場合に
は、その値の選び方が問題になる。推定する系が時間的
に変化が小さければ、シミュレーション等により決定す
ることができる。ディジタルセルラの伝送路推定に適応
する場合には、フェージング現象のため、最適な忘却係
数は時間と共に変化していると推定できる。従って、図
２に示すタイムスロット毎、あるいはシンボル毎に、最
適な忘却係数λは変化している。
【００２６】この第１の実施例では、１タイムスロット
毎あるいは複数のシンボル毎に適切に選択された複数の
忘却係数λを用い、演算手段８５により、（６）〜（１
０）式に基づき伝送路を推定し、その推定されたインパ
ルス応答の推定値｛Ｅｈj ｝を整合フィルタ６１とビタ
ビ・アルゴリズム処理部７０へ与える。ビタビ・アルゴ
リズム処理部７０では、パスメトリックを（４）式より
計算し、さらに演算手段７１により、該パスメトリック
が最大になる送信シンボル系列を推定し、該送信シンボ
ル系列を推定したパスメトリックの最大値を、１タイム
スロットまたは複数のシンボルで集計し、それが最大と
なる推定送信シンボル系列｛Ｅｘn ｝をこの適応等化器
の出力とする。
毎あるいは複数のシンボル毎に適切に選択された複数の
忘却係数λを用い、演算手段８５により、（６）〜（１
０）式に基づき伝送路を推定し、その推定されたインパ
ルス応答の推定値｛Ｅｈj ｝を整合フィルタ６１とビタ
ビ・アルゴリズム処理部７０へ与える。ビタビ・アルゴ
リズム処理部７０では、パスメトリックを（４）式より
計算し、さらに演算手段７１により、該パスメトリック
が最大になる送信シンボル系列を推定し、該送信シンボ
ル系列を推定したパスメトリックの最大値を、１タイム
スロットまたは複数のシンボルで集計し、それが最大と
なる推定送信シンボル系列｛Ｅｘn ｝をこの適応等化器
の出力とする。
【００２７】図８は、１タイムスロットに本実施例を適
用した場合のビット誤り率のシミュレーション結果を示
すもので、図１の遅延量１Ｔ（４０μsec)のビットエラ
ー特性図である。フレーム構成は図２に示す北米標準デ
ィジタルセルラ方式を採用し、２波モデルを適用してい
る。この図８の横軸は１ビット当たりの信号電力対雑音
電力比（Ｅｂ／Ｎ0 ）［ｄＢ］、縦軸はビット誤り率Ｂ
ＥＲである。シミュレーション条件は、シンボル間隔Ｔ
が４０μsec 、フェージング周波数６０Ｈz 、遅延波の
遅延量が１．０Ｔである。この図８より、本実施例の適
応等化器では、従来の適応等化器に比べてビット誤り率
ＢＥＲが小さくなっていることが分かる。このように、
本実施例では、伝送路推定部８０により、インパルス応
答の推定値｛Ｅｈj ｝に生じる誤差を低減し、ビタビ・
アルゴリズム処理部７０から出力される送信シンボル推
定誤差、つまりビット誤り率ＢＥＲ（シンボルエラー
率）を小さくできる。そのため、この適応等化器は、例
えば図３のような受信機に設けることにより、該受信機
の性能を著しく向上できる。
用した場合のビット誤り率のシミュレーション結果を示
すもので、図１の遅延量１Ｔ（４０μsec)のビットエラ
ー特性図である。フレーム構成は図２に示す北米標準デ
ィジタルセルラ方式を採用し、２波モデルを適用してい
る。この図８の横軸は１ビット当たりの信号電力対雑音
電力比（Ｅｂ／Ｎ0 ）［ｄＢ］、縦軸はビット誤り率Ｂ
ＥＲである。シミュレーション条件は、シンボル間隔Ｔ
が４０μsec 、フェージング周波数６０Ｈz 、遅延波の
遅延量が１．０Ｔである。この図８より、本実施例の適
応等化器では、従来の適応等化器に比べてビット誤り率
ＢＥＲが小さくなっていることが分かる。このように、
本実施例では、伝送路推定部８０により、インパルス応
答の推定値｛Ｅｈj ｝に生じる誤差を低減し、ビタビ・
アルゴリズム処理部７０から出力される送信シンボル推
定誤差、つまりビット誤り率ＢＥＲ（シンボルエラー
率）を小さくできる。そのため、この適応等化器は、例
えば図３のような受信機に設けることにより、該受信機
の性能を著しく向上できる。
【００２８】第２の実施例 第２の実施例では、第１の実施例と同様に、１タイムス
ロット毎あるいは複数のシンボル毎に適切に選択された
複数の忘却係数λを用い、演算手段８５により、（６）
〜（１０）式に基づき伝送路を推定し、その推定された
インパルス応答の推定値｛Ｅｈj ｝を整合フィルタ６１
とビタビ・アルゴリズム処理部７０へ与える。ビタビ・
アルゴリズム処理部７０では、第１の実施例と同様、パ
スメトリックを（４）式より計算し、さらに演算手段７
１により、該パスメトリックが最大になる送信シンボル
系列を推定し、伝送路推定部８０の加算器８４から出力
されるエラー系列｛ｅn ｝の各々の２乗を、１タイムス
ロットまたは複数のシンボル区間で加算し、それが最小
となる推定送信シンボル系列｛Ｅｘn ｝をこの適応等化
器の出力とする。これにより、第１の実施例とほぼ同様
の効果が得られる。なお、本発明は上記実施例に限定さ
れず、種々の変形が可能である。その変形例としては、
例えば次のようなものがある。
ロット毎あるいは複数のシンボル毎に適切に選択された
複数の忘却係数λを用い、演算手段８５により、（６）
〜（１０）式に基づき伝送路を推定し、その推定された
インパルス応答の推定値｛Ｅｈj ｝を整合フィルタ６１
とビタビ・アルゴリズム処理部７０へ与える。ビタビ・
アルゴリズム処理部７０では、第１の実施例と同様、パ
スメトリックを（４）式より計算し、さらに演算手段７
１により、該パスメトリックが最大になる送信シンボル
系列を推定し、伝送路推定部８０の加算器８４から出力
されるエラー系列｛ｅn ｝の各々の２乗を、１タイムス
ロットまたは複数のシンボル区間で加算し、それが最小
となる推定送信シンボル系列｛Ｅｘn ｝をこの適応等化
器の出力とする。これにより、第１の実施例とほぼ同様
の効果が得られる。なお、本発明は上記実施例に限定さ
れず、種々の変形が可能である。その変形例としては、
例えば次のようなものがある。
【００２９】（ｉ） 上記実施例では、パスメトリック
の計算式として（４）式に示した対数尤度に比例する量
を用いて説明しているが、（４）式の絶対値をパスメト
リックとしてもよい。 （ii） 図１の整合フィルタ６１を白色化フィルタ等の
他のフィルタに代えたり、あるいは該整合フィルタ６１
を省略してメモリ６０の出力をビタビ・アルゴリズム処
理部７０へ直接入力してもよい。これらの構成の適応等
化器は、パスメトリックの計算式が異なるだけであり、
従ってこれらの構成の適応等化器にも、上記実施例を同
様に適用できる。 (iii） 上記実施例では、図２に示すように北米標準の
場合のＴＤＭＡフレーム構成を用いて送信シンボルの推
定値を求めるようにしたが、他のデータ系列を用いて上
記実施例を適用することも可能である。
の計算式として（４）式に示した対数尤度に比例する量
を用いて説明しているが、（４）式の絶対値をパスメト
リックとしてもよい。 （ii） 図１の整合フィルタ６１を白色化フィルタ等の
他のフィルタに代えたり、あるいは該整合フィルタ６１
を省略してメモリ６０の出力をビタビ・アルゴリズム処
理部７０へ直接入力してもよい。これらの構成の適応等
化器は、パスメトリックの計算式が異なるだけであり、
従ってこれらの構成の適応等化器にも、上記実施例を同
様に適用できる。 (iii） 上記実施例では、図２に示すように北米標準の
場合のＴＤＭＡフレーム構成を用いて送信シンボルの推
定値を求めるようにしたが、他のデータ系列を用いて上
記実施例を適用することも可能である。
【００３０】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、伝送路推定部により、１タイムスロットまた
は複数のシンボルについて、データまたは制御情報シン
ボル区間で異なる複数のＲＬＳ適応アルゴリズムのパラ
メータである忘却係数を用いてそれぞれの最尤系列推定
を実施し、ビタビ・アルゴリズム処理部において算出さ
れたパスメトリックの最大値が最大となるように最適な
ＲＬＳの忘却係数を選択し、その修正係数で伝送路推定
部の推定動作を行うようにしている。そのため、伝送路
のインパルス応答の推定値に生じる誤差が小さくなり、
ビタビ・アルゴリズム処理部から出力される送信シンボ
ル推定誤差が小さくなって適応等化器のシンボルエラー
率を小さくできる。
によれば、伝送路推定部により、１タイムスロットまた
は複数のシンボルについて、データまたは制御情報シン
ボル区間で異なる複数のＲＬＳ適応アルゴリズムのパラ
メータである忘却係数を用いてそれぞれの最尤系列推定
を実施し、ビタビ・アルゴリズム処理部において算出さ
れたパスメトリックの最大値が最大となるように最適な
ＲＬＳの忘却係数を選択し、その修正係数で伝送路推定
部の推定動作を行うようにしている。そのため、伝送路
のインパルス応答の推定値に生じる誤差が小さくなり、
ビタビ・アルゴリズム処理部から出力される送信シンボ
ル推定誤差が小さくなって適応等化器のシンボルエラー
率を小さくできる。
【００３１】第２の発明によれば、第１の発明と同様
に、伝送路推定部により、１タイムスロットまたは複数
のシンボルについて、データまたは制御情報シンボル区
間で異なる複数のＲＳＬ適応アルゴリズムのパラメータ
である忘却係数を用いてそれぞれの最尤系列推定を実施
する。そして、第１の発明と異なり、伝送路推定部の各
シンボル毎の推定誤差の２乗の和が最小になるように、
最適なＲＬＳアルゴリズムの忘却係数を選択し、その忘
却係数で伝送路推定部の推定動作を行うようにしてい
る。そのため、第１の発明とほぼ同様に、伝送路のイン
パルス応答の推定値に生じる誤差が小さくなり、ビタビ
・アルゴリズム処理部から出力される送信シンボル推定
誤差が小さくなって適応等化器のシンボルエラー率を小
さくできる。従って、第１，第２の発明の適応等化器を
ディジタルセルラ等の移動無線通信の受信機等に設けれ
ば、該受信機等の性能を著しく向上できる。
に、伝送路推定部により、１タイムスロットまたは複数
のシンボルについて、データまたは制御情報シンボル区
間で異なる複数のＲＳＬ適応アルゴリズムのパラメータ
である忘却係数を用いてそれぞれの最尤系列推定を実施
する。そして、第１の発明と異なり、伝送路推定部の各
シンボル毎の推定誤差の２乗の和が最小になるように、
最適なＲＬＳアルゴリズムの忘却係数を選択し、その忘
却係数で伝送路推定部の推定動作を行うようにしてい
る。そのため、第１の発明とほぼ同様に、伝送路のイン
パルス応答の推定値に生じる誤差が小さくなり、ビタビ
・アルゴリズム処理部から出力される送信シンボル推定
誤差が小さくなって適応等化器のシンボルエラー率を小
さくできる。従って、第１，第２の発明の適応等化器を
ディジタルセルラ等の移動無線通信の受信機等に設けれ
ば、該受信機等の性能を著しく向上できる。
【図１】本発明の第１の実施例を示す適応等化器の構成
ブロック図である。
ブロック図である。
【図２】ＴＤＭＡのフレーム構成図である。
【図３】ディジタル移動通信の送受信機を示す構成ブロ
ック図である。
ック図である。
【図４】π／４シフトＤＱＰＳＫの信号空間ダイアフラ
ムである。
ムである。
【図５】図３の伝送路モデルを示す図である。
【図６】図５のトレリス図である。
【図７】図３中の適応等化器の構成ブロック図である。
【図８】図１の遅延量１Ｔ（４０μsec)のビットエラー
特性図である。
特性図である。
７０ ビタビ・アルゴリズム処理部 ７１ 演算手段 ８０ 伝送路推定部 ８１−０〜８１−Ｌ 遅延素子 ８２−０〜８２−Ｌ 乗算器 ８３，８４ 加算器 ８５ 演算手段
Claims (2)
- 【請求項１】 伝送路のインパルス応答推定値に基づき
ビタビ・アルゴリズムに従って受信信号から送信シンボ
ルの推定値を求めるビタビ・アルゴリズム処理部と、 トレーニング系列または前記送信シンボルの推定値と前
記受信信号とを入力し、適応アルゴリズムにより伝送路
のインパルス応答を更新して前記伝送路のインパルス応
答推定値を前記ビタビ・アルゴリズム処理部に与える伝
送路推定部とを、備えた適応等化器において、 前記伝送路推定部は、リカーシブ・リースト・スクウェ
ア（ＲＬＳ）アルゴリズムを用い、前記受信信号のデー
タまたは制御情報シンボル区間で前記ＲＬＳアルゴリズ
ムにおいて１タイムスロット毎または複数シンボル毎に
複数の忘却係数で複数回、前記伝送路のインパルス応答
を推定する構成にし、 前記ビタビ・アルゴリズム処理部は、複数の異なる前記
忘却係数毎に、前記１タイムスロットまたは複数のシン
ボル区間で、パスメトリックが最大となる送信シンボル
を推定して、算出された該パスメトリックの最大値が最
大となる送信シンボル系列の推定値を出力する構成にし
たことを特徴とする適応等化器。 - 【請求項２】 前記ビタビ・アルゴリズム処理部は、複
数の異なる前記忘却係数毎に、前記１タイムスロットま
たは複数のシンボル区間で、パスメトリックが最大とな
る送信シンボルを推定し、前記伝送路推定部の各シンボ
ル毎の推定誤差の２乗の和が最小となる送信シンボル系
列の推定値を出力する構成にしたことを特徴とする請求
項１記載の適応等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13702092A JPH05152893A (ja) | 1991-07-29 | 1992-05-28 | 適応等化器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18859091 | 1991-07-29 | ||
| JP3-188590 | 1991-07-29 | ||
| JP13702092A JPH05152893A (ja) | 1991-07-29 | 1992-05-28 | 適応等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152893A true JPH05152893A (ja) | 1993-06-18 |
Family
ID=26470453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13702092A Pending JPH05152893A (ja) | 1991-07-29 | 1992-05-28 | 適応等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152893A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6349112B1 (en) | 1998-10-13 | 2002-02-19 | Nec Corporation | Adaptive equalizer compensating signal distortion on transmission path |
| WO2003075482A1 (fr) * | 2002-02-08 | 2003-09-12 | Fujitsu Limited | Egaliseur automatique et procede d'apprentissage des coefficients |
-
1992
- 1992-05-28 JP JP13702092A patent/JPH05152893A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6349112B1 (en) | 1998-10-13 | 2002-02-19 | Nec Corporation | Adaptive equalizer compensating signal distortion on transmission path |
| WO2003075482A1 (fr) * | 2002-02-08 | 2003-09-12 | Fujitsu Limited | Egaliseur automatique et procede d'apprentissage des coefficients |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579344A (en) | Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method | |
| US5530725A (en) | Diversity receiver for dispersive channels, combining reliability-weighed signals | |
| US5499272A (en) | Diversity receiver for signals with multipath time dispersion | |
| US5293401A (en) | Equalizer for linear modulated signal | |
| CN1689292B (zh) | 具有虚拟并联均衡器的通信接收机 | |
| JPH11508113A (ja) | ディジタル伝送装置における受信機のための拡張されたチャンネル推定付きイコライザ | |
| US5479419A (en) | Adaptive maximum likelihood sequence estimator | |
| JPH05344008A (ja) | ディジタル通信チャネルの等化と復号 | |
| WO1993026106A1 (en) | Maximum likelihood sequence estimating device and method therefor | |
| JP2008532354A (ja) | 向上されたブロック等化を提供する無線通信装置及び関連する方法 | |
| JP2008530906A (ja) | 過去、現在及び／又は将来の自己相関マトリクスの予測値に基づいてブロック等化を実行する無線通信装置及び関連する方法 | |
| JP3654510B2 (ja) | 決定フィードバックイコライザおよび複数のシンボルを含む入力信号のシンボルシーケンスを推定する方法 | |
| US5272726A (en) | Blind type sequence estimator for use in communications system | |
| EP0508407B1 (en) | Maximum likelihood sequence estimation for rapidly varying mobile radio communication channels | |
| JP2000068906A (ja) | デジタル伝送システム用受信機 | |
| JPH05152894A (ja) | 適応等化器 | |
| CN105162737A (zh) | 用于软件无线电系统的低复杂度自适应单载波频域均衡方法及装置 | |
| JP3424723B2 (ja) | 適応等化器 | |
| JP2002344362A (ja) | 等化装置、受信装置、及び等化方法並びに受信方法 | |
| JPH05152893A (ja) | 適応等化器 | |
| JP4401048B2 (ja) | 情報送信チャネルのインパルス応答を推定する方法 | |
| US7760797B2 (en) | Method of reducing a number of computations in an equalization process and apparatus for performing the same | |
| JP3244722B2 (ja) | 最尤系列推定器 | |
| JP2738471B2 (ja) | 最尤系列推定器 | |
| JP3007228B2 (ja) | 最尤系列推定器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991012 |