JP3447882B2 - 同期装置 - Google Patents
同期装置Info
- Publication number
- JP3447882B2 JP3447882B2 JP05064696A JP5064696A JP3447882B2 JP 3447882 B2 JP3447882 B2 JP 3447882B2 JP 05064696 A JP05064696 A JP 05064696A JP 5064696 A JP5064696 A JP 5064696A JP 3447882 B2 JP3447882 B2 JP 3447882B2
- Authority
- JP
- Japan
- Prior art keywords
- reception
- time
- value
- circuit
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル通信に
使用する同期装置に関する。
使用する同期装置に関する。
【０００２】
【従来の技術】従来、この種の同期装置は、受信信号に
含まれる既知のシンボルから構成される既知のパタンと
受信機が持つ既知のパタンとの相関値を算出し、相関値
があるしきい値を越えた時に既知のパタンが検出された
と判定するものであり、例えば特開平７−２５０１２０
号公報に記載されている。
含まれる既知のシンボルから構成される既知のパタンと
受信機が持つ既知のパタンとの相関値を算出し、相関値
があるしきい値を越えた時に既知のパタンが検出された
と判定するものであり、例えば特開平７−２５０１２０
号公報に記載されている。
【０００３】図９はこの種の同期装置の構成例を示して
いる。図９において、１０１、１０２はＡ／Ｄ変換器、
１０３は相関回路、１０４はメモリ、１０５は相関器、
１０６はメモリ、１０７はパワ検出回路、１０８は受信
タイミング検出回路、１０９は比較器、１１０はメモリ
である。受信信号を同期検波して得られた同相成分Ｉ−
ｃｈと直交成分Ｑ−ｃｈは、Ａ／Ｄ変換器１０１、１０
２で量子化されて、相関回路１０３のメモリ１０４に入
力される。メモリ１０４は、既知のパタンＭ個の受信信
号を格納し、新しい受信信号は最も古い受信信号を上書
きする。メモリ１０６は、既知のパタンの受信波形を格
納しており、相関器１０５では、メモリ１０４の受信信
号とメモリ１０６に格納された受信機が持つ既知のパタ
ンとの相関値を算出する。実際には、式（１−１）と式
（１−２）のように、同相成分と直交成分の相関値をそ
れぞれ求め、次にパワ検出回路１０７で式（１−３）の
ように同相成分と直交成分のパワを求める。なお、以下
の各式において、下付きのＩは同相成分、Ｑは直交成分
を表す。これらの式はＤＳＰ等の信号処理プロセッサの
ソフトウエアで簡単に実現することができる。
いる。図９において、１０１、１０２はＡ／Ｄ変換器、
１０３は相関回路、１０４はメモリ、１０５は相関器、
１０６はメモリ、１０７はパワ検出回路、１０８は受信
タイミング検出回路、１０９は比較器、１１０はメモリ
である。受信信号を同期検波して得られた同相成分Ｉ−
ｃｈと直交成分Ｑ−ｃｈは、Ａ／Ｄ変換器１０１、１０
２で量子化されて、相関回路１０３のメモリ１０４に入
力される。メモリ１０４は、既知のパタンＭ個の受信信
号を格納し、新しい受信信号は最も古い受信信号を上書
きする。メモリ１０６は、既知のパタンの受信波形を格
納しており、相関器１０５では、メモリ１０４の受信信
号とメモリ１０６に格納された受信機が持つ既知のパタ
ンとの相関値を算出する。実際には、式（１−１）と式
（１−２）のように、同相成分と直交成分の相関値をそ
れぞれ求め、次にパワ検出回路１０７で式（１−３）の
ように同相成分と直交成分のパワを求める。なお、以下
の各式において、下付きのＩは同相成分、Ｑは直交成分
を表す。これらの式はＤＳＰ等の信号処理プロセッサの
ソフトウエアで簡単に実現することができる。
【数１】
このようにして求められた相関値は、次に受信タイミン
グ検出回路１０８の比較器１０９において、メモリ１１
０に格納されたしきい値と比較され、相関値がしきい値
以上の場合に既知のシンボルが受信されたと判定する。
なお、フェージングによる相関値のパワの変動を抑圧す
るために、相関値を受信信号のパワで規格化する場合も
あるが、従来例および本発明の説明では規格化を行わな
い場合の構成を示している。
グ検出回路１０８の比較器１０９において、メモリ１１
０に格納されたしきい値と比較され、相関値がしきい値
以上の場合に既知のシンボルが受信されたと判定する。
なお、フェージングによる相関値のパワの変動を抑圧す
るために、相関値を受信信号のパワで規格化する場合も
あるが、従来例および本発明の説明では規格化を行わな
い場合の構成を示している。
【０００４】
【発明が解決しようとする課題】一般に、送信信号中に
既知のシンボル列を含めて送信した場合、受信機が持つ
既知のシンボル列との相関を取ると、理想的状態では送
信機が既知のシンボル列を送信した時刻に相関が最も大
きくなる。しかしながら、単に相関値がある値を越えた
場合や、相関値のピークから最適なタイミングを検出し
ようとしても、ビルや山等によって反射されて届く受信
波（これを遅延波と呼ぶ。）が存在する場合はうまく動
作するとは限らない。このような遅延波が存在する場合
の相関値は図１０の（ａ）から（ｄ）の状態を取る。
（ａ）は所望する受信波（これを先行波または所望波と
呼ぶ。）のみ存在するので、先行波に一致したタイミン
グを正確に求めることができる。（ｂ）は遅延波のみ存
在するので、遅延波に一致したタイミングを正確に求め
ることができる。（ｃ）は先行波と遅延波が逆相で加算
された場合であり、相関値が小さくなっているので、こ
の場合はしきい値を少し大きくすると検出されなくな
る。（ｄ）は先行波と遅延波が同相で加算されている場
合であり、相関値が先行波と遅延波の受信時刻で両方と
もピークが検出されてしまうので、この場合は単にしき
い値との比較のみでは、遅延波のタイミングも検出され
てしまう。
既知のシンボル列を含めて送信した場合、受信機が持つ
既知のシンボル列との相関を取ると、理想的状態では送
信機が既知のシンボル列を送信した時刻に相関が最も大
きくなる。しかしながら、単に相関値がある値を越えた
場合や、相関値のピークから最適なタイミングを検出し
ようとしても、ビルや山等によって反射されて届く受信
波（これを遅延波と呼ぶ。）が存在する場合はうまく動
作するとは限らない。このような遅延波が存在する場合
の相関値は図１０の（ａ）から（ｄ）の状態を取る。
（ａ）は所望する受信波（これを先行波または所望波と
呼ぶ。）のみ存在するので、先行波に一致したタイミン
グを正確に求めることができる。（ｂ）は遅延波のみ存
在するので、遅延波に一致したタイミングを正確に求め
ることができる。（ｃ）は先行波と遅延波が逆相で加算
された場合であり、相関値が小さくなっているので、こ
の場合はしきい値を少し大きくすると検出されなくな
る。（ｄ）は先行波と遅延波が同相で加算されている場
合であり、相関値が先行波と遅延波の受信時刻で両方と
もピークが検出されてしまうので、この場合は単にしき
い値との比較のみでは、遅延波のタイミングも検出され
てしまう。
【０００５】本発明は、このような従来の問題を解決す
るものであり、先行波と遅延波が同時に存在する場合で
も、先行波の受信時刻を正確に検出することのできる同
期装置を提供することを目的とする。
るものであり、先行波と遅延波が同時に存在する場合で
も、先行波の受信時刻を正確に検出することのできる同
期装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、先行波と遅延波が両方とも受信されてい
る場合には、検出タイミングを先行波に合わせるように
したものであり、これにより、先行波と遅延波が同相で
加算された場合でも、先行波の受信時刻を正確に検出す
ることができる。
成するために、先行波と遅延波が両方とも受信されてい
る場合には、検出タイミングを先行波に合わせるように
したものであり、これにより、先行波と遅延波が同相で
加算された場合でも、先行波の受信時刻を正確に検出す
ることができる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、Ａ／Ｄ変換した受信信号と既知のパタンとの相関処
理を行って送信時に送信信号に挿入された既知のパタン
の受信時期を検出する同期装置において、受信信号と既
知のパタンとの相関を取る相関手段と、得られた相関値
と予め定めたしきい値とを比較して、相関値がしきい値
よりも大きい場合に既知のシンボルが受信されたと判定
するとともに、既知のシンボルが受信された時はそれ以
降の既知のシンボルの検出を停止してその受信時刻を保
持する受信タイミング検出手段と、相関手段および受信
タイミング検出手段に受信時刻情報を送出する受信窓制
御手段とを備えた同期装置であり、先行波と遅延波が同
時に存在する場合でも、先行波の受信時刻を正確に検出
することができる。
は、Ａ／Ｄ変換した受信信号と既知のパタンとの相関処
理を行って送信時に送信信号に挿入された既知のパタン
の受信時期を検出する同期装置において、受信信号と既
知のパタンとの相関を取る相関手段と、得られた相関値
と予め定めたしきい値とを比較して、相関値がしきい値
よりも大きい場合に既知のシンボルが受信されたと判定
するとともに、既知のシンボルが受信された時はそれ以
降の既知のシンボルの検出を停止してその受信時刻を保
持する受信タイミング検出手段と、相関手段および受信
タイミング検出手段に受信時刻情報を送出する受信窓制
御手段とを備えた同期装置であり、先行波と遅延波が同
時に存在する場合でも、先行波の受信時刻を正確に検出
することができる。
【０００８】本発明の請求項２記載の発明は、請求項１
記載の同期装置において、受信時刻のヒストグラムを作
成して、受信時刻の回数があるしきい値を越えた場合
に、受信機の再生した既知のパタンが受信される時刻と
実際に既知のパタンが受信される時刻との差が検出され
たと判定し、基準時間を送信機に対して合わせるため、
受信機の基準時間を作るタイマの長さを１回だけ増減さ
せて、タイミング補正値を出力するタイミング補正値検
出手段を備えたものであり、先行波の受信時刻のみを確
実に検出することができる。
記載の同期装置において、受信時刻のヒストグラムを作
成して、受信時刻の回数があるしきい値を越えた場合
に、受信機の再生した既知のパタンが受信される時刻と
実際に既知のパタンが受信される時刻との差が検出され
たと判定し、基準時間を送信機に対して合わせるため、
受信機の基準時間を作るタイマの長さを１回だけ増減さ
せて、タイミング補正値を出力するタイミング補正値検
出手段を備えたものであり、先行波の受信時刻のみを確
実に検出することができる。
【０００９】
【００１０】
【００１１】（実施の形態１）以下、本発明の実施の形
態について図面を参照して説明する。図１は本発明の第
１の実施の形態における同期装置の構成を示している。
図１において、１および２は受信信号を同期検波して得
られた同相成分と直交成分を量子化するＡ／Ｄ変換器で
ある。３は量子化によって得られた受信信号に含まれる
既知のシンボルパタンと受信機が持つ既知のパタンとの
相関値を算出する相関回路であり、メモリ４と相関器５
とメモリ６とパワ検出回路７により構成されている。８
は算出された相関値があるしきい値を越えた時に受信信
号の中に既知のパタンが検出されたと判定する受信タイ
ミング検出回路であり、スイッチ９と比較器１０とメモ
リ１１とラッチ回路１２から構成されている。１３はあ
る受信時刻だけ相関回路３と受信タイミング検出回路８
を動作させるとともに、受信タイミング検出回路８にカ
ウンタ値を送出する受信窓制御回路であり、カウンタ１
４とデコーダ１５とから構成されている。
態について図面を参照して説明する。図１は本発明の第
１の実施の形態における同期装置の構成を示している。
図１において、１および２は受信信号を同期検波して得
られた同相成分と直交成分を量子化するＡ／Ｄ変換器で
ある。３は量子化によって得られた受信信号に含まれる
既知のシンボルパタンと受信機が持つ既知のパタンとの
相関値を算出する相関回路であり、メモリ４と相関器５
とメモリ６とパワ検出回路７により構成されている。８
は算出された相関値があるしきい値を越えた時に受信信
号の中に既知のパタンが検出されたと判定する受信タイ
ミング検出回路であり、スイッチ９と比較器１０とメモ
リ１１とラッチ回路１２から構成されている。１３はあ
る受信時刻だけ相関回路３と受信タイミング検出回路８
を動作させるとともに、受信タイミング検出回路８にカ
ウンタ値を送出する受信窓制御回路であり、カウンタ１
４とデコーダ１５とから構成されている。
【００１２】次に、本実施の形態における動作について
説明する。受信信号を同期検波して得られた同相成分Ｉ
−ｃｈと直交成分Ｑ−ｃｈは、Ａ／Ｄ変換器１、２で量
子化されて、相関回路３のメモリ４に入力される。メモ
リ４は、既知のパタンＭ個の受信信号を格納し、新しい
受信信号は最も古い受信信号を上書きする。メモリ６
は、既知のパタンの受信波形を格納しており、相関器５
では、メモリ４の受信信号とメモリ６に格納された受信
機が持つ既知のパタンとの相関値を算出する。実際に
は、前記した式（１−１）と式（１−２）から同相成分
と直交成分の相関値をそれぞれ求め、次にパワ検出回路
７で前記式（１−３）のように同相成分と直交成分のパ
ワを求める。
説明する。受信信号を同期検波して得られた同相成分Ｉ
−ｃｈと直交成分Ｑ−ｃｈは、Ａ／Ｄ変換器１、２で量
子化されて、相関回路３のメモリ４に入力される。メモ
リ４は、既知のパタンＭ個の受信信号を格納し、新しい
受信信号は最も古い受信信号を上書きする。メモリ６
は、既知のパタンの受信波形を格納しており、相関器５
では、メモリ４の受信信号とメモリ６に格納された受信
機が持つ既知のパタンとの相関値を算出する。実際に
は、前記した式（１−１）と式（１−２）から同相成分
と直交成分の相関値をそれぞれ求め、次にパワ検出回路
７で前記式（１−３）のように同相成分と直交成分のパ
ワを求める。
【００１３】一方、受信窓制御回路１３では、クロック
がカウンタ１４に入力され、カウンタ１４は入力された
クロックをインクリメントする。カウンタ１４の周期は
既知のシンボルの受信間隔と同じ周期である。デコーダ
１５は、カウンタ１４の値が既知のシンボルが受信され
る時刻の値を取るときに、相関回路３と受信タイミング
検出回路８を動作させ、スイッチをオンする。
がカウンタ１４に入力され、カウンタ１４は入力された
クロックをインクリメントする。カウンタ１４の周期は
既知のシンボルの受信間隔と同じ周期である。デコーダ
１５は、カウンタ１４の値が既知のシンボルが受信され
る時刻の値を取るときに、相関回路３と受信タイミング
検出回路８を動作させ、スイッチをオンする。
【００１４】受信タイミング検出回路８では、相関回路
３で求められた相関値ａを比較器１０において、メモリ
１１に格納されたしきい値と比較し、相関値ａの方が大
きい場合に既知のシンボルが受信されたと判定してタイ
ミング補正制御信号ｂを出力し、この制御信号ｂにより
スイッチ９をオフにして、それ以降は既知のシンボルの
検出を停止する。ラッチ回路１２は、制御信号ｂが入力
された時に受信窓制御回路１３のカウンタ１４のカウン
タ値ｃを取り込む。それ以降は、スイッチ９がオフにな
っているので、相関回路３から受信タイミング検出回路
８へ相関値ａが入力されることがなく、ラッチ回路１２
に取り込まれたカウンタ値ｃが受信時刻としてそのまま
出力される。
３で求められた相関値ａを比較器１０において、メモリ
１１に格納されたしきい値と比較し、相関値ａの方が大
きい場合に既知のシンボルが受信されたと判定してタイ
ミング補正制御信号ｂを出力し、この制御信号ｂにより
スイッチ９をオフにして、それ以降は既知のシンボルの
検出を停止する。ラッチ回路１２は、制御信号ｂが入力
された時に受信窓制御回路１３のカウンタ１４のカウン
タ値ｃを取り込む。それ以降は、スイッチ９がオフにな
っているので、相関回路３から受信タイミング検出回路
８へ相関値ａが入力されることがなく、ラッチ回路１２
に取り込まれたカウンタ値ｃが受信時刻としてそのまま
出力される。
【００１５】図２（ａ）は先行波と遅延波の両方が存在
する場合の受信窓内の相関値を示し、先行波の受信時刻
ｔ３と遅延波の受信時刻ｔ８に相関値のピークがある。
一般に、検出された受信タイミングを利用して受信デー
タの等化処理を行う等化器などでは、先行波にタイミン
グを合わせた方が性能がよい。（ｂ）は本実施の形態に
おける受信タイミング検出回路８の比較器１０の出力で
あり、（ａ）のように時刻ｔ３で相関値がしきい値を越
えるので、比較器１０は制御信号ｂを“１”にする。こ
れ以降はスイッチ９がオフして相関値ａが比較器１０に
入力されないので、先行波のみの受信時刻を検出するこ
とができる。これに対して、前記した従来例において
は、（ｃ）のように、先行波の受信時刻ｔ３と遅延波の
受信時刻ｔ８の両方で“１”が出力されるため、受信タ
イミングは先行波と遅延波の中間でロックしてしまい、
等化器に最悪のタイミングとなる。
する場合の受信窓内の相関値を示し、先行波の受信時刻
ｔ３と遅延波の受信時刻ｔ８に相関値のピークがある。
一般に、検出された受信タイミングを利用して受信デー
タの等化処理を行う等化器などでは、先行波にタイミン
グを合わせた方が性能がよい。（ｂ）は本実施の形態に
おける受信タイミング検出回路８の比較器１０の出力で
あり、（ａ）のように時刻ｔ３で相関値がしきい値を越
えるので、比較器１０は制御信号ｂを“１”にする。こ
れ以降はスイッチ９がオフして相関値ａが比較器１０に
入力されないので、先行波のみの受信時刻を検出するこ
とができる。これに対して、前記した従来例において
は、（ｃ）のように、先行波の受信時刻ｔ３と遅延波の
受信時刻ｔ８の両方で“１”が出力されるため、受信タ
イミングは先行波と遅延波の中間でロックしてしまい、
等化器に最悪のタイミングとなる。
【００１６】このように、上記第１の実施の形態によれ
ば、受信タイミング検出回路８に、既知のシンボルが受
信された時は、それ以降の既知のシンボルの検出を停止
するスイッチ９と、その時の受信時刻を保持するラッチ
回路１２を備えているので、先行波と遅延波が同時に存
在する場合でも、先行波の受信時刻のみを確実に検出す
ることができる。
ば、受信タイミング検出回路８に、既知のシンボルが受
信された時は、それ以降の既知のシンボルの検出を停止
するスイッチ９と、その時の受信時刻を保持するラッチ
回路１２を備えているので、先行波と遅延波が同時に存
在する場合でも、先行波の受信時刻のみを確実に検出す
ることができる。
【００１７】（実施の形態２）図３は本発明の第２の実
施の形態における同期装置の構成を示すものであり、図
１に示した第１の実施の形態にタイミング補正値検出回
路１６を追加したものである。タイミング補正値検出回
路１６は、ヒストグラム回路１７と、比較器１８と、受
信タイミングの度数のしきい値を格納するメモリ１９
と、補正値検出回路２０と、最適受信時刻を格納するメ
モリ２１とから構成される。
施の形態における同期装置の構成を示すものであり、図
１に示した第１の実施の形態にタイミング補正値検出回
路１６を追加したものである。タイミング補正値検出回
路１６は、ヒストグラム回路１７と、比較器１８と、受
信タイミングの度数のしきい値を格納するメモリ１９
と、補正値検出回路２０と、最適受信時刻を格納するメ
モリ２１とから構成される。
【００１８】本実施の形態におけるＡ／Ｄ変換器１およ
び２と相関回路３と受信タイミング検出回路８の動作は
上記第１の実施の形態と同じなので、以下には本実施の
形態におけるタイミング補正値検出回路１６とこれに関
連する受信窓制御回路１３のタイミング補正の仕方につ
いて図４を参照して説明する。タイミング補正値検出回
路１６のヒストグラム回路１７は、受信タイミング検出
回路８のラッチ回路１２の出力から受信タイミングの度
数を求める。前回までの受信タイミングのヒストグラム
が、図４の（ａ）に示すように、時刻ｔ３が最大とする
と、今回の受信タイミングも時刻ｔ３である時、ヒスト
グラム回路１７は、前回までの度数に１を加える。次
に、比較器１８では、その度数とメモリ１９に格納され
ている度数のしきい値とを比較し、今回の度数がしきい
値を越えている時はタイミング制御信号ｄを出力する。
今回の時刻ｔ３はしきい値を越えているので、制御信号
ｄが出力される。補正値検出回路２０では、比較器１８
からの制御信号ｄが出力された時にのみ、しきい値を越
えた受信時刻とメモリ２１に格納されている最適受信時
刻とを比較して、同じ場合は、受信窓制御回路１３のカ
ウンタ１４の初期値を“０”に、小さい場合は、カウン
タ１４の初期値を“−１”に、大きい場合は、カウンタ
１４の初期値を“＋１”にそれぞれするためのタイミン
グ補正値ｅを出力する。
び２と相関回路３と受信タイミング検出回路８の動作は
上記第１の実施の形態と同じなので、以下には本実施の
形態におけるタイミング補正値検出回路１６とこれに関
連する受信窓制御回路１３のタイミング補正の仕方につ
いて図４を参照して説明する。タイミング補正値検出回
路１６のヒストグラム回路１７は、受信タイミング検出
回路８のラッチ回路１２の出力から受信タイミングの度
数を求める。前回までの受信タイミングのヒストグラム
が、図４の（ａ）に示すように、時刻ｔ３が最大とする
と、今回の受信タイミングも時刻ｔ３である時、ヒスト
グラム回路１７は、前回までの度数に１を加える。次
に、比較器１８では、その度数とメモリ１９に格納され
ている度数のしきい値とを比較し、今回の度数がしきい
値を越えている時はタイミング制御信号ｄを出力する。
今回の時刻ｔ３はしきい値を越えているので、制御信号
ｄが出力される。補正値検出回路２０では、比較器１８
からの制御信号ｄが出力された時にのみ、しきい値を越
えた受信時刻とメモリ２１に格納されている最適受信時
刻とを比較して、同じ場合は、受信窓制御回路１３のカ
ウンタ１４の初期値を“０”に、小さい場合は、カウン
タ１４の初期値を“−１”に、大きい場合は、カウンタ
１４の初期値を“＋１”にそれぞれするためのタイミン
グ補正値ｅを出力する。
【００１９】受信窓制御回路１３では、カウンタ１４
が、クロックにより既知のシンボルの受信間隔の周期で
動作しているので、このカウンタ１４を調整することに
より、受信時刻を前後に調整することができる。調整の
方法は、カウンタ１４の周期毎に、初期値をタイミング
補正値検出回路１６からのタイミング補正値ｅで更新す
る。例えば上記の例では、最適受信時刻がｔ３であるに
も拘らず、受信時刻がｔ４である場合は、タイミング補
正値ｅとして“−１”が出力され、これを受けてカウン
タ１４の受信時刻が後方に１だけずれ、タイミング補正
値ｅが“０”の時は受信時刻は変わらず、タイミング補
正値ｅが“＋１”の時は受信時刻が前方に１だけずれ
る。
が、クロックにより既知のシンボルの受信間隔の周期で
動作しているので、このカウンタ１４を調整することに
より、受信時刻を前後に調整することができる。調整の
方法は、カウンタ１４の周期毎に、初期値をタイミング
補正値検出回路１６からのタイミング補正値ｅで更新す
る。例えば上記の例では、最適受信時刻がｔ３であるに
も拘らず、受信時刻がｔ４である場合は、タイミング補
正値ｅとして“−１”が出力され、これを受けてカウン
タ１４の受信時刻が後方に１だけずれ、タイミング補正
値ｅが“０”の時は受信時刻は変わらず、タイミング補
正値ｅが“＋１”の時は受信時刻が前方に１だけずれ
る。
【００２０】このように、上記第２の実施の形態では、
受信時刻のヒストグラムを検出して、受信時刻の回数が
あるしきい値を越えた場合に受信時刻のずれを補正する
タイミング補正値検出回路１６を備えているので、先行
波と遅延波が同時に存在する場合でも、先行波の受信時
刻を正確に検出することができる。
受信時刻のヒストグラムを検出して、受信時刻の回数が
あるしきい値を越えた場合に受信時刻のずれを補正する
タイミング補正値検出回路１６を備えているので、先行
波と遅延波が同時に存在する場合でも、先行波の受信時
刻を正確に検出することができる。
【００２１】（実施の形態３）図５は本発明の第３の実
施の形態における同期装置の受信タイミング検出回路の
構成を示すものである。同期装置全体の構成は、図１に
示した第１の実施の形態と同じであり、その中の受信タ
イミング検出回路の構成のみが異なる。図５において、
３１は受信タイミング検出回路の全体を示し、３２はし
きい値を格納するメモリ、３３はメモリ３２のしきい値
と相関値ａとを比較し、相関値ａの方が大きい場合に制
御信号ｆとして“１”を出力し、小さい時は“０”を出
力する比較器、３４は比較器３３から制御信号ｆとして
“１”が出力されてからある一定の時間（タイマ値）だ
け最大値検出回路３５を動作させるための制御信号ｇを
出力するタイマ、３５は過去の相関値の最大値よりも今
回の相関値の方が大きい場合は１サンプル時間よりも短
い間だけ制御信号ｈとして“１”を出力し、最大値を今
回の値と入れ替える最大値検出回路、３６は最大値検出
回路３５からの制御信号ｈの立ち上がりで、受信窓制御
回路１３からのカウンタ値ｃを保持するラッチ回路であ
る。
施の形態における同期装置の受信タイミング検出回路の
構成を示すものである。同期装置全体の構成は、図１に
示した第１の実施の形態と同じであり、その中の受信タ
イミング検出回路の構成のみが異なる。図５において、
３１は受信タイミング検出回路の全体を示し、３２はし
きい値を格納するメモリ、３３はメモリ３２のしきい値
と相関値ａとを比較し、相関値ａの方が大きい場合に制
御信号ｆとして“１”を出力し、小さい時は“０”を出
力する比較器、３４は比較器３３から制御信号ｆとして
“１”が出力されてからある一定の時間（タイマ値）だ
け最大値検出回路３５を動作させるための制御信号ｇを
出力するタイマ、３５は過去の相関値の最大値よりも今
回の相関値の方が大きい場合は１サンプル時間よりも短
い間だけ制御信号ｈとして“１”を出力し、最大値を今
回の値と入れ替える最大値検出回路、３６は最大値検出
回路３５からの制御信号ｈの立ち上がりで、受信窓制御
回路１３からのカウンタ値ｃを保持するラッチ回路であ
る。
【００２２】次に、本実施の形態における動作を図６を
参照しながら説明する。図６において、（ａ）は相関値
ａとしきい値、（ｂ）は比較器３３から出力される制御
信号ｆの値、（ｃ）はタイマ３４が保持する一定時間の
タイマ値、（ｄ）はタイマ３４から出力される制御信号
ｇの値、（ｅ）は最大値検出回路３５から出力される制
御信号ｈの値を示す。最大値検出回路３５の前サンプル
までの最大値は、受信窓ｉ（図１のデコーダ１５の出
力）の立ち下がりで“０”に設定されている。
参照しながら説明する。図６において、（ａ）は相関値
ａとしきい値、（ｂ）は比較器３３から出力される制御
信号ｆの値、（ｃ）はタイマ３４が保持する一定時間の
タイマ値、（ｄ）はタイマ３４から出力される制御信号
ｇの値、（ｅ）は最大値検出回路３５から出力される制
御信号ｈの値を示す。最大値検出回路３５の前サンプル
までの最大値は、受信窓ｉ（図１のデコーダ１５の出
力）の立ち下がりで“０”に設定されている。
【００２３】図６において、時刻ｔ０では、相関値ａは
しきい値を越えないので、比較器３３は制御信号ｆとし
て“０”を出力し、タイマ３４のタイマ値が“０”なの
で、制御信号ｇも“０”で、最大値検出回路３５は動作
しない。時刻ｔ１では、相関値ａはしきい値を越えるの
で、比較器は３３は“１”を出力する。タイマ３４が制
御信号ｆの立ち上がりでタイマ値を“４”にセットする
（本実施の形態では、受信窓ｉの幅は“４”とする）。
タイマ値が“０”でないので、制御信号ｇは“１”とな
り、最大値検出回路３５は動作を開始し、前サンプルま
での相関値（受信窓ｉの立ち下がりでリセットされてい
るので“０”）と今回の相関値ａを比較して、今回の方
が大きいので、１サンプル時間よりも短い間“１”を出
力し、最大値を入れ替える。ラッチ回路３６では、制御
信号ｈの立ち上がりでカウンタ値ｃを取り込む。時刻ｔ
２では、比較器３３は“１”を出力し続ける。タイマ３
４は、タイマ値をデクリメントして“３”とする。タイ
マ値が“０”でないので、制御信号ｇは“１”が出力さ
れる。最大値検出回路３５は、制御信号ｇが“１”なの
で動作し、前サンプルまでの相関値と現サンプルの相関
値とを比較して、今回の方が大きいので、１サンプル時
間より短い間“１”を出力し、最大値を入れ替える。ラ
ッチ回路３６では、制御信号ｈの立ち上がりでカウンタ
値ｃを取り込む。時刻ｔ３では、比較器３３は“１”を
出力し続ける。タイマ３４は、タイマ値をデクリメント
して“２”とする。タイマ値が“０”でないので、制御
信号ｇは“１”が出力される。最大値検出回路３５は、
制御信号ｇが“１”なので動作し、前サンプルまでの相
関値と現サンプルの相関値とを比較して、今回の方が大
きいので、１サンプル時間より短い間“１”を出力し、
最大値を入れ替える。ラッチ回路３６では、制御信号ｈ
の立ち上がりでカウンタ値ｃを取り込む。時刻ｔ４で
は、比較器３３は“１”を出力し続け。タイマ３４は、
タイマ値をデクリメントして“１”とする。タイマ値が
“０”でないので、制御信号ｇは“１”が出力される。
最大値検出回路３５は、制御信号ｇが“１”なので動作
し、前サンプルまでの相関値と現サンプルの相関値とを
比較して、前回までの方が大きいので“０”を出力す
る。ラッチ回路３６では、制御信号ｈが“０”なので動
作しない。時刻ｔ５では、相関値ａはしきい値を下回る
ので、比較器３３は“０”を出力する。タイマ３４は、
タイマ値をデクリメントして“０”とする。タイマ値
が”０”なので、制御信号ｇは“０”となり、最大値検
出回路３５は動作しない。時刻ｔ６からｔ１０まではタ
イマ３４からの制御信号ｇが“０”なので、最大値検出
回路３５は動作せず、ラッチ回路３６は、相関値が最大
の受信時刻を保持する。
しきい値を越えないので、比較器３３は制御信号ｆとし
て“０”を出力し、タイマ３４のタイマ値が“０”なの
で、制御信号ｇも“０”で、最大値検出回路３５は動作
しない。時刻ｔ１では、相関値ａはしきい値を越えるの
で、比較器は３３は“１”を出力する。タイマ３４が制
御信号ｆの立ち上がりでタイマ値を“４”にセットする
（本実施の形態では、受信窓ｉの幅は“４”とする）。
タイマ値が“０”でないので、制御信号ｇは“１”とな
り、最大値検出回路３５は動作を開始し、前サンプルま
での相関値（受信窓ｉの立ち下がりでリセットされてい
るので“０”）と今回の相関値ａを比較して、今回の方
が大きいので、１サンプル時間よりも短い間“１”を出
力し、最大値を入れ替える。ラッチ回路３６では、制御
信号ｈの立ち上がりでカウンタ値ｃを取り込む。時刻ｔ
２では、比較器３３は“１”を出力し続ける。タイマ３
４は、タイマ値をデクリメントして“３”とする。タイ
マ値が“０”でないので、制御信号ｇは“１”が出力さ
れる。最大値検出回路３５は、制御信号ｇが“１”なの
で動作し、前サンプルまでの相関値と現サンプルの相関
値とを比較して、今回の方が大きいので、１サンプル時
間より短い間“１”を出力し、最大値を入れ替える。ラ
ッチ回路３６では、制御信号ｈの立ち上がりでカウンタ
値ｃを取り込む。時刻ｔ３では、比較器３３は“１”を
出力し続ける。タイマ３４は、タイマ値をデクリメント
して“２”とする。タイマ値が“０”でないので、制御
信号ｇは“１”が出力される。最大値検出回路３５は、
制御信号ｇが“１”なので動作し、前サンプルまでの相
関値と現サンプルの相関値とを比較して、今回の方が大
きいので、１サンプル時間より短い間“１”を出力し、
最大値を入れ替える。ラッチ回路３６では、制御信号ｈ
の立ち上がりでカウンタ値ｃを取り込む。時刻ｔ４で
は、比較器３３は“１”を出力し続け。タイマ３４は、
タイマ値をデクリメントして“１”とする。タイマ値が
“０”でないので、制御信号ｇは“１”が出力される。
最大値検出回路３５は、制御信号ｇが“１”なので動作
し、前サンプルまでの相関値と現サンプルの相関値とを
比較して、前回までの方が大きいので“０”を出力す
る。ラッチ回路３６では、制御信号ｈが“０”なので動
作しない。時刻ｔ５では、相関値ａはしきい値を下回る
ので、比較器３３は“０”を出力する。タイマ３４は、
タイマ値をデクリメントして“０”とする。タイマ値
が”０”なので、制御信号ｇは“０”となり、最大値検
出回路３５は動作しない。時刻ｔ６からｔ１０まではタ
イマ３４からの制御信号ｇが“０”なので、最大値検出
回路３５は動作せず、ラッチ回路３６は、相関値が最大
の受信時刻を保持する。
【００２４】このように、上記第３の実施の形態では、
受信タイミング検出回路３１の最大値検出回路３５が、
既知のシンボルが受信された時刻からタイマ３４によっ
て指定されたある一定時間の間に、相関値が最大の受信
時刻を検出し、ラッチ回路３６がその受信時刻を保持す
るので、先行波と遅延波が同時に存在する場合でも、先
行波の受信時刻を正確に検出することができる。
受信タイミング検出回路３１の最大値検出回路３５が、
既知のシンボルが受信された時刻からタイマ３４によっ
て指定されたある一定時間の間に、相関値が最大の受信
時刻を検出し、ラッチ回路３６がその受信時刻を保持す
るので、先行波と遅延波が同時に存在する場合でも、先
行波の受信時刻を正確に検出することができる。
【００２５】（実施の形態４）図７は本発明の第４の実
施の形態における同期装置の受信タイミング検出回路の
構成を示すものである。同期装置全体の構成は、図１に
示す第１の実施の形態と同じであり、その中の受信タイ
ミング検出回路の構成のみが異なる。図７において、４
１は受信タイミング検出回路の全体を示し、４２はスイ
ッチ、４３はしきい値を格納するメモリ、４４はメモリ
４３のしきい値と相関値ａとを比較し、相関値ａの方が
大きい場合に制御信号ｊとして“１”を出力し、小さい
時には”０”を出力する比較器、４５は比較器４４の制
御信号ｊの立ち上がりでカウンタ値ｃを取り込むラッチ
回路Ａ、４６は比較器４４の制御信号ｊの立ち下がりで
カウンタ値ｃを取り込むラッチ回路Ｂ、４７はラッチ回
路Ａ４５の出力とラッチ回路Ｂ４６の出力との平均値を
求め、その値を既知シンボルの検出時刻とする平均回
路、４８はスイッチ４２のオン、オフを制御するスイッ
チ制御信号ｋを出力する窓制御回路であり、比較器４４
から出力される制御信号ｊの立ち下がりで制御信号ｋを
“０”にしてスイッチ４２をオフする。
施の形態における同期装置の受信タイミング検出回路の
構成を示すものである。同期装置全体の構成は、図１に
示す第１の実施の形態と同じであり、その中の受信タイ
ミング検出回路の構成のみが異なる。図７において、４
１は受信タイミング検出回路の全体を示し、４２はスイ
ッチ、４３はしきい値を格納するメモリ、４４はメモリ
４３のしきい値と相関値ａとを比較し、相関値ａの方が
大きい場合に制御信号ｊとして“１”を出力し、小さい
時には”０”を出力する比較器、４５は比較器４４の制
御信号ｊの立ち上がりでカウンタ値ｃを取り込むラッチ
回路Ａ、４６は比較器４４の制御信号ｊの立ち下がりで
カウンタ値ｃを取り込むラッチ回路Ｂ、４７はラッチ回
路Ａ４５の出力とラッチ回路Ｂ４６の出力との平均値を
求め、その値を既知シンボルの検出時刻とする平均回
路、４８はスイッチ４２のオン、オフを制御するスイッ
チ制御信号ｋを出力する窓制御回路であり、比較器４４
から出力される制御信号ｊの立ち下がりで制御信号ｋを
“０”にしてスイッチ４２をオフする。
【００２６】次に、本実施の形態における動作を図８を
参照しながら説明する。図８において、（ａ）は相関値
ａとしきい値、（ｂ）は比較器４４からの出力制御信号
ｊの値、（ｃ）は窓制御回路４８からのスイッチ制御信
号ｋの値、（ｄ）はラッチ回路Ａ４５から出力されるラ
ッチタイミング、（ｅ）はラッチ回路Ａ４５の出力、
（ｆ）はラッチ回路Ｂ４６から出力されるラッチタイミ
ング、（ｇ）はラッチ回路Ｂ４６の出力を示す。以下、
各時刻での動作を示す。
参照しながら説明する。図８において、（ａ）は相関値
ａとしきい値、（ｂ）は比較器４４からの出力制御信号
ｊの値、（ｃ）は窓制御回路４８からのスイッチ制御信
号ｋの値、（ｄ）はラッチ回路Ａ４５から出力されるラ
ッチタイミング、（ｅ）はラッチ回路Ａ４５の出力、
（ｆ）はラッチ回路Ｂ４６から出力されるラッチタイミ
ング、（ｇ）はラッチ回路Ｂ４６の出力を示す。以下、
各時刻での動作を示す。
【００２７】時刻ｔ０において、
１．比較器４４は、相関値ａがしきい値を越えないので
“０”を出力する。 ２．窓制御回路４８は、受信窓ｉによってスイッチ制御
信号ｋを“１”に設定する。 ３．スイッチ４２は、スイッチ制御信号ｋが“１”であ
るからオンする。 ４．ラッチ回路Ａ４５は、比較器４４の立ち上がりを検
出しないので出力は不定である。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出しないので出力は不定である。 ６．平均回路４７は、ラッチ回路Ａ４５とＢ４６の出力
がともに不定なので不定である。
“０”を出力する。 ２．窓制御回路４８は、受信窓ｉによってスイッチ制御
信号ｋを“１”に設定する。 ３．スイッチ４２は、スイッチ制御信号ｋが“１”であ
るからオンする。 ４．ラッチ回路Ａ４５は、比較器４４の立ち上がりを検
出しないので出力は不定である。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出しないので出力は不定である。 ６．平均回路４７は、ラッチ回路Ａ４５とＢ４６の出力
がともに不定なので不定である。
【００２８】時刻ｔ１において、
１．比較器４４は、相関値ａがしきい値を越えるので
“１”を出力する。 ２．窓制御回路４８は、比較器４４の出力ｊの立ち下が
りを検出しないのでスイッチ制御信号ｋは“１”のまま
である。 ３．スイッチ４２は、スイッチ制御信号ｋが“１”であ
るからオンしている。 ４．ラッチ回路Ａ４５は、比較器４４の立ち上がりを検
出してカウンタ値ｃを取り込み、“１”を出力する。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出しないので出力は不定である。 ６．平均回路４７は、ラッチ回路Ａ４５の出力は“１”
であるが、ラッチ回路Ｂ４６の出力が不定なので不定で
ある。
“１”を出力する。 ２．窓制御回路４８は、比較器４４の出力ｊの立ち下が
りを検出しないのでスイッチ制御信号ｋは“１”のまま
である。 ３．スイッチ４２は、スイッチ制御信号ｋが“１”であ
るからオンしている。 ４．ラッチ回路Ａ４５は、比較器４４の立ち上がりを検
出してカウンタ値ｃを取り込み、“１”を出力する。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出しないので出力は不定である。 ６．平均回路４７は、ラッチ回路Ａ４５の出力は“１”
であるが、ラッチ回路Ｂ４６の出力が不定なので不定で
ある。
【００２９】時刻ｔ２からｔ４において、
１．比較器４４は、相関値ａがしきい値を越えているの
で“１”を出力する。 ２．窓制御回路４８は、比較器４４の出力ｊの立ち下が
りを検出しないのでスイッチ制御信号ｋは“１”のまま
である。 ３．スイッチ４２は、スイッチ制御信号ｋが“１”であ
るからオンしている。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出しないので出力は不定である。 ６．平均回路４７は、ラッチ回路Ａ４５の出力は“１”
であるが、ラッチ回路Ｂ４６の出力が不定なので不定で
ある。
で“１”を出力する。 ２．窓制御回路４８は、比較器４４の出力ｊの立ち下が
りを検出しないのでスイッチ制御信号ｋは“１”のまま
である。 ３．スイッチ４２は、スイッチ制御信号ｋが“１”であ
るからオンしている。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出しないので出力は不定である。 ６．平均回路４７は、ラッチ回路Ａ４５の出力は“１”
であるが、ラッチ回路Ｂ４６の出力が不定なので不定で
ある。
【００３０】時刻ｔ５において、
１．比較器４４は、相関値ａがしきい値を下回るので
“０”を出力する。 ２．窓制御回路４８は、比較器４４の出力ｊの立ち下が
りを検出するのでスイッチ制御信号ｋを“０”にする。 ３．スイッチ４２は、スイッチ制御信号ｋが“０”であ
るからオフする。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出してカウンタ値ｃを取り込み、“５”を出力する。 ６．平均回路４７は、ラッチ回路Ａ４５の出力である
“１”と、ラッチ回路Ｂ４６の出力である“５”との平
均を求め、“３”を出力する。
“０”を出力する。 ２．窓制御回路４８は、比較器４４の出力ｊの立ち下が
りを検出するのでスイッチ制御信号ｋを“０”にする。 ３．スイッチ４２は、スイッチ制御信号ｋが“０”であ
るからオフする。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、比較器４４の立ち下がりを検
出してカウンタ値ｃを取り込み、“５”を出力する。 ６．平均回路４７は、ラッチ回路Ａ４５の出力である
“１”と、ラッチ回路Ｂ４６の出力である“５”との平
均を求め、“３”を出力する。
【００３１】時刻ｔ６において、
１．窓制御回路４８は、スイッチ制御信号ｋとして
“０”を出力し続ける。 ２．スイッチ４２は、スイッチ制御信号ｋが“０”であ
るからオフしている。 ３．比較器４４は、相関値ａ（スイッチ４２がオフして
いるので“０”）がしきい値を越えないので“０”を出
力する。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、“５”を出力し続ける。 ６．平均回路４７は、“３”を出力し続ける。
“０”を出力し続ける。 ２．スイッチ４２は、スイッチ制御信号ｋが“０”であ
るからオフしている。 ３．比較器４４は、相関値ａ（スイッチ４２がオフして
いるので“０”）がしきい値を越えないので“０”を出
力する。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、“５”を出力し続ける。 ６．平均回路４７は、“３”を出力し続ける。
【００３２】時刻ｔ７からｔ１０において、
１．窓制御回路４８は、スイッチ制御信号ｋとして
“０”を出力し続ける。 ２．スイッチ４２は、スイッチ制御信号ｋが“０”であ
るからオフしている。 ３．比較器４４は、相関値ａ（スイッチ４２がオフして
いるので“０”）がしきい値を越えないので“０”を出
力する。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、“５”を出力し続ける。 ６．平均回路４７は、“３”を出力し続ける。
“０”を出力し続ける。 ２．スイッチ４２は、スイッチ制御信号ｋが“０”であ
るからオフしている。 ３．比較器４４は、相関値ａ（スイッチ４２がオフして
いるので“０”）がしきい値を越えないので“０”を出
力する。 ４．ラッチ回路Ａ４５は、“１”を出力し続ける。 ５．ラッチ回路Ｂ４６は、“５”を出力し続ける。 ６．平均回路４７は、“３”を出力し続ける。
【００３３】このように、上記第４の実施の形態では、
受信タイミング検出回路４１のラッチ回路Ａ４５が、相
関値ａが最初にしきい値を越えた第１の時刻を検出し、
ラッチ回路Ｂ４６が、この第１の時刻から相関値ａが最
初にしきい値を下回った第２の時刻を検出し、平均回路
４７が、第１の時刻と第２の時刻との平均値を求め、そ
れを既知のシンボルの受信時刻とするので、先行波と遅
延波が同時に存在する場合でも、先行波の受信時刻を正
確に検出することができる。
受信タイミング検出回路４１のラッチ回路Ａ４５が、相
関値ａが最初にしきい値を越えた第１の時刻を検出し、
ラッチ回路Ｂ４６が、この第１の時刻から相関値ａが最
初にしきい値を下回った第２の時刻を検出し、平均回路
４７が、第１の時刻と第２の時刻との平均値を求め、そ
れを既知のシンボルの受信時刻とするので、先行波と遅
延波が同時に存在する場合でも、先行波の受信時刻を正
確に検出することができる。
【００３４】なお、この第４の実施の形態では、第３の
実施の形態のような最大値検出を行っていないので、ハ
ードウエアで実現した場合の回路規模や、ソフトウエア
で実現した場合の演算ステップ数を削減することができ
る。また、相関値が最大値の受信時刻に対して対称の場
合は、第３の実施の形態と第４の実施の形態では同じ結
果が得られるので、実現が簡単な第４の実施の形態がよ
り好ましいと言える。さらに、相関値が最大値の受信時
刻に対して対称でない場合は、第４の実施の形態では既
知のシンボルの受信時刻（相関値が最大となる時刻）が
検出できないので、この場合は第３の実施の形態が好ま
しいと言える。
実施の形態のような最大値検出を行っていないので、ハ
ードウエアで実現した場合の回路規模や、ソフトウエア
で実現した場合の演算ステップ数を削減することができ
る。また、相関値が最大値の受信時刻に対して対称の場
合は、第３の実施の形態と第４の実施の形態では同じ結
果が得られるので、実現が簡単な第４の実施の形態がよ
り好ましいと言える。さらに、相関値が最大値の受信時
刻に対して対称でない場合は、第４の実施の形態では既
知のシンボルの受信時刻（相関値が最大となる時刻）が
検出できないので、この場合は第３の実施の形態が好ま
しいと言える。
【００３５】
【発明の効果】本発明は、上記実施の形態から明らかな
ように、先行波と遅延波が両方とも受信されている場合
には、検出タイミングを先行波に合わせるようにしたの
で、遅延波の影響を除去することができ、先行波と遅延
波が同時に存在する場合でも、先行波の受信時刻を正確
に検出することができる。
ように、先行波と遅延波が両方とも受信されている場合
には、検出タイミングを先行波に合わせるようにしたの
で、遅延波の影響を除去することができ、先行波と遅延
波が同時に存在する場合でも、先行波の受信時刻を正確
に検出することができる。
【図１】本発明の第１の実施の形態における同期装置の
構成を示すブロック図
構成を示すブロック図
【図２】本発明の第１の実施の形態における動作を示す
タイミング図
タイミング図
【図３】本発明の第２の実施の形態における同期装置の
構成を示すブロック図
構成を示すブロック図
【図４】本発明の第２の実施の形態における動作を示す
タイミング図
タイミング図
【図５】本発明の第３の実施の形態における同期装置の
構成を示すブロック図
構成を示すブロック図
【図６】本発明の第３の実施の形態における動作を示す
タイミング図
タイミング図
【図７】本発明の第４の実施の形態における同期装置の
構成を示すブロック図
構成を示すブロック図
【図８】本発明の第４の実施の形態における動作を示す
タイミング図
タイミング図
【図９】従来例における同期装置の構成を示すブロック
図
図
【図１０】従来例における動作を示すタイミング図
１、２ Ａ／Ｄ変換器
３ 相関回路
４ メモリ
５ 相関器
６ メモリ
７ パワ検出回路
８ 受信タイミング検出回路
９ スイッチ
１０ 比較器
１１ メモリ
１２ ラッチ回路
１３ 受信窓制御回路
１４ カウンタ
１５ デコーダ
１６ タイミング補正値検出回路
１７ ヒストグラム回路
１８ 比較器
１９ メモリ
２０ 補正値検出回路
２１ メモリ
３１ 受信タイミング検出回路
３２ メモリ
３３ 比較器
３４ タイマ
３５ 最大値検出回路
３６ ラッチ回路
４１ 受信タイミング検出回路
４２ スイッチ
４３ メモリ
４４ 比較器
４５ ラッチ回路Ａ
４６ ラッチ回路Ｂ
４７ 平均回路
４８ 窓制御回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 上 杉 充
神奈川県横浜市港北区綱島東四丁目３番
１号 松下通信工業株式会社内
(72)発明者 二 木 貞 樹
石川県金沢市彦三町二丁目１番45号 株
式会社松下通信金沢研究所内
(72)発明者 鈴 木 博
東京都港区虎ノ門二丁目10番１号 エ
ヌ・ティ・ティ移動通信網株式会社内
(72)発明者 吉 野 仁
東京都港区虎ノ門二丁目10番１号 エ
ヌ・ティ・ティ移動通信網株式会社内
(56)参考文献 特開 平７−250120（ＪＰ，Ａ)
特開 平８−56218（ＪＰ，Ａ)
特開 平９−247231（ＪＰ，Ａ)
特開 平８−262127（ＪＰ，Ａ)
特許3160517（ＪＰ，Ｂ２)
特許3073919（ＪＰ，Ｂ２)
特許3107995（ＪＰ，Ｂ２)
特許3207057（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00
H04L 7/00
Claims (2)
- 【請求項１】 Ａ／Ｄ変換した受信信号と既知のパタン
との相関処理を行って送信時に送信信号に挿入された既
知のパタンの受信時期を検出する同期装置において、受
信信号と既知のパタンとの相関を取る相関手段と、得ら
れた相関値と予め定めたしきい値とを比較して、相関値
がしきい値よりも大きい場合に既知のシンボルが受信さ
れたと判定するとともに、既知のシンボルが受信された
時はそれ以降の既知のシンボルの検出を停止してその受
信時刻を保持する受信タイミング検出手段と、前記相関
手段および受信タイミング検出手段に受信時刻情報を送
出する受信窓制御手段とを備えた同期装置。 - 【請求項２】 受信時刻のヒストグラムを作成して、受
信時刻の回数があるしきい値を越えた場合に、受信機の
再生した既知のパタンが受信される時刻と実際に既知の
パタンが受信される時刻との差が検出されたと判定し、
基準時間を送信機に対して合わせるため、受信機の基準
時間を作るタイマの長さを１回だけ増減させて、タイミ
ング補正値を出力するタイミング補正値検出手段を備え
た請求項１記載の同期装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05064696A JP3447882B2 (ja) | 1996-03-07 | 1996-03-07 | 同期装置 |
| US08/810,767 US6289064B1 (en) | 1996-03-07 | 1997-03-05 | Synchronization equipment |
| EP97103759A EP0794635B1 (en) | 1996-03-07 | 1997-03-06 | Synchronization equipment |
| EP05018484A EP1598977A3 (en) | 1996-03-07 | 1997-03-06 | Synchronization equipment |
| DE69737220T DE69737220T2 (de) | 1996-03-07 | 1997-03-06 | Synchronisationsgerät |
| CNB971030502A CN1136690C (zh) | 1996-03-07 | 1997-03-07 | 同步装置 |
| KR1019970007687A KR100246030B1 (ko) | 1996-03-07 | 1997-03-07 | 동기장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05064696A JP3447882B2 (ja) | 1996-03-07 | 1996-03-07 | 同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247230A JPH09247230A (ja) | 1997-09-19 |
| JP3447882B2 true JP3447882B2 (ja) | 2003-09-16 |
Family
ID=12864719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05064696A Expired - Fee Related JP3447882B2 (ja) | 1996-03-07 | 1996-03-07 | 同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447882B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335443B1 (ko) * | 1999-06-15 | 2002-05-04 | 윤종용 | 직교주파수분할다중변조 신호의 심볼 타이밍 및 주파수 동기 장치 및 방법 |
| WO2002087141A1 (fr) * | 2001-04-16 | 2002-10-31 | Matsushita Electric Industrial Co., Ltd. | Procede et appareil de synchronisation de trames |
-
1996
- 1996-03-07 JP JP05064696A patent/JP3447882B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09247230A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7826567B2 (en) | Method and apparatus for coarse and fine frequency and timing synchronisation | |
| EP0605188A2 (en) | Symbol and frame synchronization for a TDMA system | |
| GB2250874A (en) | Automatic gain control method and apparatus | |
| US8090062B2 (en) | Process for packet detection | |
| JP2004511954A (ja) | 時分割複信受信機用の自動利得制御 | |
| EP0789465A1 (en) | Method and apparatus for clock recovery | |
| JPH07250053A (ja) | 周期的同期パルスの発生装置およびその発生方法 | |
| JP3160517B2 (ja) | 同期装置 | |
| US6130920A (en) | Method and apparatus for accurate synchronization using symbol decision feedback | |
| JP3447882B2 (ja) | 同期装置 | |
| JP3980486B2 (ja) | 周波数オフセット推定器 | |
| KR100900277B1 (ko) | 이동전화수신기로전송된신호상에서동기를회복하기위한방법및장치 | |
| CN101999212A (zh) | 用于定时提前回路的延迟估计 | |
| JP2008182533A (ja) | フレーム同期装置、ｏｆｄｍ送受信装置及びフレーム同期方法 | |
| JPH10190619A (ja) | 同期装置 | |
| JP2007228040A (ja) | 受信パケット欠損対応ｐｌｌ装置 | |
| JPH0537511A (ja) | ユニークワード検出回路 | |
| JP2001156743A (ja) | 通信システム及びその受信装置 | |
| JP3686547B2 (ja) | 受信装置 | |
| JP3039365B2 (ja) | 受信同期位置制御方式 | |
| JP3716846B2 (ja) | シンボルタイミング推定装置 | |
| JP3447883B2 (ja) | 同期装置 | |
| JP2003110581A (ja) | 無線通信制御装置 | |
| JP2001211137A (ja) | データ伝送装置の同期制御方法 | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |