JP2004511954A - 時分割複信受信機用の自動利得制御 - Google Patents

Abstract

【課題】時分割複信（ＴＤＤ）、時分割多元接続（ＴＤＭＡ）、または時分割−符号分割多元接続（ＴＤ−ＣＤＭＡ）無線通信システム用の受信機においてチャネル推算を高速かつ正確に行うための自動利得制御（ＡＧＣ）方法および装置を提供する。
【解決方法】通信信号の時間スロットの各々をそれら時間スロットの各々の先頭部分に２相位相偏移変調（ＢＰＳＫ）フォーマットのプリアンブルを配置して構成した時分割複信（ＴＤＤ）通信システムにおける自動利得制御（ＡＧＣ）の方法およびシステムを提供する。このプリアンブルに基づくＡＧＣにより、信号強度の推算およびそれに基づく利得調整を高速化できるので、受信機におけるチャネル推算が改善される。すなわち、プリアンブルに続くデータバースト内のデータシンボル全部の受信を正確にし、ミドアンブルチャネル推算の精度を格段に上げることができる。また、ＴＤＤ受信機内のＡＧＣ回路を大幅に単純化できる。
【選択図】図２

Description

【０００１】
【発明の分野】
この発明は概括的には無線通信システムに関する。さらに詳細にいうと、この発明は時分割複信（ＴＤＤ）受信機、時分割多元接続（ＴＤＭＡ）受信機、または時分割−符号分割多元接続（ＴＤ−ＣＤＭＡ）受信機用の改良型自動利得制御（ＡＧＣ）回路に関する。簡単化のために、この明細書ではこの受信機をＴＤＤ受信機と呼ぶ。
【０００２】
【従来技術の説明】
ＴＤＤフレーム内の隣接時間スロット相互間で、データ伝送速度の変動または活性状態のユーザの数の変動により、電力が大幅に変動することが知られている。ＡＧＣ利得を正しく算定するために、初めのＮ個のシンボルのシンボル電力をそれらシンボルの受信時にＡＧＣ回路で推算する。この推算の期間中に利得制御が不完全であればシンボルが把握できなくなってデータ推算が不可能になる。利得推算の初期の精度によっては、この推算過程には長い時間を要する。
【０００３】
通常のＴＤＤフレームは１５個の時間スロットを含む。それら時間スロットの各々はミドアンブルで分けられた二つのデータバーストと、そのフレームの終端を構成するガード期間とを含む。それらデータバーストで所望のデータを送信し、ミドアンブルはチャネル推算の実行に用いられる。ミドアンブルをチャネル推算に用いるので、対象チャネルの正確な推算を達成するには利得が時間スロット全体にわたって一定でなければならない。
【０００４】
従来技術によるＡＧＣ手法は欠点を伴う。すなわち、受信したＴＤＤフレームの中の符号の数およびそれら符号の相対的電力は未知であるので、ＡＧＣ回路は利得を正しいレベルに調整するのに不必要に長い時間を要する。推算したシンボルの判定のために受信機は時間スロット分のデータを受信して上記ミドアンブルに基づきチャネル推算を行う。このチャネル推算は、利得が一定でシンボルの電力が推算処理の期間全体にわたって既知であるものと仮定している。ＡＧＣがミドアンブルの期間またはどちらかのデータバーストの期間に活性状態にあれば、チャネル推算への干渉が生じ得る。ＴＤＤフレームの初めのいくつかのデータシンボルの信号強度がそのフレームの残りの部分よりも著しく小さい場合は、それらデータシンボルは信号強度が小さいために正しく受信されない可能性がある。したがって、この従来技術によるチャネル推算は低速で不正確な推算になる。
【０００５】
【発明の概要】
この発明は、利得推算のためのプリアンブルを含む高度化したＴＤＤフレーム構成を用い、この高度化したＴＤＤフレームを活用する方法および装置を含む。このプリアンブルは、ＡＧＣ回路による受信信号の電力レベルの推算およびそれに基づく利得レベルの調整の高速化を可能にする。これによって、データバースト中のデータシンボル全部の正しい受信が可能になり、ミドアンブルチャネル推算が格段に正確になる。また、ＴＤＤ受信機内のＡＧＣ回路の大幅な単純化を可能にする。２値位相偏移変調（ＢＰＳＫ）フォーマットのプリアンブルを用いることによって、さらに著しい改良が得られる。
【０００６】
【好ましい実施例の詳細な説明】
図１はプリアンブル１１、二つのデータバースト１２および１６、ミドアンブル１４、二つのトランスポートフォーマット組合せ標識（ＴＦＣＩ）期間１５および１７、およびガード期間１８を有する高度化したＴＤＤ通信信号バースト１０を示す。図示のとおり、通信信号バースト１０はＴＤＤ信号構成の時間スロット１個を構成する。上記二つのデータバースト１２および１６は、ミドアンブル１４および二つのＴＦＣＩ期間１５および１７によって分けられている。
【０００７】
ＴＤＤ通信信号バースト１０の各部分は互いに異なる機能をサポートする。ミドアンブル１４は送信チャネルの推算を容易にする。二つのデータバースト１２および１６は通信信号バースト１０のデータ搬送部分を構成し、所望のデータのトランスポートに用いられる。通信システムの管理機能はトランスポートセットを用いて処理する。ＴＦＣＩ期間１５および１７はこれらトランスポートセットと関連する情報ビットを蓄積し、通信信号バースト１０の中におけるデータのパーティションの仕方について受信機に指示する。ガード期間１８には情報はなく、相続く時間スロット相互間の境界間隙を構成する。
【０００８】
この発明によると、プリアンブル１１は一つ以上のシンボルを含む。このプリアンブル１１は２相位相偏移変調（ＢＰＳＫ）フォーマットにするのが好ましいが、それは必要条件ではない。ＢＰＳＫ信号は２乗するだけで電力推算が簡単にできるので、このＢＰＳＫシンボルフォーマットが好ましい。通信信号フォーマットの上記以外の部分は直角位相偏移変調（ＱＰＳＫ）信号フォーマットとする。プリアンブル１１を含めることによって、信号の電力レベルの推算が容易になる。プリアンブル１１はランダムに発生して固定符号系列として維持した擬似ランダム系列とするのが好ましい。この擬似ランダム系列はどの時間スロットについても同じであるので、システムに単一の相関器を要するだけで同期が単純になる。また、擬似ランダム信号は最大限のスペクトラム拡散をもたらし、不都合な信号電力集中を回避できる。さらに、擬似ランダム信号の利用により信号の中のＤＣバイアスの消去が可能になる。
【０００９】
図２はプリアンブル１１を利用したこの発明による自動利得制御（ＡＧＣ）回路の簡略化したブロック図である。このＡＧＣ回路３０は、電圧制御可変減衰器３９、Ａ−Ｄ変換器３４、スイッチ４１、電力推算ユニット３５、基準電力源４７、加算器３６、帰還フィルタ３７、およびＤ−Ａ変換器３８を含む。スイッチ４１、電力推算ユニット３５、基準電力源３２、加算器３６、帰還フィルタ３７およびＤ−Ａ変換器３８は帰還ループ４３を構成する。
【００１０】
ＶＶＡ３９は入力信号を受けて、出力信号レベルを後段の信号処理に備えて一定値に保つように増幅器利得を調節するＡＧＣ回路に用いられる標準的な電子デバイスである。Ａ−Ｄ変換器３４はＶＶＡ３９からアナログ信号出力を受けてディジタル信号３３を出力する。電力推算ユニット３５は、ディジタル信号３３を受けて、通信信号バースト１０を構成するシンボル系列の電力レベルの平均値をとるようにそのディジタル信号を所定のアルゴリズムで算術的に信号処理する。電力推算は次の式、すなわち
【式１】

を用いて行うのが好ましい。
【００１１】
この平均電力レベルは加算器３６の第１の入力に電力推算信号４３として供給される。この加算器３６は二つの入力信号、すなわち（１）電力推算ユニット３５からの電力推算出力信号４３、および（２）基準電力源４７からの電力基準信号３２の二つの入力信号の単純な和を算出する。基準電力源４７からの電力基準信号３２は極性負の信号とするのが好ましいので、電力基準信号３２を電力推算信号４３から減算して誤差信号４０を生ずる。この誤差信号４０を帰還フィルタ３７に入力する。帰還フィルタ３７は積分器または低域フィルタで構成する。帰還フィルタ３７は、誤差信号４０の安定性を確保して平滑化するように帰還ループの時定数を設定する。フィルタ出力信号４８をスイッチ４１に入力する。
【００１２】
スイッチ４１はフィルタ出力信号４８が所定の許容閾値以下であるか否かを判定する。許容閾値以下である場合はスイッチ４１はフィルタ出力信号をホールドして、スイッチ出力信号４９をスイッチ開放時のフィルタ出力信号４８と同じレベルに維持する。フィルタ出力信号４８が上記許容閾値以下でない場合は、スイッチ４１によりフィルタ出力４８を帰還フィルタ３７通過の先行値から変動する状態にする。次に、スイッチ出力信号４９をＤ−Ａ変換器３８によりアナログ信号５０に変換し、このアナログ信号５０をＶＶＡ３９の利得の調整のための制御信号として用いる。Ａ−Ｄ変換器３４およびＤ−Ａ変換器３８は周知であり、この分野で広く用いられているので詳述を要しない。
【００１３】
図３を参照すると、この発明による好ましい方法１００が示してある。ステップ１０１で通信信号バースト３１がＶＶＡ３９を初めに通過するとこの方法は開始され、このバースト３１はＡ−Ｄ変換器３４によりディジタル信号に変換される。ディジタル信号３３は帰還ループ４３に入り、ステップ１０２で電力推算ユニット３２により信号処理される。負の基準電力信号３２を上記電力推算値と加算器３６で加算し、誤差信号４０を生ずる（ステップ１０３）。この誤差信号４０を帰還フィルタ３７で平均化する（ステップ１０４）。判定ステップ１０５を、誤差信号４０が十分に低いか否か（すなわち閾値よりも低いか否か）の判定のために、実行し、チャネル推算プロセスを完結する。誤差信号４０が上記の誤差閾値よりも小さい場合は、チャネル推算過程は完結し、帰還ループ４３がスイッチ４１によりその時間スロットの残りの帰還にわたりＶＶＡ３９制御信号を一定に維持する（ステップ１０６）。
【００１４】
しかし、誤差信号が許容限度を超える場合は、フィルタ３７からの制御信号をＤ−Ａ変換器３８により変換してＶＶＡ３９への制御信号として用い（ステップ１０７）、チャネル推算を反復する。上記電力推算過程および減衰量調整過程を、プリアンブルの２番目のシンボル以降も誤差の受入れ可能なレベルへの低下およびスイッチ４１の駆動の時点まで継続する。次に、その時間スロットの残りの期間にわたってＶＶＡ３９による減衰を固定する。この動作を各時間スロットについて反復するのが好ましい。
【００１５】
この発明によるプリアンブル利用の利点の一つは、ハードウェアについていうと、Ａ−Ｄ変換器３４の所要サイズを小さくできることである。この発明によるＡ−Ｄ変換器３４の通常のサイズは、諸要求に左右されるが６ビット乃至１０ビットである。
【図面の簡単な説明】
【図１】プリアンブル付きの高度化したＴＤＤ通信信号バーストの説明図。
【図２】図１の通信信号バーストを信号処理するＡＧＣ回路のブロック図。
【図３】図２の回路を用いたチャネル推算の方法の流れ図。
【符号の説明】
１０　　　　　通信信号バースト
１１　　　　　プリアンブル
１２、１６　　データ
１４　　　　　ミドアンブル
１５、１７　　トランスポートフォーマット組合せ標識（ＴＦＣＩ）
１８　　　　　ガード期間
３０　　　　　自動利得制御（ＡＧＣ）回路
３４　　　　　Ａ−Ｄ変換器
３５　　　　　電力推算ユニット
３６　　　　　加算器
３７　　　　　フィルタ
４１　　　　　スイッチ
３８　　　　　Ｄ−Ａ変換器
３９　　　　　可変減衰器
１００　　　　本発明による好適な方法
１０１　　　　信号の初期利得／減衰
１０２　　　　チャネル電力推算値を算定する
１０３　　　　電力推算値に所定の電力基準値を加算して誤差信号を発生
する
１０４　　　　誤差信号を所定の誤差許容値ＥＴと比較する
１０５　　　　ＥはＥＴよりも小さいか？
１０６　　　　帰還ループをホールドする
１０７　　　　正／負誤差に応じて減衰器を調整する

Claims (4)

1. 各々が複数の節に分けられた互いに相続く複数の時間スロットに通信信号を分割する時分割複信（ＴＤＤ）無線通信システムであって、
   前記時間スロットの初めに配置した２相位相偏移変調（ＢＰＳＫ）フォーマットのプリアンブルと、
   前記時間スロットの中心に配置したミドアンブルと、
   一対のデータパケットと、
   前記ミドアンブルと前記データパケットの一方との間に各々が配置されている二つのトランスポートフォーマット組合せ標識（ＴＦＣＩ）節と、
   前記時間スロットの末尾に配置したガード期間と
   を含むＴＤＤ無線通信システム。
2. 前記プリアンブルが擬似ランダム系列であって、前記時間スロットの全てについて共通の系列である請求項１記載のシステム。
3. 通信信号の時間スロットの各々がＢＰＳＫプリアンブルを含む時分割複信（ＴＤＤ）通信システムにおける自動利得制御（ＡＧＣ）の方法であって、
   前記信号を推算する過程と、
   前記信号を所定の電力基準値と比較する過程と、
   前記比較に基づき誤差信号を算定する過程と、
   前記通信信号の減衰量を調整する過程と
   を含む方法。
4. 前記プリアンブルが擬似ランダム系列であって、前記時間スロットの全てについて共通の系列である請求項３記載の方法。

Images