KR100636512B1 - 비터비 복호기의 가지 메트릭 장치 - Google Patents

비터비 복호기의 가지 메트릭 장치 Download PDF

Info

Publication number
KR100636512B1
KR100636512B1 KR1019990036696A KR19990036696A KR100636512B1 KR 100636512 B1 KR100636512 B1 KR 100636512B1 KR 1019990036696 A KR1019990036696 A KR 1019990036696A KR 19990036696 A KR19990036696 A KR 19990036696A KR 100636512 B1 KR100636512 B1 KR 100636512B1
Authority
KR
South Korea
Prior art keywords
codeword
distance
butterfly
value
branch
Prior art date
Application number
KR1019990036696A
Other languages
English (en)
Other versions
KR20010020012A (ko
Inventor
고성욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990036696A priority Critical patent/KR100636512B1/ko
Publication of KR20010020012A publication Critical patent/KR20010020012A/ko
Application granted granted Critical
Publication of KR100636512B1 publication Critical patent/KR100636512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4115—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors list output Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Abstract

본 발명은 비터비 복호기(Viterbi Decoder)의 가지 메트릭(Branch Metric) 장치에 관한 것으로, 특히 가지 길이를 계산하는 부분을 버터플라이(Butterfly) 특성을 고려한 룩업 테이블(Look-up Table) 또는 카운터(Counter)로 간단히 구성하도록 한 비터비 복호기의 가지 메트릭 장치에 관한 것이다.
본 발명은 데이터를 합산하는 다수 개의 합산기를 구비하는 비터비 복호기의 가지 메트릭 장치에 있어서, 길쌈 부호기에 따라 한 버터플라이 내에 하나의 코드워드를 생성시키는 코드워드 발생부와; 상기 코드워드 발생부에서 생성시킨 코드워드 값을 토글하는 인버터부와; 한 버터플라이 내에 상기 코드워드 발생부에서 생성시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 합산기에 인가하는 제1디스턴스 계산부와; 한 버터플라이 내에 상기 인버터부에서 토글시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 합산기에 인가하는 제2디스턴스 계산부와; 현재의 상태 값을 저장하고 있다가 상기 합산기에 인가하는 상태 메모리를 포함하여 이루어진 것을 특징으로 한다.

Description

비터비 복호기의 가지 메트릭 장치 {a Branch Metric Apparatus of the Viterbi Decoder}
도 1은 종래 비터비 복호기(Viterbi Decoder)를 나타낸 구성 블록도.
도 2는 도 1에 있어 가지 메트릭 계산부(Branch Metric Calculation)와 그 주변 회로의 구성을 나타낸 블록도.
도 3은 도 1에 있어 코딩 비율(Coding Rate; Rc)이 '1/2'인 경우에 가지 메트릭 계산부의 코드워드 버터플라이(Code-word Butterfly) 경우의 수를 나타낸 도면.
도 4는 도 1에 있어 코딩 비율(Rc)이 '1/3'인 경우에 가지 메트릭 계산부의 코드워드 버터플라이 경우의 수를 나타낸 도면.
도 5는 본 발명의 실시예에 따른 비터비 복호기의 가지 메트릭 장치를 나타낸 구성 블록도.
도 6은 도 5에 있어 버터플라이 형성을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 코드워드 발생부(Code-word Generator)
INT : 인버터부(Inverter)
22, 23 : 디스턴스 계산부(Distance Measure)
24 : 상태 메모리(State Memory)
25-1 ~ 25-4 : 합산기(Adder)
본 발명은 비터비 복호기의 가지 메트릭 장치에 관한 것으로, 특히 가지 길이를 계산하는 부분을 버터플라이 특성을 고려한 룩업 테이블(Look-up Table) 또는 카운터(Counter)로 간단히 구성하도록 한 비터비 복호기의 가지 메트릭 장치에 관한 것이다.
일반적으로, 비터비 복호기는 오류 복구 코드의 일종인 컨벌루션 코드(Convolutional Code)를 디코딩(Decoding)하는 장치로 비터비 복호법을 사용하는데, 해당 비터비 복호법은 컨벌루션 인코딩(Encoding)된 비교적 짧은 코드에 대해서도 거의 최적 기법이고 해당 알고리즘은 계단형 트리(Tree) 구조의 양끝 노드(Node) 사이에서 최적의 최단, 최소 비용 경로를 추적하는 동적 프로그래밍(Programming) 해법으로서 그 응용 분야로는 주로 변형된 화상이나 음성 패턴(Pattern)으로 인식하는 기법으로 많이 사용되고 있다.
해당 비터비 복호기는 도 1에 도시된 바와 같이, 심볼 데이터(Symbol Data)와 코드워드의 거리를 계산하는 가지 메트릭 계산부(11)와, 해당 가지 메트릭 계산부(11)로부터 인가되는 데이터를 합산하여 비교하고 선택하는 ACS(Add Compare Select; 12)와, 해당 ACS(12)로부터 인가되는 데이터를 역추적(Trace-back)하는 역추적 장치부(Trace-back Block; 13)와, 해당 ACS(12)로부터 인가되는 데이터를 저장하는 경로 메모리(Path Memory; 14)와, 클럭 신호와 리셋 신호를 인가받고 해당 모든 구성 블록의 동작을 제어하는 디코더 제어기(Decoder Controller; 15)를 포함하여 이루어져 있다.
그리고, 해당 가지 메트릭 계산부(11)와 그 주변 회로의 구성은 도 2에 도시된 바와 같이, 해당 가지 메트릭 계산부(11)에는 코드워드를 생성하는 코드워드 발생부(11-1)와, 해당 코드워드 발생부(11-1)로부터 인가되는 코드워드 값과 입력되는 심볼 데이터 값과의 차이를 구하는 두 개의 디스턴스 계산부(11-2, 11-3)를 포함하여 이루어져 있으며, 해당 ACS(12)에는 네 개의 가지 합산기(12-1 ~ 12-4)를 포함하여 이루어져 있다.
상술한 바와 같이 구성된 비터비 복호기의 동작을 간략하게 살펴보면 다음과 같다.
먼저, 클럭 신호에 동기화되어 심볼 데이터가 비터비 복호기로 인가되는데, 직렬로 표현된 비트 열을 두 개의 4비트 쌍(Pair; C0, C1)으로 나타내어 가지 메트릭 계산부(11)에 병렬로 인가되어진다.
이에, 가지 메트릭 계산부(11)에서는 상기 입력되는 심볼 데이터와 코드워드의 거리를 계산하여 ACS(12)로 데이터를 인가해 주는데, 트렐리스 다이어그램(Trellis Diagram)에서 각 상태에 연결된 가지의 코드워드 값과 수신워드 값과의 차이 값을 구하고 이를 상기 ACS(12)에 제공해 준다.
한편, 일반적인 비터비 부호기에서는 입력 데이터가 '0'이면 상위 가지(Up-branch)를 선택하고 입력 데이터가 '1'이면 하위 가지(Down-branch)를 선택한다.
만약, 길쌈 부호기의 구속장(Constants Length; K)이 '9'인 경우, 트렐리스 다이어그램에 총 2K-1(= 29-1 = 256) 개의 상태가 존재하게 되는데, 각 상태마다 2 개의 가지를 형성하고 있어 총 2×2K-1(= 2×29-1 = 512) 개의 가지 값을 가지게 된다.
즉, 상기 가지 메트릭 계산부(11)에서는 수신된 입력 심볼 데이터와 코드워드의 거리를 계산하여 총 512 개의 가지를 계산하게 되며, 상기 ACS(12)로 4 개의 가지 값이 넘겨져 합산되고 비교되고 선택되어지는 단계를 거치게 된다. 여기서, 한 개의 가지의 계산은 코딩 비율(Rc)이 '1/2'일 경우에는 두 개의 심볼 거리를 계산하여 더한 값이 된다.
그리고, 도 3은 코딩 비율(Rc)이 '1/2'일 경우에 IS-95A&B에서 명시된 길쌈 부호기에 상응되는 비터비 부호기의 가지의 쌍 경우의 수를 나타낸 도면이다. 해당 도 3에 도시된 바와 같이, 상기 가지 메트릭 계산부(11)는 버터플라이 형태로 계산이 이루어지는데, 두 개의 상태가 하나의 버터플라이를 형성한다.
그래서, 하나의 버터플라이 내에 4 개의 가지 값이 계산되고 총 128 개의 버 터플라이 계산이 이루어진다. 이때, 코드워드 값이 '0' 또는 '1'일 때, 각 상태는 가지 값이 동일한 값임을 알 수가 있다.
그러므로, 상기 가지 메트릭 계산부(11) 내에 구비되어 있는 코드워드 발생부(11-1)의 실제 크기는 각 상태마다 2 개의 가지의 코드워드 값을 발생시키는 대신에 각 버터플라이마다 단지 2 개의 코드워드를 발생시키게 된다. 즉, 총 '256상태×2가지×2코드워드(= 1024)' 개를 발생시키는 대신에 총 '128버터플라이×2가지×2코드워드(= 512)' 개를 발생시키게 된다.
다른 예로, 도 4는 코딩 비율(Rc)이 '1/3'일 경우에 IS-95A&B에서 명시된 길쌈 부호기에 상응되는 비터비 부호기의 가지의 쌍 경우의 수를 나타낸 도면이다. 해당 도 4에 도시된 바와 같이, 상기 코드워드 발생부(11-1)는 도 3의 경우보다 50(%) 더 많은 코드워드를 생성시키게 된다.
그런데, 상술한 바와 같은 종래의 기술은 무선 데이터 통신이 보다 높은 데이터 전송의 필요에 따라 구속장의 값이 커지게 되고 코딩 비율이 '1/2'에서 '1/3' 또는 '1/4'로 변해 가는 추세로 인하여 트렐리스 다이어그램의 상태 수가 증가하고 이에 따라 코드워드 발생부의 부하가 커지는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 비터비 복호기의 가지 메트릭 블록 장치에 관한 것으로, 보다 높은 전송율을 가지는 회로에 복잡도를 감소시키기 위하여 가지 길이를 계산하는 부분을 버터플라이 특성을 고려한 룩업 테이블 또는 카운터로 간단히 구성하여 무선 통신 시스템에 적용할 수 있고 코드워드 발생부를 최소화함으로써, 전체 가지 계산 절차를 감소시켜 하드웨어(Hardware)의 크기와 복잡도를 줄이고 억세스(Access)를 용이화시키는데, 그 목적이다.
상술한 바와 같은 목적을 달성하기 위한 본 발명은 데이터를 합산하는 다수 개의 합산기를 구비하는 비터비 복호기의 가지 메트릭 장치에 있어서, 길쌈 부호기에 따라 한 버터플라이 내에 하나의 코드워드를 생성시키는 코드워드 발생부와; 상기 코드워드 발생부에서 생성시킨 코드워드 값을 토글하는 인버터부와; 한 버터플라이 내에 상기 코드워드 발생부에서 생성시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 합산기에 인가하는 제1디스턴스 계산부와; 한 버터플라이 내에 상기 인버터부에서 토글시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 합산기에 인가하는 제2디스턴스 계산부와; 현재의 상태 값을 저장하고 있다가 상기 합산기에 인가하는 상태 메모리를 포함하여 이루어진 것을 특징으로 한다. 여기서, 상기 코드워드 발생부는 룩업 테이블 형식으로 총 128버터플라이×1코드워드 쌍으로 생성하는 것을 특징으로 한다. 이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명의 실시예에 따른 비터비 복호기의 가지 메트릭 장치는 도 5에 도시한 바와 같이, 코드워드 발생부(21)와, 인버터부(INT)와, 제1디스턴스 계산부(22)와, 제2디스턴스 계산부(23)와, 상태 메모리(24)와, 네 개의 합산기(25-1 ~ 25-4)를 구비하여 이루어진다.
상기 코드워드 발생부(21)는 IS-95A&B에서 명시된 길쌈 부호기에 따라 한 버터플라이 내에 오직 하나의 코드워드를 생성시켜 해당 코드워드 값을 상기 인버터부(INT)와 제1디스턴스 계산부(22)에 인가해 준다.
상기 인버터부(INT)는 상기 코드워드 발생부(21)에서 생성시킨 코드워드 값을 토글(Toggle)하는데, 즉 직렬 경로의 코드워드 값을 토글시켜 상기 제2디스턴스 계산부(23)로 인가해 준다.
상기 제1디스턴스 계산부(22)는 한 상태의 버터플라이 형성에서 상위 가지(즉, 디렉트 경로(Direct Path))의 코드워드와 입력 심볼 데이터의 거리를 계산하는데, 즉 상기 코드워드 발생부(21)에서 생성시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 제1과 제4합산기(25-1, 25-4)에 인가해 준다.
상기 제2디스턴스 계산부(23)는 한 상태의 버터플라이 형성에서 하위 가지(즉, 크로스 경로(Cross Path))의 코드워드와 입력 심볼 데이터의 거리를 계산하는데, 즉 상기 인버터부(INT)에서 토글시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 제2와 제3합산기(25-2, 25-3)에 인가해 준다.
상기 상태 메모리(24)는 현재의 상태 값(2n, 2n+1)을 저장하고 있다가 '2n'의 상태 값은 상기 제1과 제3합산기(25-1, 25-3)에 인가해 주며, '2n+1'의 상태 값은 상기 제2와 제4합산기(25-2, 25-4)에 인가해 준다.
상기 합산기(25-1 ~ 25-4)는 상기 제1과 제2디스턴스 계산부(22, 23)에서 계 산된 가지 값과 상기 상태 메모리(24)에 저장된 상태 값(2n, 2n+1)을 더해 준다.
본 발명의 실시예에 따른 비터비 복호기의 가지 메트릭 장치의 동작을 살펴보면 다음과 같다.
먼저, 코드워드 발생부(21)에서는 IS-95A&B에서 명시된 길쌈 부호기의 구성에 따라서 하나의 버터플라이 내에 오직 하나의 코드워드를 생성시켜 주는데, 이때 해당 버터플라이의 형성에 일정한 패턴이 있음을 알 수 있다.
즉, 도 6에 도시된 바와 같이, 하나의 현재 상태가 '0'으로 입력될 경우에 상위의 디렉트 경로가 'C0, C1'이라고 하면, '1'로 입력될 경우에 이루는 하위의 크로스 경로는 해당 디렉트 경로의 코드워드 보수임을 알 수 있다.
그래서, 실제로 매 가지마다 거리 값을 계산할 필요 없이 하나의 버터플라이 당 오직 두 번의 가지 메트릭 거리를 계산하면 되고 상기 코드워드 발생부(21)에서는 각 상태마다 두 개의 코드워드를 발생시킬 필요 없이 하나의 버터플라이 당 하나의 코드워드를 발생시켜 준다.
그리고, 인버터부(INT)에서는 상기 코드워드 발생부(21)에서 발생시킨 코드워드 값을 토글시켜 해당 토글된 코드워드 값을 제2디스턴스 계산부(23)로 인가해 준다.
그런 후, 디스턴스 계산부(22, 23)에서는 상기 코드워드 발생부(21)에서 발생시킨 코드워드 값과 상기 토글된 코드워드 값을 이용하여 가지를 계산하도록 함으로써 상기 코드워드 발생부(21)가 50(%)으로 간단해 질 수 있다. 그리고, 오직 상기 인버터부(INT)만 추가하여 하나의 코드워드를 생성시켜 이전의 두 개의 코드워드를 생성시킨 것과 동일한 효과를 가져오도록 한다.
즉, 상기 디스턴스 계산부(22, 23)도 하나의 버터플라이 당 네 개의 가지를 계산할 필요 없이 오직 두 개의 가지만을 계산하면 되는데, 상기 제1디스턴스 계산부(22)는 상기 코드워드 발생부(21)에서 발생시킨 코드워드 값과 심볼 데이터의 거리를 계산하고 상기 제2디스턴스 계산부(23)는 상기 인버터부(INT)에서 토글시킨 코드워드 값과 심볼 데이터의 거리를 계산하게 된다.
또한, 상기 디스턴스 계산부(22, 23)에서 계산된 가지 값을 합산기(25-1 ~ 25-4)에 인가할 때에 상태 메모리(24)에 저장하고 있는 현재 상태 값(2n, 2n+1)과 함께 해당 합산기(25-1 ~ 25-4)에 인가하므로 가지 메트릭 계산을 크게 줄일 수 있다.
즉, 상기 제1디스턴스 계산부(22)에서 계산된 가지 값을 상기 제1과 제4합산기(25-1, 25-4)에 인가하고 상기 제2디스턴스 계산부(23)에서 계산된 가지 값을 상기 제2와 제3합산기(25-2, 25-3)에 인가하며, 이와 동시에 상기 상태 메모리(24)에 저장하고 있는 현재 상태 값(2n)을 상기 제1과 제3합산기(25-1, 25-3)에 인가하고 상기 상태 메모리(24)에 저장하고 있는 현재 상태 값(2n+1)을 상기 제2와 제4합산기(25-2, 25-4)에 인가하게 된다.
이에 따라, 상기 제1합산기(25-1)는 상기 제1디스턴스 계산부(22)에서 계산된 가지 값과 상기 상태 메모리(24)에 저장하고 있는 현재 상태 값(2n)을 더하며, 상기 제2합산기(25-2)는 상기 제2디스턴스 계산부(23)에서 계산된 가지 값과 상기 상태 메모리(24)에 저장하고 있는 현재 상태 값(2n+1)을 더하며, 상기 제3합산기(25-3)는 상기 제2디스턴스 계산부(22)에서 계산된 가지 값과 상기 상태 메모리(24)에 저장하고 있는 현재 상태 값(2n)을 더하며, 상기 제4합산기(25-4)는 상기 제1디스턴스 계산부(22)에서 계산된 가지 값과 상기 상태 메모리(24)에 저장하고 있는 현재 상태 값(2n+1)을 더해 준 후, 종래의 기술과 동일하게 상기 제1과 제2합산기(25-1, 25-2)의 두 결과 값을 서로 비교하고 상기 제3과 제4합산기(25-3, 25-4)의 두 결과 값을 서로 비교하여 선택하도록 한다.
만약, 코딩 비율이 1/3'으로 변하는 경우, 본 발명의 구성에는 변화가 없고 상기 디스턴스 계산부(22, 23)에 'C0, C1, C2'까지 계산할 수 있도록 변화시켜 주고 상기 코드워드 발생부(21)도 '1/3'의 코딩 비율에 맞도록 생성시켜 준다.
그리고, 상기 코드워드 발생부(21)는 룩업 테이블 형식으로 총 128버터플라이×1코드워드 쌍으로 간단히 만들 수 있는데, 예를 들어 구속장(K)이 '9'이고 코딩 비율(Rc)이 '1/3'인 길쌈 부호기를 사용할 경우에 '256' 개의 상태는 '128' 개의 버터플라이로 그리고 '1' 개의 코드워드는 C0, C1, C2의 '3' 비트로 형성하여 총 '128×3' 개의 룩업 테이블로 카운터를 사용하지 않고 간단히 구현할 수 있다.
이상과 같이, 본 발명에 의해 무선 통신 데이터의 전송율 증가, 길쌈 부호기의 코딩 비율 증가 및 구속장의 증가 가능성에 관련된 비터비 복호기의 가지 메트릭 블록의 복잡도를 간소화하고 IS-95A&B에서 명시된 길쌈 부호기에 따른 트렐리스 다이어그램의 버터플라이의 구성 특성에 따라 코드워드 발생부를 구현함으로써 가지 계산의 횟수와 구성을 간단히 할 수 있다.

Claims (2)

  1. 데이터를 합산하는 다수 개의 합산기를 구비하는 비터비 복호기의 가지 메트릭 장치에 있어서,
    길쌈 부호기에 따라 한 버터플라이 내에 하나의 코드워드를 생성시키는 코드워드 발생부와;
    상기 코드워드 발생부에서 생성시킨 코드워드 값을 토글하는 인버터부와;
    한 버터플라이 내에 상기 코드워드 발생부에서 생성시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 합산기에 인가하는 제1디스턴스 계산부와;
    한 버터플라이 내에 상기 인버터부에서 토글시킨 코드워드 값과 입력 심볼 데이터의 거리를 계산해 상기 합산기에 인가하는 제2디스턴스 계산부와;
    현재의 상태 값을 저장하고 있다가 상기 합산기에 인가하는 상태 메모리를 포함하여 이루어진 것을 특징으로 하는 비터비 복호기의 가지 메트릭 장치.
  2. 제1항에 있어서,
    상기 코드워드 발생부는 룩업 테이블 형식으로 총 128버터플라이×1코드워드 쌍으로 생성하는 것을 특징으로 하는 비터비 복호기의 가지 메트릭 장치.
KR1019990036696A 1999-08-31 1999-08-31 비터비 복호기의 가지 메트릭 장치 KR100636512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990036696A KR100636512B1 (ko) 1999-08-31 1999-08-31 비터비 복호기의 가지 메트릭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036696A KR100636512B1 (ko) 1999-08-31 1999-08-31 비터비 복호기의 가지 메트릭 장치

Publications (2)

Publication Number Publication Date
KR20010020012A KR20010020012A (ko) 2001-03-15
KR100636512B1 true KR100636512B1 (ko) 2006-10-18

Family

ID=19609518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036696A KR100636512B1 (ko) 1999-08-31 1999-08-31 비터비 복호기의 가지 메트릭 장치

Country Status (1)

Country Link
KR (1) KR100636512B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531840B1 (ko) * 2002-07-16 2005-12-02 엘지전자 주식회사 비터비 디코더의 가지 메트릭 계산 방법 및 그 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291524A (en) * 1991-11-21 1994-03-01 Sony Corporation Viterbi decoding apparatus
US5557645A (en) * 1994-09-14 1996-09-17 Ericsson-Ge Mobile Communications Inc. Channel-independent equalizer device
JPH09121172A (ja) * 1995-10-25 1997-05-06 Mitsubishi Electric Corp データ伝送装置
KR19990058977A (ko) * 1997-12-30 1999-07-26 서평원 비터비 디코더의 가변 브렌치 메트릭 지원 장치 및방법
KR20010010029A (ko) * 1999-07-15 2001-02-05 서평원 바이터비 디코더의 에이씨에스 블록

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291524A (en) * 1991-11-21 1994-03-01 Sony Corporation Viterbi decoding apparatus
US5557645A (en) * 1994-09-14 1996-09-17 Ericsson-Ge Mobile Communications Inc. Channel-independent equalizer device
JPH09121172A (ja) * 1995-10-25 1997-05-06 Mitsubishi Electric Corp データ伝送装置
KR19990058977A (ko) * 1997-12-30 1999-07-26 서평원 비터비 디코더의 가변 브렌치 메트릭 지원 장치 및방법
KR20010010029A (ko) * 1999-07-15 2001-02-05 서평원 바이터비 디코더의 에이씨에스 블록

Also Published As

Publication number Publication date
KR20010020012A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
US4823346A (en) Maximum likelihood decoder
US5881075A (en) Viterbi decoder
US5509021A (en) Viterbi decoder for decoding error-correcting encoded information symbol string
KR100580160B1 (ko) 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
JPH09232973A (ja) ビタビ復号器
JPH07273813A (ja) ソフトシンボルの生成方法と装置
JPH0722967A (ja) ビタビ復号器の経路記憶装置
US7131055B2 (en) Fast bit-parallel Viterbi decoder add-compare-select circuit
JPH07221655A (ja) 通信システムおよび情報処理方法
US5594742A (en) Bidirectional trellis coding
US5150369A (en) High-speed convolutional decoder
KR100737648B1 (ko) 비터비 복호장치 및 비터비 복호방법
KR100437697B1 (ko) 다수준 격자부호변조방식의 복호 방법 및 장치
KR100636512B1 (ko) 비터비 복호기의 가지 메트릭 장치
KR100387089B1 (ko) 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더
US20070201586A1 (en) Multi-rate viterbi decoder
US6769090B1 (en) Unified technique for multi-rate trellis coding and decoding
Booth et al. Convolutional coding techniques for certain quadratic residual codes
Benaissa et al. Reconfigurable hardware architectures for sequential and hybrid decoding
Kumari et al. Design and performance analysis of convolutional encoder and viterbi decoder for various generator polynomials
Chandel et al. Viterbi decoder plain sailing design for TCM decoders
KR100340222B1 (ko) 다수준 격자부호변조방식의 복호화방법 및 장치
CN102282771B (zh) 解码方法
Carden et al. A Spectrally Efficient Communication System: A 16-PSK Trellis Coded Modulation System Utilizing a Quantized Euclidean Decoder
Justesen Calculation of power spectra for block coded signals

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee