JPH07273813A - ソフトシンボルの生成方法と装置 - Google Patents

ソフトシンボルの生成方法と装置

Info

Publication number
JPH07273813A
JPH07273813A JP7074728A JP7472895A JPH07273813A JP H07273813 A JPH07273813 A JP H07273813A JP 7074728 A JP7074728 A JP 7074728A JP 7472895 A JP7472895 A JP 7472895A JP H07273813 A JPH07273813 A JP H07273813A
Authority
JP
Japan
Prior art keywords
bits
hard decision
branch metric
predetermined number
soft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7074728A
Other languages
English (en)
Inventor
David Mark Blaker
マーク ブレイカー デビッド
Gregory Stephen Ellard
ステファン エラード グレゴリー
Mohammad Shafiul Mobin
シャフィウル モビン モハマド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07273813A publication Critical patent/JPH07273813A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03312—Arrangements specific to the provision of output signals
    • H04L25/03318—Provision of soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】 通信システムにおける復号化処理において、
信号処理を行う回路の複雑さを低減し、計算効率を上げ
ることができる復号化方法と装置を提供する。 【構成】 復号化プロセスに用いられるソフトシンボル
は、ブランチメトリックの二進表示から得られる。ハー
ドデシジョンビットが０の時には、ブランチメトリック
の二進表示の所定数のビットは、ハードデシジョンビッ
トと鎖状に連結されて、ソフトシンボルを形成する。こ
のハードデシジョンビットが１の場合には、ブランチメ
トリックの二進表示の所定数ビットの１の補数は、ハー
ドデシジョンビットと鎖状に連結されてソフトシンボル
を形成する。この鎖状に連結することは、ブランチメト
リックの二進表示の所定数ビットと、ハードデシジョン
ビットとを排他的ＯＲ処理して行われ、これによりソフ
トシンボルを形成する。このハードデシジョンビット
は、複数のソースから選択可能である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、デジタルレシーバに関
し、特に、ソフトシンボル復号化を用いたデジタルレシ
ーバに関する。
【０００２】
【従来技術の説明】通信技術は、導線を伝送媒体とし
て、当初発展してきたが、近年、自由空間を伝送媒体と
して利用するワイヤレス技術に関心が集まり、市場が活
性化してきた。このワイヤレス技術は、その利用者が伝
送媒体に電気的に接続する必要性がなくなり、自動車等
を利用する人には特に有益である。
【０００３】当初、市場で発達したワイヤレスの技術
は、アナログ伝送技術を用いたものであった。スペクト
ルの利用効率を増すために、デジタル伝送システムが開
発され、大部分の無線通信は、デジタル伝送システムを
利用することになると思われる。このデジタル伝送シス
テムは、０または１の何れかの情報を伝送するものであ
る。情報伝送の正確さは、１は１として、０は０として
送信された信号を信頼性良く検知する能力に依存してい
る。しかしこのような正確な検波（検知）は、必ずしも
簡単ではない。その理由としては、低い受信信号パワー
と送信器と受信器との間の反射に起因する多数伝送パス
の形成である。エラー修正技術が開発されて、デジタル
通信システムの正確度が向上しつつある。
【０００４】次に、通信システムの正確さを向上するの
に開発され用いられたいくつかの技術について述べる。
例えば、情報は、畳み込み符号化される。この畳み込み
符号化技術は、データストリームのビット、すなわち、
伝送情報をインターリーブすることにより、バーストチ
ャネルノイズの影響を減少する。この伝送情報の正確さ
は、復号化プロセスにおけるエラー修正に用いられる冗
長ビットのビットストリームを含めることによりさらに
改善される。代表的なエラー修正法は、ビタービアルゴ
リズムである。このビタービアルゴリズムを用いること
は、畳み込み符号に限定されるものではない。これに関
しては、R. Steel編“Mobile Radio Comunications”の
Chapter 4“Channel Coding by Wong and Hanzo for an
exposition of convolutional encoding and the Vite
rbi algorithm”を参照のこと。
【０００５】このビタービアルゴリズムは、フォワード
エラー修正を行う最尤復号化系である。各状態は、複数
のビットにより表示され、直前、および、直後の状態の
数は制限される。一つの状態から他の状態への許容され
た遷移（移行）は、ブランチと称し、この相互接続され
たブランチのシーケンスをパスと称する。ある種の遷移
（移行）は、許容されていない。この許容されていない
遷移から得られたパスは、除去され、計算効率が向上す
る。ブランチメトリック（branch metric）が、各ブラ
ンチに対して計算され、このブランチメトリックを用い
て、どのパスが存在すべきであるか、あるいは、存在す
べきでないかを決定する。あるタイプの復号化は、ハー
ドデシジョン（シンボル）復号化である。このタイプの
復号化においては、復号化シンボルは、強制的に１また
は０の何れかとなる。すなわち、この受信したシンボル
は、１または０に量子化される。しかし、２つのレベル
の量子化は、損失情報となる。この情報は、保持され、
ソフトデシジョン（シンボル）復号化で用いられる。こ
の信号は、複数のレベル、例えば、４、８、１６、また
はそれ以上に量子化され、さらに、正、または、負の値
が与えられる。この絶対的な値（大きさ）は、信号が正
確に受信されたという信頼度を表す。この復号化技術
は、現在でも進歩している。ビタービデコーダは、最大
値と関連パスを有するブランチメトリックを選択し、こ
れは、最も尤度の高いパスを表していることになる。ソ
フトシンボル復号化は、ハードシンボル復号化よりもよ
り正確な復号化が可能となる。
【０００６】ソフトトレリス復号化は、米国特許第５，
１４４，６４４号に開示されている。ここに開示された
ソフトトレリス復号化方法は、他のデシジョンメイキン
グに基づいたデシジョンを生成する。特定のデシジョン
における信頼度は、ハードシンボル値とソフトシンボル
値の差に関連した相対的評価を与える。このソフトシン
ボル復号化を用いた伝送システムは、米国特許第４，４
９３，０８２号に開示されている。この特許に開示され
た方法は、５ビットワードの最下位ビット（下一桁）を
６ビットワードの下二桁に変換することにより、５ビッ
トワードを６ビットワードに変換する。そして、これら
のビットは、畳み込み符号化されて、ソフトデシジョン
符号化を用いて、どのビットの組が最尤的に送られたか
を決定する。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、ソフトシンボルとハードシンボルとを用いて、復号
化を行う方法と装置とを提供する。
【０００８】
【課題を解決するための手段】本発明によれば、復号化
プロセスに用いられるソフトシンボルは、ブランチメト
リックの二進表示から得られる。ハードデシジョンビッ
トが０の時には、ブランチメトリックの二進表示の所定
数のビットは、ハードデシジョンビットと鎖状に連結さ
れて、ソフトシンボルを形成する。このハードデシジョ
ンビットが１の場合には、ブランチメトリックの二進表
示の所定数ビットの１の補数は、ハードデシジョンビッ
トと鎖状に連結されてソフトシンボルを形成する。この
鎖状に連結することは、ブランチメトリックの二進表示
の所定数ビットと、ハードデシジョンビットとを排他的
ＯＲ処理して行われ、これによりソフトシンボルを形成
する。このハードデシジョンビットは、複数のソースか
ら選択可能である。
【０００９】
【実施例】図１において、トランシーバ１０は、デジタ
ルセルラ電話のような通信システム、あるいは、その一
部である。同図において、トランシーバ１０は、送信器
１２と受信器１４とから構成される。
【００１０】送信情報のフレーム、すなわち、伝送バー
ストは、所定数のビットを含む。各フレームには、開始
ビット、第１セットの情報ビット、トレーニングビッ
ト、第２セットの情報と終了ビットとがある。一般的
に、開始ビットと終了ビットは、それぞれ３ビットで、
各セットの情報ビットは５８ビットで、トレーニングビ
ットは２８ビットで、全体で１フレームあたり１４８ビ
ットである。このトレーニングビットは公知のものであ
る。また、開始ビットと終了ビットは公知で、それらは
通常０である。他のビットの数、あるいは、分布は、そ
の実行状態により左右される。
【００１１】デコーダで受信された一連の二進データか
らビタービプロセスを用いて、データを復号化する際
に、このデコーダは、最尤状態で伝送される一連のデー
タを生成する。このデコーダは、全ての可能な状態の組
み合わせを考慮して、全ての可能な状態遷移に対し、信
号の予測を生成し、その後、この予測値と受信データと
を比較して、最尤度で伝送されたビットシーケンスがな
んであるかを決定する。エンコーダの初期状態は公知で
あり、それゆえに、このデコーダは、開始点を保有す
る。このエンコーダの最終状態も公知であり、その結
果、デコーダは、所定の終了点を有する。このデコーダ
は、受信した二進データに対し、状態遷移の最尤度シー
ケンスを決定する。この状態は、シンボル時点を表す。
各シンボル時点においては、０〜２C-1−１の範囲の状
態の数がある。ここで、Ｃは、拘束長である。このＣに
対する一般的な範囲は、２〜７である。この２C-1個の
状態は、それぞれ、個別の状態と称する。遷移の数を制
限することは可能である。各シンボル時点において、蓄
積されたコストは、可能な遷移状態の各々に対し計算さ
れる。これにより、最小、または、最大の状態を有する
パスのコストが決定される。
【００１２】各シンボル時点において、各個別の状態
は、次の可能な限られた数の個別状態に前進する。さら
に、次の各個別状態は、それに遷移が発生する前の限ら
れた数の個別状態を有する。
【００１３】ブランチメトリックは、全ての可能な個別
状態から次の個別状態への可能な遷移に対し、各シンボ
ル時点で計算される。このブランチメトリックを計算す
る様々な方法は公知であるが、以下に説明する。次の個
別状態に遷移する全てのブランチに対するブランチメト
リックが計算され、その後、それぞれのもとの個別状態
のコストにそれが加算され、その結果、複数の可能な蓄
積コストの和が得られる。様々な可能な蓄積コストの和
に対して比較がなされる。極限状態（すなわち、最大
値、あるいは、最小値）のブランチメトリックが、次の
状態の蓄積コストとして選択される。この実施例におい
ては、より少ないコストの和が次の状態の蓄積されたコ
ストとして選択される。ある種のブランチメトリックの
計算においては、より大きなコストの和が選択されるこ
ともある。より小さいコストの和に応答する遷移は、２
つの可能な出発個別状態から、次の所定の個別状態への
より尤度の高い遷移である。このより高い尤度の遷移の
出発個別状態は、次の所定の個別状態へのブランチの残
存オリジン（surviving origin）として記憶される。よ
り少ないコストの和が、次の個別状態の蓄積コストであ
り、ＲＡＭ２３内に記憶された個別状態に対する蓄積コ
ストを置換する。これは、次の状態の残存ブランチ（su
rviving branch）を表す。このことは公知である。この
プロセスは、各次の個別状態に対し繰り返され、また、
ビットのバースト内の全てのシンボルが復号化されるま
で、各シンボル時点に対し繰り返される。
【００１４】図２は、エラー修正コプロセッサ１３とＤ
ＳＰコア３２とを内蔵したデジタル信号プロセッサ（Ｄ
ＳＰ）１１を示す受信器１４の一部を表すブロック図で
ある。このＤＳＰコア３２は、エラー修正コプロセッサ
１３の演算パラメータ、例えば、拘束長、および、ブラ
ンチメトリックタイプ（ユークリッド距離、マンハッタ
ン距離）とを設定する。このＤＳＰコア３２は、エラー
修正コプロセッサ１３のビタービ復号化を開始する。
【００１５】エラー修正コプロセッサ１３内には、更新
ユニット１７とトレイスバックユニット１９とブランチ
メトリックユニット１５とが含まれる。この更新ユニッ
ト１７は、ビタービ復号化プロセスの加算−比較−選択
操作を実行する。各シンボル時点には、２Cの状態遷移
があり、そのうち、２C-1の状態遷移のみが存在する。
この更新ユニット１７は、加算−比較−選択操作を実行
し、ＲＡＭ２３内の２C- 1個の蓄積されたコスト状態を
更新する。この更新ユニット１７は、シンボル時点がど
のような解析状態にあろうとも、各パスの蓄積コストを
記憶する。
【００１６】トレイスバックユニット１９は、各シンボ
ル時点において、２C-1個のパス内で最小のパスメトリ
ックを有するパスを選択する。最尤シーケンスに相当す
るパスの最終ビットは、デコーダの出力に転送される。
この最終ビット深さは、シンボル速度でプログラム可能
である。この最終状態が公知の場合には、トレースバッ
ク復号化は、所望の最終状態を最小コストインデックス
レジスタに書き込むことにより、修正パスの方向で強制
的に実行される。
【００１７】ブランチメトリックユニット１５は、各シ
ンボル時点に対し、各遷移に対するブランチメトリック
を計算する。様々なメトリックスが、当業者により提案
され、トレリス上の個別のブランチを相対的に評価して
いる。ブランチメトリックユニットを利用するビタービ
復号化装置は、様々なメトリックを利用したビタービプ
ロセスを実行することができる。
【００１８】エラー修正コプロセッサ１３は、畳み込み
符号化装置により符号化された信号を復号化（deconvol
ve）するために用いられる。さらに、エラー修正コプロ
セッサ１３は、最尤シーケンス予測等価（maximum like
lihood sequence estimation：ＭＬＳＥ）を提供する。
【００１９】ある種の応用においては、エラー修正コプ
ロセッサ１３は、このＭＬＳＥプロセスを実行するため
に必要である。そして、他の応用例においては、このエ
ラー修正コプロセッサ１３は、以下に説明するような畳
み込み復号化を実行するために必要である。ワイドバン
ドのバンド幅と低速データ速度の応用例においては、追
加型の白色ガウスノイズ（additive white gaussian no
ise：ＡＷＧＮ）は、主要チャネルの損傷ゲインであ
り、下記の式（１）により提供されるユークリッドブラ
ンチメトリックが、ＭＬＳＥ操作に適切なものである。
このＭＬＳＥプロセスに適切なユークリッドメトリック
は、次式で与えられる。
【数１】 ここで、 ＢＭ＝ブランチメトリック ＺI＝受信同相信号成分 ＺQ＝受信直交信号成分 ＥI＝各遷移状態に対する予測受信同相成分 ＥQ＝各遷移状態に対する予測受信直交成分 したがって、ＤＳＰコア３２は、内蔵したユークリッド
ブランチメトリックユニットとして最尤度シーケンス予
測装置（ＭＬＳＥ）２５を選択する。この最尤度シーケ
ンス予測装置（ＭＬＳＥ）２５は、来入信号に対し、Ｍ
ＬＳＥプロセスの一部としてユークリッドメトリックの
計算を実行する。
【００２０】これに対し、畳み込み復号化が実行される
べき時には、ユークリッドメトリック、あるいは、マン
ハッタンメトリックの何れかが適切である。例えば、ガ
ウスチャネルに対する畳み込み復号化は、１／１、ある
いは、１／２符号化速度に対しては、ユークリッド距離
の測定を必要とする。これに対し、ＭＬＳＥ、あるい
は、他の線形／非線形等価により行われる畳み込み復号
化は、１／１〜１／６の符号化速度に対しては、マンハ
ッタン距離尺度が必要である。１／１の符号化速度によ
る畳み込み復号化に対しては、式（２）によるユークリ
ッドメトリックが適切である。
【数２】 ここで、 ＢＭ＝ブランチメトリック ＳO＝受信信号成分 ＥO＝予測信号成分
【００２１】１／２の符号化速度で畳み込み復号化を行
う場合には、式（３）によるユークリッドメトリックが
適切である。
【数３】 ここで、 ＢＭ＝ブランチメトリック ＳO＝受信第１信号成分 ＳI＝予測第２信号成分 ＥO，ＥI＝各状態遷移に関連する対応する予測信号成分
【００２２】これに対しマンハッタンブランチメトリッ
クは、式（４）により与えられる。
【数４】 １／ｍの符号化速度によっては、ｍ＝１，２，３，４，
５，６で、ここで、 ＢＭ＝ブランチメトリック Ｓi＝ｉ番目の受信信号 Ｅi＝ｉ番目の予測信号 ６より大きな値のｍも可能である。したがって、ユーク
リッド距離尺度を必要とする畳み込み符号化が必要な場
合には、ユークリッドメトリック計算装置２７は、ユー
クリッド距離を計算する。しかし、マンハッタンメトリ
ックを用いる畳み込み符号化が必要な場合には、マンハ
ッタンメトリック計算装置２９の動作は、ＤＳＰコア３
２により実行され、必要なメトリック操作が行われる。
最尤度シーケンス予測装置（ＭＬＳＥ）２５、ユークリ
ッドメトリック計算装置２７、マンハッタンメトリック
計算装置２９のうち、どのようなものが選択されたとし
ても、それらは、各来入信号に対し、適切なメトリック
を計算する。３個のメトリックユニット、最尤度シーケ
ンス予測装置（ＭＬＳＥ）２５、ユークリッドメトリッ
ク計算装置２７、マンハッタンメトリック計算装置２９
のうちの何れかが用いられたとしても、出力は、マルチ
プレクサ３０に提供され、その後、更新ユニット１７に
実行される追加−比較−選択操作により、それが利用さ
れる。さらに、別のメトリックユニットも用いることが
でき、例えば、ハミングコードのようなメトリックも他
のメトリックユニットにより実行できる。
【００２３】具体的に説明すると、このブランチメトリ
ックユニット１５は、ＭＬＳＥ等価、および／または、
畳み込み符号化に必要な１６ビットのブランチメトリッ
クを計算するために、完全に正確な実数と複素数の数式
計算を実行する。最尤度シーケンス予測装置（ＭＬＳ
Ｅ）２５は、各シンボル時点ｎに対し、予測受信複素信
号を生成する。この受信複素信号は、式（５）により示
される同相成分と直交成分により表される。
【数５】 ここで、 ｎ＝シンボル時点 ｋ＝０．．．２C-1−１＝ビタービ状態遷移においてと
り得る全ての状態 ｃ＝拘束長 ビタービ状態遷移においてとり得る全て可能な状態、ｋ
＝０からｋ＝２C-1−１は、予測チャネルインパルス応
答Ｈ（ｎ）でもって、畳み込み演算される。ここで、Ｈ
（ｎ）は、式（６）により与えられる。
【数６】 ここで、 Ｈ（ｎ）＝予測チャネルインパルス応答 ｈ（ｎ）＝ｎ番目のチャネルタップ Ｃ＝拘束長 チャネルたっぷの各同相部分と、直交部分とは、 ｈ（ｎ）＝ｈＩ（ｎ）＋ｊｈＱ（ｎ） の式で表され、これは、８ビットからなる２個の相補数
である（他の表示方法も可能であるが）。データ処理を
容易にするために、このチャネル予測は、ブランチメト
リックユニット１５に入力される前に、正規化され、そ
の結果、ｈＩ（ｎ）、あるいは、ｈＱ（ｎ）の最悪の和
は、１０ビットの２個の相補数（他の表示も可能であ
る）に集約（confine）される。さらに、受信した複素
信号の同相部分と直交部分とは、 Ｚ（ｎ）＝ＺＩ（ｎ）＋ｊＺＱ（ｎ） として表され、これは、同様に１０ビットの２個の相補
数に集約される。２C個の状態遷移のユークリッドブラ
ンチメトリックは、式（１）で表されるが、以下のよう
に書き直すことができる。
【数７】 ここで、ＸＩとＸＱは、ＯｘＦＦ（＝２５５10）の上位
飽和制限を有する。
【００２４】任意の大きなブランチメトリックの発生を
阻止するために、ＸＩとＸＱの値は、ＯｘＦＦ（２５５
10）を超えることは許されない。かくして、式（７）に
より指定された絶対値は、ＯｘＦＦの上限値を有する飽
和絶対値である。この１７ビットのブランチメトリック
の上位の１６ビットは、以下に述べるような方法でビタ
ービアルゴリズムの追加−比較−選択のために保持され
る。
【００２５】受信複素信号の同相部分と直交部分とは、
レジスタバンク３１内に記憶される。さらに、複素予測
チャネルタップと生成多項式は、この同一のレジスタバ
ンク３１内に記憶される。
【００２６】前述したように、２つのタイプの計算が、
各畳み込み復号化のために行われる。ガウスチャネルに
対する畳み込み復号化は、ユークリッドメトリック計算
装置２７内で１／１と１／２の畳み込み符号化速度に対
し、ユークリッドメトリックでもって行われる。ＭＬＳ
Ｅ等価、あるいは、他の線形／非線形等価により提供さ
れる畳み込み符号化は、マンハッタンメトリック計算装
置２９内の１／１〜１／６の畳み込み符号化速度に対
し、マンハッタン距離尺度を用いて行われる。
【００２７】残存遷移に対応するブランチメトリック
は、バイナリソフトシンボルに変換される。図３は、多
ビットブランチメトリックを直接ソフトシンボルに変換
する回路を示す。ブランチメトリック１００は、多ビッ
トワードである。この実施例においては、ブランチメト
リック１００は、１６ビットで、そのうちの上位桁７ビ
ットは、ソフトシンボル１０２を生成するために用いら
れる。本発明は、１６ビットブランチでソフトシンボル
を生成するための最上位ビットを採用したり、７ビット
からソフトシンボルを生成するようなものに限定される
ものではない。
【００２８】この実施例においては、次の状態の最上位
ビット、あるいは、現在の状態の最下位ビットの何れか
を用いて、図３に示すソフトシンボルを生成する。次の
状態の最上位ビットと、現在の状態の最下位ビットは、
マルチプレクサ１０４に入力される。このマルチプレク
サ１０４は、入力１０６に応答して、出力１０８の入力
点における信号の一つを選択的に転送する。マルチプレ
クサ１０４の出力１０８は、排他的ＯＲゲート１１０−
１２２の各第１入力である。この出力１０８は、また、
ハードデシジョンとしても用いることができる。この実
施例においては、排他的ＯＲゲートが示されているが、
結合論理装置によって、同一機能を提供できる。排他的
ＯＲゲート１１０−１２２への各第２入力は、ブランチ
メトリック１００の最上位ビット群の所定数により提供
できる。図３に示す実施例においては、この所定数は７
ビットであり、この所定数のビットが最上位ビット群を
構成するが、本発明はこれに限定されるものではない。
ブランチメトリック１００の最上位ビットは、排他的Ｏ
Ｒゲート１２２の第２入力に供給される。ブランチメト
リック１００の最上位ビット群の所定数の中の最下位ビ
ットは、排他的ＯＲゲート１１０の第２入力に提供され
る。マルチプレクサ１０４からの出力１０８は、ソフト
シンボル１０２の最上位ビットとして連結（concatenat
ed）される。ソフトシンボル１０２の第２の最上位ビッ
トは、排他的ＯＲゲート１２２の出力である。ソフトシ
ンボル１０２の最下位ビットは、排他的ＯＲゲート１１
０の出力である。
【００２９】図３の回路の動作とブランチメトリックの
バイナリソフトシンボルへの変換を図４を参照しながら
説明する。ソフトシンボル１０２を形成する連鎖ビット
は、００００００００2から１１１１１１１１2（２５５
10）にわたる範囲を有する。ソフトシンボル１０２の範
囲は、ゼロ００００００００2（０10）、ベストゼロ０
１１１１１１１2（１２７10）、最悪のケースのゼロを
表す。１を表すソフトシンボル１０２の範囲は、１００
０００００2（１２８10）、最悪のケースの１から１１
１１１１１１2（２５５10）、ベスト１までにわたる。
【００３０】出力１０８は、ソフトシンボルが、ソフト
０、あるいは、ソフト１の何れを表すかを決定する。こ
のハードデシジョンビットは、このソフトシンボルを０
から１への遷移の適当な側に配置する。０と１との間の
境界は、ソフトシンボルの最上位ビットによって決定さ
れる。
【００３１】出力１０８がゼロの時には、排他的ＯＲゲ
ート１１０から１２２の出力は、排他的ＯＲゲートの第
２入力で受信されたブランチメトリック１００のビット
と同一である。このようにして、ソフトシンボル１０２
は、最上位ビットとしての出力１０８でもって構成さ
れ、ブランチメトリック１００の所定数の最上位ビット
群（ここでは７）でもって連続される。
【００３２】出力１０８が１の時には、排他的ＯＲゲー
ト１１０から１２２の出力は、排他的ＯＲゲートの第２
入力で受信されたブランチメトリック１００のビットの
１の補数である。このようにして、ソフトシンボル１０
２は、最上位ビットとしての出力１０８で構成され、ブ
ランチメトリック１００の最上位ビットと１の補数（on
es complement）でもって連続される。この１の補数
は、０と１との間の境界ラインにわたる信頼性レベルの
情報を表す。
【００３３】本発明により生成されたソフトシンボル
は、ソフトシンボルが０と１との範囲では、負の数を含
まない。そのために、２の補数の二進表示を必要とはし
ない。本発明により生成されたソフトシンボルは、後続
の信号処理に用いられて、さらに高いパフォーマンスを
得る。ソフトデシジョン復号化は、ソフトシンボル復号
化が採用されるような全体システムにおいて、コードゲ
イン（coding gain）を改善する。
【００３４】
【発明の効果】以上述べたように、本発明の復号化方法
は、通信システムにおいて、極めて有益であり、特に、
このような復号化処理を行う集積回路において有益であ
る。このような通信システムと装置は、信号処理を行う
回路の複雑さを低減する利点がある。本発明によるソフ
トシンボルは、２の補数の演算を必要としない。
【００３５】また、本発明の一実施例は、パイプライン
処理を組み込んだ形では説明していないが、当業者は、
パイプライン処理を用いて、計算効率をさらに上げるこ
とができることがわかるであろう。このパイプライン処
理は、前のデータの組を用いた計算を完了する前に、新
たなデータの組を用いて計算を開始しようとするもので
ある。このパイプライン処理において、より多くのラッ
チが用いられると、パイプラインの処理がより深くな
る。このパイプライン処理は、パイプラインを実行する
のに必要な計算時間の初期の立上りの遅延を引き起こす
が、加算器、あるいは、減算器のような資源の有効利用
がはかれる利点がある。
【図面の簡単な説明】
【図１】本発明のトランシーバを表すブロック図。
【図２】本発明が用いられる状況を示すブロック図。
【図３】ソフトシンボルを形成するために、ブランチメ
トリックをハードデシジョンビットと結合する連結回路
を表す図。
【図４】ソフトシンボルが１と０の範囲を表す図。
【符号の説明】
１０ トランシーバ １１ デジタル信号プロセッサ（ＤＳＰ） １２ 送信器 １３ エラー修正コプロセッサ １４ 受信器 １５ ブランチメトリックユニット １７ 更新ユニット １９ トレイスバックユニット ２３ ＲＡＭ ２５ 最尤度シーケンス予測装置（ＭＬＳＥ） ２７ ユークリッドメトリック計算装置 ２９ マンハッタンメトリック計算装置 ３０ マルチプレクサ ３１ レジスタバンク ３２ ＤＳＰコア １００ ブランチメトリック １０２ ソフトシンボル １０４ マルチプレクサ １０６ 入力 １０８ 出力 １１０、１１２、１１４、１１６、１１８、１２０、１
２２ 排他的ＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/22 (72)発明者 グレゴリー ステファン エラード アール ジー 12 ５ユーエー ユナイテ ッド キングダム、バークシャー、ビンフ ィールド、ボルトンズ レイン 29 (72)発明者 モハマド シャフィウル モビン アメリカ合衆国、18052 ペンシルベニア、 ホワイトホール、コーナーストーン プレ イス 112

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 受信したデジタル信号を１と０からなる
    ビットに復号化するのに用いられるソフトシンボルを生
    成する方法において、 前記ソフトシンボルは、ブランチメトリックの二進表示
    のビットから生成され、 （Ａ）状態に関連したハードデシジョンビット（１０
    ８）を生成するステップと、 （Ｂ）前記ハードデシジョンビット（１０８）が第１の
    値の時に、前記ソフトシンボル（１０２）を生成するた
    めに、前記ハードデシジョンビット（１０８）でもっ
    て、ブランチメトリック（１００）の二進表示の前記ビ
    ットの所定数を連鎖するステップ（１１０、１１２、１
    １４、１１６、１１８、１２０、１２２）と、 （Ｃ）前記ハードデシジョンビット（１０８）が第１の
    値でない場合に、ソフトシンボル（１０２）を形成する
    ために、ハードデシジョンビット（１０８）でブランチ
    メトリック（１００）の二進表示の所定数の１の補数を
    連鎖するステップ（１１０、１１２、１１４、１１６、
    １１８、１２０、１２２）と、からなることを特徴とす
    る復号化方法におけるソフトシンボルの生成方法。
  2. 【請求項２】 前記（Ｂ）のステップは、（Ｂ１）前記
    所定数のビットは、前記ブランチメトリック（１００）
    の二進表示を最上位ビット群として選択するステップを
    含むことを特徴とする請求項１の方法。
  3. 【請求項３】 受信したデジタル信号を１と０からなる
    ビットに復号化するのに用いられるソフトシンボルを生
    成する方法において、 前記ソフトシンボルは、ブランチメトリックの二進表示
    のビットから生成され、 （Ａ）状態に関連したハードデシジョンビット（１０
    ８）を生成するステップと、 （Ｂ）前記ハードデシジョンビット（１０８）が１の時
    に、前記ソフトシンボル（１０２）を生成するために、
    前記ハードデシジョンビット（１０８）でもって、ブラ
    ンチメトリック（１００）の二進表示の前記ビットの所
    定数の１の補数を連鎖するステップ（１１０、１１２、
    １１４、１１６、１１８、１２０、１２２）と、 （Ｃ）前記ハードデシジョンビット（１０８）が１の値
    でない場合に、ソフトシンボル（１０２）を形成するた
    めに、ハードデシジョンビット（１０８）でブランチメ
    トリック（１００）の二進表示の所定数のを連鎖するス
    テップ（１１０、１１２、１１４、１１６、１１８、１
    ２０、１２２）と、からなることを特徴とする復号化方
    法におけるソフトシンボルの生成方法。
  4. 【請求項４】 前記（Ｂ）のステップは、 （Ｂ１）前記所定数のビットは、前記ブランチメトリッ
    ク（１００）の二進表示を最上位ビット群として選択す
    るステップを含むことを特徴とする請求項３の方法。
  5. 【請求項５】 受信デジタル信号を１と０からなるビッ
    トに復号化するプロセスに用いられる二進ソフトシンボ
    ルを生成する回路において、 （Ａ）状態に関連するハードデシジョンビット（１０
    ８）を受信する手段（１０４）と、 （Ｂ）前記状態に関連するブランチメトリックの二進表
    示を記憶する手段と、 （Ｃ）前記状態に関連したブランチメトリックの二進数
    表示の所定数ビットの数に対応する複数の排他的ＯＲゲ
    ート（１１０、１１２、１１４、１１６、１１８、１２
    ０、１２２）と、 ここで、前記複数の各排他的ＯＲゲートは、ブランチメ
    トリック（１００）の二進表示のビットを受信する第１
    入力と、ハードデシジョンビット（１０８）を受信する
    第２入力と、ソフトシンボル（１０２）の最下位ビット
    群を集合的に提供する複数の排他的ＯＲゲート（１１
    ０、１１２、１１４、１１６、１１８、１２０、１２
    ２）の出力とを有し、 （Ｄ）ハードデシジョンビット（１０８）をソフトシン
    ボル（１０２）の最上位ビットとして提供する手段と、 ここで、ブランチメトリック（１００）の二進数表示の
    所定数ビットは、ブランチメトリック（１００）からの
    ソフトシンボルを生成するために、ハードデシジョンビ
    ットと排他的ＯＲ処理されるからなることを特徴とする
    二進ソフトシンボルの生成回路装置。
  6. 【請求項６】 前記所定数のビットは、ブランチメトリ
    ック（１００）の二進数表示の最上位ビット群として選
    択されることを特徴とする請求項５の装置。
  7. 【請求項７】 前記ソフトシンボル（１０２）を生成す
    るために用いられるブランチメトリック（１００）の二
    進数表示の所定数は、ソフトシンボル（１０２）の所定
    ビット数以下であることを特徴とする請求項５の装置。
  8. 【請求項８】 前記所定数ビットは７であることを特徴
    とする請求項７の装置。
  9. 【請求項９】 前記ハードデシジョンビットを受信する
    手段は、マルチプレクサ（１０４）であり、 このマルチプレクサ（１０４）は、少なくとも２つのソ
    ースの一方からのハードデシジョンビットを選択するこ
    とを特徴とする請求項５の装置。
  10. 【請求項１０】 受信シンボルのシーケンスを１と０か
    らなるビットにソフトシンボル復号化を用いて、復号化
    する受信器（１０）において、 （Ａ）伝送チャネルを介して、送信されたシンボルのシ
    ーケンスを受信する手段（１４）と、 （Ｂ）前記受信手段（１４）に応答して、あるシンボル
    時点における状態から次のシンボル時点における状態へ
    遷移するために、二進数表示のブランチメトリック（１
    ００）を計算する手段（１５）と、 （Ｃ）前記シンボル時点の一つのハードデシジョンビッ
    ト（１０８）を受信する手段（１０４）と、 （Ｄ）前記状態に関連したブランチメトリックの二進数
    表示の所定数ビットの数に対応する複数の排他的ＯＲゲ
    ート（１１０、１１２、１１４、１１６、１１８、１２
    ０、１２２）と、 ここで、前記複数の各排他的ＯＲゲートは、ブランチメ
    トリック（１００）の二進表示のビットを受信する第１
    入力と、ハードデシジョンビット（１０８）を受信する
    第２入力と、ソフトシンボル（１０２）の最下位ビット
    群を集合的に提供する複数の排他的ＯＲゲート（１１
    ０、１１２、１１４、１１６、１１８、１２０、１２
    ２）の出力とを有し、 （Ｅ）ハードデシジョンビット（１０８）をソフトシン
    ボル（１０２）の最上位ビットとして提供する手段と、 ここで、ソフトシンボルは、復号化プロセスにおいて用
    いられるブランチメトリックから生成され、からなるこ
    とを特徴とする受信シンボルのシーケンスを復号化する
    受信器回路。
  11. 【請求項１１】 前記所定数のビットは、ブランチメト
    リック（１００）の二進数表示の最上位ビット群として
    選択されることを特徴とする請求項１０の装置。
  12. 【請求項１２】 前記ソフトシンボル（１０２）を生成
    するために用いられるブランチメトリック（１００）の
    二進数表示の所定数は、ソフトシンボル（１０２）の所
    定ビット数以下であることを特徴とする請求項１０の装
    置。
  13. 【請求項１３】 前記所定数ビットは７であることを特
    徴とする請求項１２の装置。
  14. 【請求項１４】 前記ハードデシジョンビットを受信す
    る手段は、マルチプレクサ（１０４）であり、 このマルチプレクサ（１０４）は、少なくとも２つのソ
    ースの一方からのハードデシジョンビットを選択するこ
    とを特徴とする請求項１０の装置。
JP7074728A 1994-03-08 1995-03-08 ソフトシンボルの生成方法と装置 Pending JPH07273813A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/208,156 US5471500A (en) 1994-03-08 1994-03-08 Soft symbol decoding
US208156 1994-03-08

Publications (1)

Publication Number Publication Date
JPH07273813A true JPH07273813A (ja) 1995-10-20

Family

ID=22773418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7074728A Pending JPH07273813A (ja) 1994-03-08 1995-03-08 ソフトシンボルの生成方法と装置

Country Status (4)

Country Link
US (1) US5471500A (ja)
EP (1) EP0671817A1 (ja)
JP (1) JPH07273813A (ja)
KR (1) KR950035221A (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69429161T2 (de) * 1993-11-29 2002-06-20 Oki Electric Ind Co Ltd Gerät zur schätzung analog entschiedener werte und eines höchstwahrscheinlichkeitssystems
US5574751A (en) * 1995-04-24 1996-11-12 Motorola, Inc. Method for a soft-decision modulation system
EP0782358A3 (en) 1995-12-29 1999-07-21 Lucent Technologies Inc. Mobile communicator
US6041086A (en) * 1996-04-04 2000-03-21 Lucent Technologies Inc. Signal decoding for either Manhattan or Hamming metric based Viterbi decoders
US5802116A (en) * 1996-04-04 1998-09-01 Lucent Technologies Inc. Soft decision Viterbi decoding with large constraint lengths
FR2751815B1 (fr) * 1996-07-24 1998-10-02 Matra Communication Procede de demodulation numerique d'un segment de signal
FR2751811B1 (fr) * 1996-07-24 1998-10-09 Matra Communication Procede de demodulation numerique
US5995550A (en) * 1997-05-27 1999-11-30 Motorola, Inc. Method and apparatus for decoding a coded signal in a communication system
US6009128A (en) * 1997-09-08 1999-12-28 Lucent Technologies, Inc. Metric acceleration on dual MAC processor
US6577645B2 (en) * 1998-06-03 2003-06-10 Siemens Aktiengesellschaft Method and radio set for transmitting messages
US6477680B2 (en) * 1998-06-26 2002-11-05 Agere Systems Inc. Area-efficient convolutional decoder
JP4071879B2 (ja) * 1998-12-09 2008-04-02 富士通株式会社 誤り検出器、この誤り検出器を備えた通信システム、および誤り検出方法
JP3497399B2 (ja) 1999-01-29 2004-02-16 シャープ株式会社 ビタビ復号器
US6760438B1 (en) * 1999-07-01 2004-07-06 Nortel Networks Limited System and method for Viterbi decoding on encrypted data
JP3259725B2 (ja) * 1999-12-20 2002-02-25 日本電気株式会社 ビタビ復号装置
EP1265367A4 (en) * 2000-03-14 2005-06-15 Sharp Kk Viterbi decoder
US7164732B2 (en) * 2002-12-09 2007-01-16 Broadcom Corporation Edge incremental redundancy support in a cellular wireless terminal
US7342979B2 (en) 2002-12-09 2008-03-11 Broadcom Corporation Incremental redundancy support in a cellular wireless terminal having IR processing module
US7068735B2 (en) 2003-06-16 2006-06-27 Broadcom Corp. System and method to perform DC compensation on a radio frequency burst in a cellular wireless network
US7342956B2 (en) 2003-06-16 2008-03-11 Broadcom Corporation System and method to extract uplink status flag bits in a cellular wireless network
US7756483B2 (en) 2003-06-16 2010-07-13 Broadcom Corporation Adaptive channel quality estimation algorithm to support link adaptation
US7107080B2 (en) 2003-06-16 2006-09-12 Broadcom Corporation System and method to conduct idle mode paging channel monitoring within a cellular wireless network
US7406139B2 (en) 2003-06-16 2008-07-29 Broadcom Corporation System and method to identify a modulation format of a data frame within a cellular wireless network
US7457379B2 (en) 2003-10-16 2008-11-25 Broadcom Corporation Adaptive multi-step combined DC offset compensation for EDGE 8-PSK
US7231586B2 (en) * 2004-07-21 2007-06-12 Freescale Semiconductor, Inc. Multi-rate viterbi decoder
GB0418263D0 (en) 2004-08-16 2004-09-15 Ttp Communications Ltd Soft decision enhancement
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US7876862B2 (en) * 2007-07-16 2011-01-25 Agere Systems Inc. Conditionally input saturated Viterbi detector
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US8379851B2 (en) * 2008-05-12 2013-02-19 Microsoft Corporation Optimized client side rate control and indexed file layout for streaming media
JP5088304B2 (ja) * 2008-11-27 2012-12-05 富士通株式会社 通信システム
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8351495B2 (en) * 2009-09-10 2013-01-08 Teledyne Paradise Datacom, Llc Method and apparatus for detecting in-band interference in a data communications modem
US8743936B2 (en) 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8681439B2 (en) 2010-09-13 2014-03-25 Lsi Corporation Systems and methods for handling sector gaps in inter-track interference compensation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240156A (en) * 1979-03-29 1980-12-16 Doland George D Concatenated error correcting system
US4346473A (en) * 1980-02-26 1982-08-24 Harris Corporation Error correction coding method and apparatus for multilevel signaling
GB2088676B (en) * 1980-11-14 1985-09-04 Plessey Co Ltd Transmission systems
US4709377A (en) * 1985-03-13 1987-11-24 Paradyne Viterbi decoder for wireline modems
DE3910739C3 (de) * 1989-04-03 1996-11-21 Deutsche Forsch Luft Raumfahrt Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
US5271042A (en) * 1989-10-13 1993-12-14 Motorola, Inc. Soft decision decoding with channel equalization
US5144644A (en) * 1989-10-13 1992-09-01 Motorola, Inc. Soft trellis decoding
US5134635A (en) * 1990-07-30 1992-07-28 Motorola, Inc. Convolutional decoder using soft-decision decoding with channel state information
US5263052A (en) * 1991-09-30 1993-11-16 Motorola, Inc. Viterbi equalizer for radio receiver
JP3120511B2 (ja) * 1991-11-21 2000-12-25 ソニー株式会社 ビタビ復号装置
DE4224214C2 (de) * 1992-07-22 1995-02-09 Deutsche Forsch Luft Raumfahrt Verfahren zur quellengesteuerten Kanaldecodierung durch Erweiterung des Viterbi-Algorithmus

Also Published As

Publication number Publication date
KR950035221A (ko) 1995-12-30
EP0671817A1 (en) 1995-09-13
US5471500A (en) 1995-11-28

Similar Documents

Publication Publication Date Title
JPH07273813A (ja) ソフトシンボルの生成方法と装置
EP0670636A1 (en) Viterbi processor
US7765459B2 (en) Viterbi decoder and viterbi decoding method
KR20010027540A (ko) 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
JPH1070471A (ja) 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号
KR100346529B1 (ko) 디지탈신호프로세서
US7131055B2 (en) Fast bit-parallel Viterbi decoder add-compare-select circuit
CN110868226A (zh) 基于混合极化核的极化码的编译码方法
US8055986B2 (en) Viterbi decoder and method thereof
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
Lou Viterbi decoder design for the IS-95 CDMA forward link
US7046747B2 (en) Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations
JP2715398B2 (ja) 誤り訂正符復号化装置
KR20040044589A (ko) 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치
CN108471341B (zh) 一种卷积编解码的方法
CN101145790A (zh) 译码器、相加-比较-选择单元和其方法
US20070201586A1 (en) Multi-rate viterbi decoder
CN101411071A (zh) 具有双向滑动窗口体系结构的map译码器
US7020223B2 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
US7062000B1 (en) Viterbi decoder
CN107342775B (zh) 删余卷积码的维特比译码方法
JP3987153B2 (ja) マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード
KR101134806B1 (ko) 부호 복호 방법
JPH11112361A (ja) データ復号装置及びデータ復号方法