CN108471341B - 一种卷积编解码的方法 - Google Patents

一种卷积编解码的方法 Download PDF

Info

Publication number
CN108471341B
CN108471341B CN201810254574.XA CN201810254574A CN108471341B CN 108471341 B CN108471341 B CN 108471341B CN 201810254574 A CN201810254574 A CN 201810254574A CN 108471341 B CN108471341 B CN 108471341B
Authority
CN
China
Prior art keywords
state
decoding
metric
path
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810254574.XA
Other languages
English (en)
Other versions
CN108471341A (zh
Inventor
袁冰
吴修治
朱贤明
黄瑶
王军
项婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tuoer Microelectronics Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810254574.XA priority Critical patent/CN108471341B/zh
Publication of CN108471341A publication Critical patent/CN108471341A/zh
Application granted granted Critical
Publication of CN108471341B publication Critical patent/CN108471341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种卷积编解码的方法，主要解决现有技术在短数据信道传输过程中，易出现噪声干扰导致传输数据出错的问题。其实现方案是：将原始信号输入到编码器中进行编码，在信道传输中已经被干扰编码后的信号的起始位置处添加mapper单元；在译码过程中，计算对应各跳转分支的度量值，并从第五个时刻开始对每一状态的度量值结果进行比较，选出最小的度量值进行存储，当译码的数据长度达到译码深度的时，mapper单元产生控制信号，输出当前译码数据，并进入下一个回溯单元进行译码，以此类推，直至最后全部输出。本发明能在短数据译码过程中能得到额外1dB增益，提高了Viterbi译码器的纠错能力，可用于短数据的信道传输。

Description

一种卷积编解码的方法
技术领域
本发明属于数字通信技术领域，特别涉及一种卷积编解码的方法，可用于短数据的信道传输。
背景技术
从现代通讯的发展史可以看出模拟通信到数字通信的巨变，数字通信的到来预示着一个全新的通信世界的降临。信息传输速率和信息传输的可靠性已经成为现代信息传输过程中的两个非常重要的因素。因此，对信号有着识别和纠正性能的编码和解码在现代数字通信中扮演着不可或缺的角色。在各种信号的编解码方式中，前向纠错依靠其卓越的纠错性能而被广泛的应用在现实的通信中。卷积码是一种有效的前向纠错码，是当前数字无线通信系统中广泛采用的一类前向纠错。
卷积码是将k个信息元编成n个信息元输出。以(n,k,m)来描述卷积码，其编码器的结构包括两部分：一个是依次输入到编码器的信息元数k；二是由n个模2加法器和k个信息元对应的卷积编码器的输出信息元n组成。传统的Viterbi译码器中包括四个主要模块：分别是分支度量计算单元模块BMC；加比选模块ACS；最佳路径存储模块BPS；回溯单元模块TB。Viterbi算法是将接收到的序列和所有可能的发送序列作比较，选择其中汉明距离最小的序列当作是现在的发送序列的一种算法。译码器从某个状态出发，每次向右延伸一个分支，并与接收数字相应分支进行比较，计算它们之间的距离，然后将计算所得距离加到被延伸路径的累积距离值中。对到达每个状态的各条路径的距离累加值进行比较，保留距离值最小的一条路径，称为幸存路径。这种算法所保留的路径与接收序列之间的似然概率为最大，所以又称为最大似然译码。
上述传统的维特比译码，由于各个路径存储器的初始状态是随机确定的，因而在当数据包和数据的长度较小时，译码器的译码性能会很不稳定，很大程度上降低了译码器的纠错性能，同时译码器的空间复杂度较高，对后期硬件实现的过程要求也会较高。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种卷积编解码的方法，以提高短数据在信道传输时的纠错性能，同时降低维特比译码器的空间复杂度。
为实现上述目的，本发明的技术方案包括如下：
(1)将原始信号输入到码率为1/2的编码器中进行编码，串行输出编码后的信号；
(2)对信号在信道传输的过程中已经被干扰的信号的起始位置处添加mapper单元，用于对编码后的信号进行处理，即控制信号的输入和输出以及改变分支度量计算单元和加比选单元内寄存器的初始状态，处理后的信号被送入译码器进行译码；
(3)信号的译码和输出
(3a)译码器中的分支度量计算单元根据接收到的待译码信号，计算产生对应各跳转分支的度量值，即与全部可能的卷积码编码相比较的汉明距离，并将这些度量值送入译码器中的加比选单元进行处理；
(3b)加比选单元对分支度量计算单元传送过来的相应状态的各跳转分支的度量值进行存储，并在译码过程中从第四个时刻开始对每一状态的度量值结果进行比较，选出最小的路径累加值存入译码器中的路径度量存储单元；
(3c)路径度量存储单元对加比选单元选出传输的各状态所处路径的度量值进行存储，同时译码器中的幸存路径存储单元对每个时刻路径度量存储单元存储的相应分支度量值进行存储，完成对一个数据的译码；
(3d)当译码的数据长度达到回溯深度的时候，mapper单元产生控制信号，控制译码器在预定的输出时间间隔内连续输出Viterbi译码生成的译码数据，译码器进入下一个回溯单元进行译码，以此类推，直至最后全部输出。
本发明与现有的技术相比具有以下优点：
1)本发明是对传统维特比译码算法的进一步优化，通过对从编码器输出的数据前添加mapper单元以及在译码器单元中优化数据计算、存储和比较的方法，降低了数据在信道传输过程中的误码率，提高了数据传输的精度。
2)本发明通过在Viterbi译码过程中的前四个时刻不进行路径度量值大小的比较，只作路径度量值的计算和储存的方法，不仅减小了译码器的空间复杂程度，同时也降低了后期硬件实现时的难度。
仿真结果表明：该方法相比于传统Viterbi算法大概可以获得1dB左右的增益，很大地提高了维特比译码器的纠错能力。
附图说明
图1是本发明的实现总框图；
图2是本发明中利用Viterbi算法进行译码的子流程图；
图3是本发明中对(2,1,4)卷积码的编码框图；
图4是本发明中的(2,1,4)卷积码的译码的网格图；
图5是本发明中的第1时刻到第4时刻路径及度量值示意图；
图6是本发明中的第4时刻到第5时刻路径及度量值示意图；
图7是本发明中的第6时刻到第7时刻路径及度量值示意图；
图8是本发明的仿真结果图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各种权利要求所要求保护的技术方案。
本发明主要针对的是(2,1,4)卷积编码器，所以每一时刻可能有24-1＝23＝8种状态，分别是000，001，010，011，100，101，110，111，假设输入到编码器的数据是u＝(111001)。
本发明使用的(2,1,4)编码器，如图2所示，其中D表示寄存器，
Figure GDA0001724600880000033
表示模二加法运算。编码器是由3级移位寄存器，两个模2加法器组成。若ni表示第i时刻输入编码器的数据，则数据按n0n1n2…ni-1nini+1…的顺序送入编码器，其中i＝0，1，2，3…。每输入一个数据ni，根据模2运算法则，编码器的两个输出端分别输出数据a0(ni)和a1(ni)各一次。由此可知，两个输出数据a0(ni)和a1(ni)不仅与当前的输入数据ni有关，而且还与已存入寄存器的前三个数据ni-3，ni-2和ni-1有关。因此结合图2可知输出数据a0(ni)和a1(ni)的计算公式为:
Figure GDA0001724600880000031
Figure GDA0001724600880000032
假定移位寄存器的初始状态ni-3，ni_2和ni_1均为0，则当输入ni为0时，由上式可以得出a0(ni)＝0,a1(ni)＝0，即待译码数据是c(ni)＝(a0(ni),a1(ni))＝(0,0)；当输入ni为1时，a0(ni)＝1,a1(ni)＝1，即待译码的数据是c(ni)＝(a0(ni),a1(ni))＝(1,1)。随着数据依次输入，移位寄存器中的数据依次右移，此时输出的数据可以按照上式依次算出。
参照图1，本发明的实现步骤如下：
步骤1，数据的输入与编码
将原始数据输入到如图2所示的(2,1,4)卷积编码器中，通过两个模2加法器根据模2运算法则计算出相对应的编码数据为U＝(11 01 10 10 00 00)，并输出。
步骤2，数据的处理及寄存器状态的控制
首先，在编码数据U的首尾位置处添加mapper单元，由于编码后的数据U在信道传输过程中会被外界噪声干扰，因而需要在被干扰后的数据的首尾位置处添加mapper单元，用于控制被干扰的数据依次输入到译码器；
然后，由mapper单元将译码器中加比选单元和分支度量计算单元内寄存器的状态全部变为“000”状态，并产生输入控制信号，再将被噪声干扰的数据送入译码器进行译码。
步骤3，采用Viterbi算法对数据进行译码
参照图3，本步骤的具体步骤如下：
(3.1)译码器接收由mapper单元处理后的数据，并根据(2,1,4)卷积码的译码网格图开始译码；所述译码网格图，如图4所示，该网格图在任何状态下都对应两个输入和两个输出，图中的实线表示此时刻输入寄存器的码元为0，虚线表示此时刻输入寄存器的码元为1；
(3.2)在译码的第一个时刻到第四个时刻，分支度量计算单元计算每条支路的路径度量值并存储：
参照图5，本步骤的具体实现如下：
(3.21)在译码的第一个时刻到第二个时刻，寄存器状态从“000”状态出发，分支度量计算单元计算每条支路的路径度量值并存储：
当输入译码器的码元为0时，进入下一个寄存器的状态是“000”，路径为“00”，路径的度量值为2，分支度量单元存储路径及路径值；
当输入译码器的码元为1时，进入下一个寄存器的状态是“100”，路径为“11”，路径的度量值为0，分支度量单元存储路径及路径值；
(3.22)在第二时刻到第三时刻中分支度量计算单元计算每条跳转支路的路径度量值并存储该状态下的路径度量值：
(3.22a)在寄存器状态为“000”时,计算每条跳转支路的路径度量值:
当输入译码器的码元为0时，进入下一个寄存器的状态是“000”，路径为“00”，路径的度量值为3，分支度量计算单元存储路径及路径值；
当输入译码器的码元为1时，进入下一个寄存器的状态是“100”，路径为“11”，路径的度量值为3，分支度量计算单元存储路径及路径值；
(3.22b)在寄存器状态为“100”时,计算每条跳转支路的路径度量值:
当输入译码器的码元为0时，进入下一个寄存器的状态是“010”，路径为“10”，路径的度量值为2，分支度量计算单元存储路径及路径值；
当输入译码器的码元为1时，进入下一个寄存器的状态是“110”，路径为“01”，路径的度量值为0，分支度量计算单元存储路径及路径值；
(3.23)计算第三时刻到第四时刻中分支度量计算单元计算每条跳转支路的路径度量值：
由于在译码过程的第3时刻，此时寄存器为4个状态，即：“000”，“100”，“010”，“110”，则进入译码的第4个时刻时寄存器中应有2*4＝8个状态，因而在第三时刻到第四时刻中分支度量计算单元计算每条跳转支路的路径度量值并存储该状态下的路径度量值时有以下四种情况：
(3.23a)在寄存器状态为“000”时,计算每条跳转支路的路径度量值:
当输入译码器的码元为0时，进入下一个寄存器的状态是“000”，路径为“00”，路径的度量值为4，分支度量计算单元存储路径及路径值；
当输入译码器的码元为1时，进入下一个寄存器的状态是“100”，路径为“11”，路径的度量值为3，分支度量计算单元存储路径及路径值；
(3.23b)在寄存器状态为“100”时,计算每条跳转支路的路径度量值:
当输入译码器的码元为0时，进入下一个寄存器的状态是“010”，路径为“10”，路径的度量值为3，分支度量计算单元存储路径及路径值；
当输入译码器的码元为1时，进入下一个寄存器的状态是“110”，路径为“01”，路径的度量值为5，分支度量计算单元存储路径及路径值；
(3.23c)在寄存器状态为“010”时,计算每条跳转支路的路径度量值:
当输入译码器的码元为0时，进入下一个寄存器的状态是“001”，路径为“11”，路径的度量值为3，分支度量计算单元存储路径及路径值；
当输入译码器的码元为1时，进入下一个寄存器的状态是“101”，路径为“00”，路径的度量值为3，分支度量计算单元存储路径及路径值；
(3.23d)在寄存器状态为“110”时,计算每条跳转支路的路径度量值:
当输入译码器的码元为0时，进入下一个寄存器的状态是“011”，路径为“01”，路径的度量值为2，分支度量计算单元存储路径及路径值；
当输入译码器的码元为1时，进入下一个寄存器的状态是“111”，路径为“10”，路径的度量值为0，分支度量计算单元存储路径及路径值；
当到达译码过程的第四时刻时，此寄存器的状态是：“000”，“001”，“011”，“100”，“010”，“101”，“110”，“111”，至此译码器寄存器的所有状态全部出现。
(3.3)从译码的第五时刻开始进入下一个状态都有两条路径，这时需要计算并比较每条路径的度量值：
如图6所示，本步骤的实现如下：
(3.3a)进入当前“000”状态的路径有两条，一条是当从上一个“000”状态输入译码器的码元为0时的路径，根据图4的译码网格图和公式1可知，网格图中在“000”状态处输出的码组c(n)＝(a0(n),a1(n))＝(0,0)，而此刻译码器接收到的序列为C(n)＝(1,0)，则将该时刻输出序列与接收序列比较得到的汉明距离值，即路径度量值为
Figure GDA0001724600880000061
由步骤(3.4a)可知前面四个时刻到达该状态下的幸存路径是b4＝(00,00,00),加比选单元计算的路径的累加度量值为
Figure GDA0001724600880000062
得到该状态第五时刻的度量值是
Figure GDA0001724600880000063
Figure GDA0001724600880000064
(3.3b)进入“000”状态的另一条路径是从上一个状态“001”状态输入译码器的码元为1时的路径，根据图4的译码网格图和公式1可知，网格图中在“000”状态处的输出码组c(n)＝(a0(n),a1(n))＝(1,1)，而此刻译码器接收到的序列为C(n)＝(1,0)，则将该时刻输出序列与接收序列比较得到的汉明距离值，即路径度量值为
Figure GDA0001724600880000065
由步骤(3.4a)可知前四个时刻到达该状态下的幸存路径是b4＝(11,10,11)，加比选单元计算的路径的累加度量值为
Figure GDA0001724600880000066
得到该状态第五时刻的度量值是
Figure GDA0001724600880000067
(3.3c)加比选单元开始比较两个路径度量值的大小，得到d1>d2,保留小的度量值d2，舍去较大的度量值d1，得到幸存路径b4＝(11,10,11,11)；
(3.4)按照图6，用同样的方法在第五时刻到第六时刻，第六时刻到第七时刻找到幸存路径，由幸存路径存储单元存储幸存路径及幸存路径的度量值；
(3.5)由于每个路径存储器存储长度是固定的，译码算法必须对这译码深度长度比特的所有路径以及路径值做判决并译码输出，此时如果译码深度大于输入数据长度则译码输出，否则返回步骤3.5，继续计算并比较下个时刻每条路径的度量值；
(3.6)在译码深度大于输入数据的长度时，译码器开始译码输出：
参照图7，本步骤实现如下：
由于本发明译码器的译码深度给定为16，输入数据的长度为12，译码深度大于输入数据的长度，则译码器接收译码控制信号开始译码输出，即从图7找出最小的幸存路径度量值，其大小是
Figure GDA0001724600880000068
根据最小度量值确定最小的幸存路径是：
b7＝(11,10,10,10,00,00)；
由幸存路径和幸存路径度量值得到最终的译码输出序列为：U′＝(111001)。
步骤4，译码结束
译码完成后，译码器接收到输出控制信号，输出译码数据U′，同时mapper单元调整Viterbi译码器内分支度量计算单元和加比选单元内寄存器初始状态至“全零”状态，至此全部的译码过程结束。
本发明的效果可通过以下仿真进一步说明：
用MATLAB对传统的卷积编码器及Viterbi译码器和本发明的卷积码编码器及Viterbi译码器进行仿真，结果如图8所示。
从图8可以看出，本发明相比于传统Viterbi译码器可获得1dB左右的增益，很大地提高了维特比译码器的纠错能力。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (5)

1.一种卷积编解码的方法，其特征在于，包括：
(1)将原始信号输入到码率为1/2的编码器中进行编码，串行输出编码后的信号；
(2)对信号在信道传输的过程中已经被干扰的信号的起始位置处添加mapper单元，用于对编码后的信号进行处理，即控制信号的输入和输出以及改变分支度量计算单元和加比选单元内寄存器的初始状态，处理后的信号被送入译码器进行译码；
(3)信号的译码和输出
(3a)译码器中的分支度量计算单元根据接收到的待译码信号，计算产生对应各跳转分支的度量值，即与全部可能的卷积码编码相比较的汉明距离，并将这些度量值送入译码器中的加比选单元进行处理；
(3b)加比选单元对分支度量计算单元传送过来的相应状态的各跳转分支的度量值进行存储，并在译码过程中从第五个时刻开始对每一状态的度量值结果进行比较，选出最小的路径累加值存入译码器中的路径度量存储单元；
(3c)路径度量存储单元对加比选单元选出传输的各状态所处路径的度量值进行存储，同时译码器中的幸存路径存储单元对每个时刻路径度量存储单元存储的相应分支度量值进行存储，完成对一个数据的译码；
(3d)当译码的数据长度达到译码深度的时候，mapper单元产生控制信号，控制译码器在预定的输出时间间隔内连续输出Viterbi译码生成的译码数据，译码器进入下一个回溯单元进行译码，以此类推，直至最后全部输出。
2.根据权利要求1所述的方法，其特征在于，所述的mapper单元由控制单元和两个调零模块组成，其中：
控制单元，用于在译码器接收到输入信号时，控制译码器在预定的输入时间间隔内接收连续输入的一段待译码数据，并在待译码数据的接收完成时，生成输入控制信号；在译码过程中，控制在预定的译码时间间隔内对输入单元接收的待译码数据执行Viterbi译码以生成译码数据，并在Viterbi译码完成时，生成译码控制信号；在输出译码数据时，控制译码器在预定的输出时间间隔内连续输出Viterbi译码生成的译码数据，并生成输出控制信号；
两个调零模块，用于在译码器接收到输入控制信号和输出控制信号后，调整Viterbi译码器内分支度量计算单元和加比选单元内寄存器初始状态至“全零”状态。
3.根据权利要求1所述的方法，其特征在于，步骤(3a)中计算全部可能的卷积码编码相比较的汉明距离，按如下步骤进行：
(3a1)通过mapper单元将分支度量计算单元内寄存器改为“全零”状态；
(3a2)分支度量计算单元计算在第一个时刻到第二个时刻译码网格图中两个状态变化的度量值，即“000”状态变化到“000”状态，“000”状态变化到“100”状态过程的度量值，并与接收的代译码数据比较得到两个汉明距离值，存储在寄存器中；
(3a3)分支度量计算单元计算在第二个时刻到第三个时刻译码网格图中四个状态变化的度量值，即“000”状态变化到“000”状态，“000”状态变化到“100”状态，“100”状态变化到“010”状态，“100”状态变化到“110”状态过程的度量值，并与接收的代译码数据比较得到四个汉明距离值，存储在寄存器中；
(3a4)分支度量计算单元计算在第三个时刻到第四个时刻译码网格图中八个状态变化的度量值，即“000”状态变化到“000”状态，“000”状态变化到“100”状态，“100”状态变化到“010”状态，“100”状态变化到“110”，“010”状态变化到“001”状态，“010”状态变化到“101”状态，“110”状态变化到“011”状态，“110”状态变化到“111”过程的度量值，并与接收的代译码数据比较得到八个汉明距离值，至此分支度量计算单元的寄存器中8个状态的状态值已经全部出现。
4.根据权利要求1所述的方法，其特征在于，步骤(3b)中在译码过程中从第五个时刻开始对每一状态的度量值结果进行比较，是先从路径存储单元中取出之前存入的各状态的度量值，再与本次分支度量计算单元计算的路径度量值相加；然后对当前状态的累加结果进行比较，选出最小的路径度量值再次存入路径度量存储单元中，待下一次路径度量值比较使用。
5.根据权利要求1所述的方法，其特征在于，步骤(3d)中的mapper单元在回溯单元中控制译码器在预定的输出时间间隔内连续输出Viterbi译码生成的译码数据，是当译码的长度达到回溯深度的时候，mapper单元给出控制信号，使译码器在规定的时间间隔内连续输出已经译码完成数据，并通知译码器进入下一个回溯单元。
CN201810254574.XA 2018-03-26 2018-03-26 一种卷积编解码的方法 Active CN108471341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810254574.XA CN108471341B (zh) 2018-03-26 2018-03-26 一种卷积编解码的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810254574.XA CN108471341B (zh) 2018-03-26 2018-03-26 一种卷积编解码的方法

Publications (2)

Publication Number Publication Date
CN108471341A CN108471341A (zh) 2018-08-31
CN108471341B true CN108471341B (zh) 2020-11-24

Family

ID=63265888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810254574.XA Active CN108471341B (zh) 2018-03-26 2018-03-26 一种卷积编解码的方法

Country Status (1)

Country Link
CN (1) CN108471341B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112865814B (zh) * 2021-01-05 2022-08-30 成都航天通信设备有限责任公司 一种卷积码的Viterbi译码方法及译码器
CN113572483B (zh) * 2021-07-29 2023-02-24 北京紫光展锐通信技术有限公司 维特比译码方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684404A (zh) * 2004-04-14 2005-10-19 瑞昱半导体股份有限公司 联合等化及译码输入数据流的平行决策反馈译码器及方法
CN1968024A (zh) * 2006-06-13 2007-05-23 华为技术有限公司 一种卷积码译码方法
CN102185618A (zh) * 2011-01-27 2011-09-14 华为技术有限公司 一种维特比译码算法的改进方法和卷积码译码器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684404A (zh) * 2004-04-14 2005-10-19 瑞昱半导体股份有限公司 联合等化及译码输入数据流的平行决策反馈译码器及方法
CN1968024A (zh) * 2006-06-13 2007-05-23 华为技术有限公司 一种卷积码译码方法
CN102185618A (zh) * 2011-01-27 2011-09-14 华为技术有限公司 一种维特比译码算法的改进方法和卷积码译码器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Software implementation of SHDSL transceivers on a novel DSP architecture;Manfred Riener;《200412th European Signal Processing Conference》;20040910;全文 *

Also Published As

Publication number Publication date
CN108471341A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
KR100580160B1 (ko) 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
JPH07273813A (ja) ソフトシンボルの生成方法と装置
US5802116A (en) Soft decision Viterbi decoding with large constraint lengths
CN107911195B (zh) 一种基于cva的咬尾卷积码信道译码方法
CN108471341B (zh) 一种卷积编解码的方法
US8566683B2 (en) Power-reduced preliminary decoded bits in viterbi decoders
WO2006073732A2 (en) Track buffer in a parallel decoder
CN108134612B (zh) 纠正同步与替代错误的级联码的迭代译码方法
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
CA2198194A1 (en) Viterbi decoding method and viterbi decoding circuit
WO2007021057A1 (en) Viterbi decoder and method thereof
US7035356B1 (en) Efficient method for traceback decoding of trellis (Viterbi) codes
CN105356893A (zh) 一种尾码可配置的Viterbi解码方法及解码器
EP2605410B1 (en) Channel decoding method and tail biting convolutional decoder
JP2917177B2 (ja) 誤り検出方法、装置ならびに識別方法
CN104702293A (zh) 一种面向体域网的双模式bch解码器电路
CN108768412B (zh) 一种低延时Viterbi译码方法及系统
CN109861695B (zh) 利用码本进行卷积码译码的方法
CN116073952B (zh) 一种基于MaPU架构的快速并行卷积编译码方法、系统、设备及介质
KR102302560B1 (ko) 조인트 비터비 검출 및 복호 장치 및 그 방법
JP5370487B2 (ja) 復号方法および復号装置
KR100564757B1 (ko) 저전력 비터비 복호기 및 역추적 방법
Bourichi A low power parallel sequential decoder for convolutional codes
KR20060084218A (ko) 부호 복호 방법
KR100726170B1 (ko) 비터비 복호 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220415

Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000

Patentee after: Tuoer Microelectronics Co.,Ltd.

Address before: 710071 Taibai South Road, Yanta District, Xi'an, Shaanxi Province, No. 2

Patentee before: XIDIAN University