JPH1070471A - 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 - Google Patents
大きな制約長を持つ場合に有効なソフト判定ビテルビ復号Info
- Publication number
- JPH1070471A JPH1070471A JP9085438A JP8543897A JPH1070471A JP H1070471 A JPH1070471 A JP H1070471A JP 9085438 A JP9085438 A JP 9085438A JP 8543897 A JP8543897 A JP 8543897A JP H1070471 A JPH1070471 A JP H1070471A
- Authority
- JP
- Japan
- Prior art keywords
- viterbi
- states
- time
- pass
- cost value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
- H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
- H03M13/4153—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding two-step SOVA decoding, i.e. the soft-output is determined by a second traceback operation after the determination of the hard decision like in the Berrou decoder
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、一般的には、デジタル信号の復号
にし、より詳細には、ソフトシンボル復号出力を提供す
るが、大きな制約長を使用してたたみこみ符号化された
信号を復号のために実現（利用）された場合に特に有効
である。 【解決手段】 本発明によるこの方法は、信号が長い制
約長を使用してたたみこみ符号化されている場合に特に
有効である。第一のパスにおいて、エラー訂正コ・プロ
セッサ（ＥＣＣＰ）がハード復号に対してのみプログラ
ムされる。全ての受信されたシンボルセットがハードビ
ット復号された後に、第二のパスのビテルビ動作が遂行
される。
にし、より詳細には、ソフトシンボル復号出力を提供す
るが、大きな制約長を使用してたたみこみ符号化された
信号を復号のために実現（利用）された場合に特に有効
である。 【解決手段】 本発明によるこの方法は、信号が長い制
約長を使用してたたみこみ符号化されている場合に特に
有効である。第一のパスにおいて、エラー訂正コ・プロ
セッサ（ＥＣＣＰ）がハード復号に対してのみプログラ
ムされる。全ての受信されたシンボルセットがハードビ
ット復号された後に、第二のパスのビテルビ動作が遂行
される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、デジ
タル信号の復号にし、より詳細には、ソフトシンボル復
号出力を提供するが、大きな制約長を使用してたたみこ
み符号化された信号を復号のために実現（利用）された
場合に特に有効である。
タル信号の復号にし、より詳細には、ソフトシンボル復
号出力を提供するが、大きな制約長を使用してたたみこ
み符号化された信号を復号のために実現（利用）された
場合に特に有効である。
【０００２】
【従来の技術】デジタル信号用途においては、通常、ソ
ース信号は、送信の前に、送信された信号の修正、並び
にノイズおよび他の歪み源から検出を向上させるため
に、符号化される。デジタル信号が、たたみこみ符号化
されている場合は、一つの受信機実現においては、元の
ソース信号を検出するためにビテルビデコーダが使用さ
れる。
ース信号は、送信の前に、送信された信号の修正、並び
にノイズおよび他の歪み源から検出を向上させるため
に、符号化される。デジタル信号が、たたみこみ符号化
されている場合は、一つの受信機実現においては、元の
ソース信号を検出するためにビテルビデコーダが使用さ
れる。
【０００３】たたみこみエンコーダは、複数のシフトレ
ジスタおよびモジュロ−２加算器を使用することによっ
て、ソース信号のセットの一つあるいはそれ以上の入力
ビットを、送信のための第二のセットのビットに変換す
る。入力セットのビット数よりも多数のビット数を持つ
セットのビットが送信されるために、受信機は追加のビ
ットを持つこととなり、これをソース信号内に含まれる
固有の情報を検出するために使用することが可能にす
る。このために、たたみこみエンコーダは、ソース信号
に、冗長の要素を加えるということができる。入力ビッ
トの出力ビットに対する比は、符号レートと呼ばれ、シ
フトレジスタの数は、制約長と呼ばれる。例えば、個々
の時間期間においてソース信号から１ビットを受信する
能力を持つ二つのシフトレジスタを持ち、一方、その出
力は、２ビットであるエンコーダは、二分の一の符号レ
ートと、２の制約長を持つこととなる。たたみこみ符号
化に関しては、Peyton Z.Peebles,Jr.,Digital Communi
cations Systems pp.87-102(Prentice Hall,1987)にお
いて詳細に説明されているのでこれを参照されたい。
ジスタおよびモジュロ−２加算器を使用することによっ
て、ソース信号のセットの一つあるいはそれ以上の入力
ビットを、送信のための第二のセットのビットに変換す
る。入力セットのビット数よりも多数のビット数を持つ
セットのビットが送信されるために、受信機は追加のビ
ットを持つこととなり、これをソース信号内に含まれる
固有の情報を検出するために使用することが可能にす
る。このために、たたみこみエンコーダは、ソース信号
に、冗長の要素を加えるということができる。入力ビッ
トの出力ビットに対する比は、符号レートと呼ばれ、シ
フトレジスタの数は、制約長と呼ばれる。例えば、個々
の時間期間においてソース信号から１ビットを受信する
能力を持つ二つのシフトレジスタを持ち、一方、その出
力は、２ビットであるエンコーダは、二分の一の符号レ
ートと、２の制約長を持つこととなる。たたみこみ符号
化に関しては、Peyton Z.Peebles,Jr.,Digital Communi
cations Systems pp.87-102(Prentice Hall,1987)にお
いて詳細に説明されているのでこれを参照されたい。
【０００４】ビテルビデコーダは、これが受信されたデ
ジタル信号を復号するためにビテルビアルゴリズムを使
用（実現）するために、このような名前を持つ。典型的
には、受信機は、最初に、信号を検出し、これをシーケ
ンスのシンボルセットに分割する。各シンボルセット
は、たたみこみエンコーダからの出力ビットの数に等し
い数のビットを含む。従って、二分の一符号レートのエ
ンコーダの場合は、このシンボルセットは、２ビットを
含み、これは、ダイビットと呼ばれる。これらシンボル
セットが次に個々の時点においてデコーダに入力され
る。
ジタル信号を復号するためにビテルビアルゴリズムを使
用（実現）するために、このような名前を持つ。典型的
には、受信機は、最初に、信号を検出し、これをシーケ
ンスのシンボルセットに分割する。各シンボルセット
は、たたみこみエンコーダからの出力ビットの数に等し
い数のビットを含む。従って、二分の一符号レートのエ
ンコーダの場合は、このシンボルセットは、２ビットを
含み、これは、ダイビットと呼ばれる。これらシンボル
セットが次に個々の時点においてデコーダに入力され
る。
【０００５】ビテルビデコーダは、各受信されたシンボ
ルセットに対して、任意の時点において、対応するソー
ス信号ビットを表す有限個の状態が存在するということ
を前提とする。状態の数は、たたみこみエンコーダの制
約長の関数である。具体的には、状態の数は、２C-1に
等しいが、ここで、Ｃは制約長を表す。通常、より良好
な符号化のためには、より大きな制約長が望ましいが、
これは、結果として、ビテルビデコーダに対して要求さ
れるメモリ資源を増加させることとなる。例えば、制約
長が３であり、ある時点において、１つのソース信号ビ
ットがたたみこみエンコーダに入力される場合は、任意
の時点において、送信されたソース信号ビットを表すも
のとして４つの可能な状態が存在するが、制約長が５に
増加されると、任意の時点における可能な状態の数は、
１６に増加することとなる。
ルセットに対して、任意の時点において、対応するソー
ス信号ビットを表す有限個の状態が存在するということ
を前提とする。状態の数は、たたみこみエンコーダの制
約長の関数である。具体的には、状態の数は、２C-1に
等しいが、ここで、Ｃは制約長を表す。通常、より良好
な符号化のためには、より大きな制約長が望ましいが、
これは、結果として、ビテルビデコーダに対して要求さ
れるメモリ資源を増加させることとなる。例えば、制約
長が３であり、ある時点において、１つのソース信号ビ
ットがたたみこみエンコーダに入力される場合は、任意
の時点において、送信されたソース信号ビットを表すも
のとして４つの可能な状態が存在するが、制約長が５に
増加されると、任意の時点における可能な状態の数は、
１６に増加することとなる。
【０００６】各時点において、一つのシンボルセットが
受信され、ビテルビデコーダは、有限個の状態間の可能
な全ての遷移をマッピングする。各遷移は、その時点に
おいて受信された信号に対応する一つの可能なソース信
号を反映する。これら遷移は、ブランチと呼ばれる。各
遷移の元の状態は、現在の状態と呼ばれ、各遷移の終わ
りの状態は、次の状態と呼ばれる。一つのシーケンスの
シンボルセットに対して、ビテルビデコーダは、状態遷
移の一つあるいは複数のシーケンスを生成し、このシー
ケンスによって一つの経路が形成される。
受信され、ビテルビデコーダは、有限個の状態間の可能
な全ての遷移をマッピングする。各遷移は、その時点に
おいて受信された信号に対応する一つの可能なソース信
号を反映する。これら遷移は、ブランチと呼ばれる。各
遷移の元の状態は、現在の状態と呼ばれ、各遷移の終わ
りの状態は、次の状態と呼ばれる。一つのシーケンスの
シンボルセットに対して、ビテルビデコーダは、状態遷
移の一つあるいは複数のシーケンスを生成し、このシー
ケンスによって一つの経路が形成される。
【０００７】現在の状態から次の状態への各遷移に対し
て、ビテルビデコーダは、たたみこみエンコーダに対す
るコードについての知識を持つために、送信された信号
を反映する対応するセットのビットを生成することがで
きる。各ブランチは、対応する生成されたセットのビッ
トを持つために（ここでは、解説の目的で、セットの２
ビット（“ダイビット”）が生成されるものと想定され
る）、こうして生成されるダイビットと、受信されたシ
ンボルセットとの間の、ブランチメトリックと呼ばれる
エラーを計算することが可能である。結果として、各次
の状態は、それと関連する累積コスト値と呼ばれるエラ
ー値を持つが、この累積コスト値は、特定の現在の状態
から特定の次の状態に至るブランチメトリックと、現在
の状態の累積コストとの総和に等しい。同様に、各経路
も、それと関連する累積コスト値を持つ。ビテルビデコ
ーダは、複数の代替経路を比較して、極端なエラー値、
典型的には最小のエラー値を持つ経路を、ソース信号を
表す経路として選択する。
て、ビテルビデコーダは、たたみこみエンコーダに対す
るコードについての知識を持つために、送信された信号
を反映する対応するセットのビットを生成することがで
きる。各ブランチは、対応する生成されたセットのビッ
トを持つために（ここでは、解説の目的で、セットの２
ビット（“ダイビット”）が生成されるものと想定され
る）、こうして生成されるダイビットと、受信されたシ
ンボルセットとの間の、ブランチメトリックと呼ばれる
エラーを計算することが可能である。結果として、各次
の状態は、それと関連する累積コスト値と呼ばれるエラ
ー値を持つが、この累積コスト値は、特定の現在の状態
から特定の次の状態に至るブランチメトリックと、現在
の状態の累積コストとの総和に等しい。同様に、各経路
も、それと関連する累積コスト値を持つ。ビテルビデコ
ーダは、複数の代替経路を比較して、極端なエラー値、
典型的には最小のエラー値を持つ経路を、ソース信号を
表す経路として選択する。
【０００８】図１には、ビテルビデコーダの加算−比較
−選択動作が、格子線図の助けをかりて示される。図１
の格子線図は、二分の一の符号レート、および、３の制
約長を想定する。任意の時点において、伝送されたペア
のビットは、４つの可能な状態：０、０；０、１；１、
０；あるいは１、１の一つと一致することが考えられ
る。時点ｔ0において第一のシンボルセットが受信され
ると、ビテルビデコーダは、受信されたシンボルセット
に至る一のソース信号ビットは、０あるいは１であるこ
とを認識する。こうして、状態０、０から開始し、最下
位の桁を脱落させ、最上位の桁に、０あるいは１を加え
る。この状態０、０は、ソースビットが０であることを
反映してもう一つの０、０状態に進む場合と、ソースビ
ットが１であることを反映して１、０状態に進む場合が
考えられる。同様に、０、１；１、０；および１、１か
らの遷移が考えられる。各現在の状態に対して、各時点
において、これら二つの可能な遷移の内の片方が他方よ
りも可能性が高いために、図１においては、最尤の遷移
が太線にて示され、可能性の低い遷移が点線にて示され
る。
−選択動作が、格子線図の助けをかりて示される。図１
の格子線図は、二分の一の符号レート、および、３の制
約長を想定する。任意の時点において、伝送されたペア
のビットは、４つの可能な状態：０、０；０、１；１、
０；あるいは１、１の一つと一致することが考えられ
る。時点ｔ0において第一のシンボルセットが受信され
ると、ビテルビデコーダは、受信されたシンボルセット
に至る一のソース信号ビットは、０あるいは１であるこ
とを認識する。こうして、状態０、０から開始し、最下
位の桁を脱落させ、最上位の桁に、０あるいは１を加え
る。この状態０、０は、ソースビットが０であることを
反映してもう一つの０、０状態に進む場合と、ソースビ
ットが１であることを反映して１、０状態に進む場合が
考えられる。同様に、０、１；１、０；および１、１か
らの遷移が考えられる。各現在の状態に対して、各時点
において、これら二つの可能な遷移の内の片方が他方よ
りも可能性が高いために、図１においては、最尤の遷移
が太線にて示され、可能性の低い遷移が点線にて示され
る。
【０００９】たたみこみエンコーダスキームについての
知識、および現在の状態が０、０であることを知ってい
るために、ビテルビデコーダは、ソースビットが０であ
ったことを想定した場合の送信されたシンボルセットの
シミュレーション、および、ソースビットが１であった
ことを想定した場合のシミュレーションを生成する。二
分の一符号レートの場合は、ビテルビデコーダは、各遷
移に対して二ビットを生成する。各ブランチの所で生成
された二ビットとその時点において受信された２ビット
の間のエラーを計算することによって、ビテルビデコー
ダは、各ブランチに対するブランチメトリックを得るこ
とができる。幾つかのメトリックスキームにおいては、
このエラーは、生成されたビットとそれらの対応する受
信された信号セットとの間の値の差によって測定され
る。ここに解説されるエンコーダスキームに対しては、
各次の状態は、二つのブランチの片方を通じて到達され
ることが容易に理解できる。他のエンコーダスキームで
は、各次の状態が、４つあるいは８つのブランチに接続
される場合もある。次の状態のおのおのに対して、各時
点において、ビテルビデコーダは、極端なエラー、典型
的には、最小のエラーを持つブランチを選択する。ただ
し、全てのシンボルセットが受信されるまでは、デコー
ダは、ある時点において、最小のエラーを持つ複数の遷
移の内のどれが、最小の累積エラーを持つ経路に属する
かを知ることはできない。
知識、および現在の状態が０、０であることを知ってい
るために、ビテルビデコーダは、ソースビットが０であ
ったことを想定した場合の送信されたシンボルセットの
シミュレーション、および、ソースビットが１であった
ことを想定した場合のシミュレーションを生成する。二
分の一符号レートの場合は、ビテルビデコーダは、各遷
移に対して二ビットを生成する。各ブランチの所で生成
された二ビットとその時点において受信された２ビット
の間のエラーを計算することによって、ビテルビデコー
ダは、各ブランチに対するブランチメトリックを得るこ
とができる。幾つかのメトリックスキームにおいては、
このエラーは、生成されたビットとそれらの対応する受
信された信号セットとの間の値の差によって測定され
る。ここに解説されるエンコーダスキームに対しては、
各次の状態は、二つのブランチの片方を通じて到達され
ることが容易に理解できる。他のエンコーダスキームで
は、各次の状態が、４つあるいは８つのブランチに接続
される場合もある。次の状態のおのおのに対して、各時
点において、ビテルビデコーダは、極端なエラー、典型
的には、最小のエラーを持つブランチを選択する。ただ
し、全てのシンボルセットが受信されるまでは、デコー
ダは、ある時点において、最小のエラーを持つ複数の遷
移の内のどれが、最小の累積エラーを持つ経路に属する
かを知ることはできない。
【００１０】任意の時点ｔ1において、第二のシンボル
セットが受信され、ビテルビデコーダは再びダイビット
を生成し、現在の状態から次の状態への可能な遷移のお
のおのに対する対応するブランチメトリックを計算す
る。これが全てのシンボルセットが受信されるまで反復
され、全てが受信された時点で、黒線の遷移のシーケン
スによって示される最小のエラーを持つ経路が、ソース
信号を表す最尤の経路として選択される。
セットが受信され、ビテルビデコーダは再びダイビット
を生成し、現在の状態から次の状態への可能な遷移のお
のおのに対する対応するブランチメトリックを計算す
る。これが全てのシンボルセットが受信されるまで反復
され、全てが受信された時点で、黒線の遷移のシーケン
スによって示される最小のエラーを持つ経路が、ソース
信号を表す最尤の経路として選択される。
【００１１】上に説明のビテルビデコーダは、各シンボ
ルセットをハードビット、つまり、１あるいは０に翻訳
する。１９９５年１１月２８日付けでBlakerらに発行さ
れ、本発明と譲受人を同一とする“Soft-Symbol Decodi
ng”という名称の合衆国特許第５，４７１，５００号に
おいて詳細に説明されているように、送信された信号の
正確な復号は、ソフトシンボル復号によって向上され
る。ソフトシンボル復号とは、信号を０あるいは１のハ
ードビットと、復号されたハードビットがソースビット
をどの程度正確に表すかについての信頼性のレベルを示
す一つのシンボルに復号する動作を意味する。例えば、
受信された信号が０．９のアナログ値を持つ場合、これ
は、ハード判定において１に量子化される可能性が高
い。実際、この０．９が、１として量子化されたとき、
これがソース信号を正確に反映する可能性は非常に高
い。同様に、０．１のアナログ値は、ハードの１として
量子化される可能性が高い。ここでも、この量子化が正
しい可能性は大きい。ただし、受信された信号が、０．
５である場合は、この信号が１あるいは０として送信さ
れたと判断する場合の信頼性のレベルは非常に低い。ソ
フトシンボル復号出力は、一つの連結シンボルであり、
これは、ハードビットに続く、復号されたハードビット
の信頼度を示すための対応するブランチメトリック、あ
るいは、ブランチメトリックに対応する別の一連のビッ
トから構成される。上に説明の方法においては、ハード
復号ビットに対応する最尤の次の状態に至る二つの遷移
の間の累積コスト差の絶対値がソフト信頼性尺度として
使用され、これから最終的なソフトシンボルが導出され
る。
ルセットをハードビット、つまり、１あるいは０に翻訳
する。１９９５年１１月２８日付けでBlakerらに発行さ
れ、本発明と譲受人を同一とする“Soft-Symbol Decodi
ng”という名称の合衆国特許第５，４７１，５００号に
おいて詳細に説明されているように、送信された信号の
正確な復号は、ソフトシンボル復号によって向上され
る。ソフトシンボル復号とは、信号を０あるいは１のハ
ードビットと、復号されたハードビットがソースビット
をどの程度正確に表すかについての信頼性のレベルを示
す一つのシンボルに復号する動作を意味する。例えば、
受信された信号が０．９のアナログ値を持つ場合、これ
は、ハード判定において１に量子化される可能性が高
い。実際、この０．９が、１として量子化されたとき、
これがソース信号を正確に反映する可能性は非常に高
い。同様に、０．１のアナログ値は、ハードの１として
量子化される可能性が高い。ここでも、この量子化が正
しい可能性は大きい。ただし、受信された信号が、０．
５である場合は、この信号が１あるいは０として送信さ
れたと判断する場合の信頼性のレベルは非常に低い。ソ
フトシンボル復号出力は、一つの連結シンボルであり、
これは、ハードビットに続く、復号されたハードビット
の信頼度を示すための対応するブランチメトリック、あ
るいは、ブランチメトリックに対応する別の一連のビッ
トから構成される。上に説明の方法においては、ハード
復号ビットに対応する最尤の次の状態に至る二つの遷移
の間の累積コスト差の絶対値がソフト信頼性尺度として
使用され、これから最終的なソフトシンボルが導出され
る。
【００１２】
【発明が解決しようとする課題】ある特定の次の状態へ
の両方の遷移のブランチメトリックが上に説明のソフト
信頼度を得るために要求され、また、正しい経路が事前
には知られていないために、ビテルビデコーダは、各時
点において、正しい経路が識別されるまで、各生き残っ
た遷移に対してソフト信頼度と関連するハードビットを
メモリ内に蓄積する必要がある。制約長が長くなると、
各時点における遷移の数が増加するために、ソフトシン
ボル復号のために、大きなメモリ容量が必要になる。そ
して、必要とされるメモリ資源が実現不可能なほどに大
きくなると、ソフト判定ビテルビデコーダの長所が実現
不可能となる。
の両方の遷移のブランチメトリックが上に説明のソフト
信頼度を得るために要求され、また、正しい経路が事前
には知られていないために、ビテルビデコーダは、各時
点において、正しい経路が識別されるまで、各生き残っ
た遷移に対してソフト信頼度と関連するハードビットを
メモリ内に蓄積する必要がある。制約長が長くなると、
各時点における遷移の数が増加するために、ソフトシン
ボル復号のために、大きなメモリ容量が必要になる。そ
して、必要とされるメモリ資源が実現不可能なほどに大
きくなると、ソフト判定ビテルビデコーダの長所が実現
不可能となる。
【００１３】
【課題を解決するための手段】本発明は、大きな制約長
を持つ場合に有効な、ソフトシンボルビテルビ復号のた
めの低コストな方法および回路を提供する。受信された
シーケンスのシンボルセットは、ここでは、二つのパス
として説明される２つのステップにて復号される。第一
のパスにおいて、ビテルビデコーダは、受信されたシン
ボルセットのハード復号出力を提供する。第一のパスの
ビテルビ動作が完了した後に、ビテルビデコーダは、ソ
フトシンボル復号を遂行するために、関心のある第一の
デジタル信号を受信する一つ前の時点における各状態の
累積コスト値にて初期化される。第一のパスのハード復
号出力が、第二のパスのビテルビデコーダに入力され、
これから関心のある第一の時点での最尤の次の状態が識
別される。次に、ビテルビデコーダは、第一のパス内で
復号されたハード判定ビットを使用して、最小のエラー
を持つ二つの状態遷移を識別し、これらのおのおののブ
ランチメトリックと、これら二つのブランチメトリック
間の累積コスト差を計算する。次に、累積コスト差の絶
対値がその第一の時点におけるハードビットの信頼度と
して符号化され、ハードビットと信頼度の組合せがソフ
トシンボル出力として提供される。次に、関心のある第
一の時点において受信されたシンボルセットが、ビテル
ビデコーダの第二のパスに入力される。第二のパスのビ
テルビデコーダは、上と同様に、各可能な状態遷移に対
してビットを生成し、各ブランチに対するブランチメト
リックを計算し、次の状態のおのおのに対する累積コス
ト値を更新する。そして、このプロセスが各ハードビッ
トに対して信頼度が得られるまで反復される。
を持つ場合に有効な、ソフトシンボルビテルビ復号のた
めの低コストな方法および回路を提供する。受信された
シーケンスのシンボルセットは、ここでは、二つのパス
として説明される２つのステップにて復号される。第一
のパスにおいて、ビテルビデコーダは、受信されたシン
ボルセットのハード復号出力を提供する。第一のパスの
ビテルビ動作が完了した後に、ビテルビデコーダは、ソ
フトシンボル復号を遂行するために、関心のある第一の
デジタル信号を受信する一つ前の時点における各状態の
累積コスト値にて初期化される。第一のパスのハード復
号出力が、第二のパスのビテルビデコーダに入力され、
これから関心のある第一の時点での最尤の次の状態が識
別される。次に、ビテルビデコーダは、第一のパス内で
復号されたハード判定ビットを使用して、最小のエラー
を持つ二つの状態遷移を識別し、これらのおのおののブ
ランチメトリックと、これら二つのブランチメトリック
間の累積コスト差を計算する。次に、累積コスト差の絶
対値がその第一の時点におけるハードビットの信頼度と
して符号化され、ハードビットと信頼度の組合せがソフ
トシンボル出力として提供される。次に、関心のある第
一の時点において受信されたシンボルセットが、ビテル
ビデコーダの第二のパスに入力される。第二のパスのビ
テルビデコーダは、上と同様に、各可能な状態遷移に対
してビットを生成し、各ブランチに対するブランチメト
リックを計算し、次の状態のおのおのに対する累積コス
ト値を更新する。そして、このプロセスが各ハードビッ
トに対して信頼度が得られるまで反復される。
【００１４】
【発明の実施の形態】本発明は、以下に説明されるよう
に、通信システム、例えば、地上から衛星への通信、お
よびセルラ電話と基地局との間のデジタルセルラ電話通
信などに有益な用途を持つ。図２には、受信機（２０
０）の好ましい実施例が示される。図示されるように、
この受信機は、エラー訂正コ・プロセッサ（ＥＣＣＰ）
（２２０）およびＤＳＰコア（２１５）を持つデジタル
信号プロセッサ（“ＤＳＰ”）（２１０）から成るビテ
ルビデコーダを採用する。別の方法として、この受信機
にＤＳＰのみを使用して本発明を実現することも可能で
ある。専用のエラー訂正コ・プロセッサは、復号動作の
効率を向上させるが、ただし、これは、必須の要素では
ない。ＤＳＰコア（２１５）は、ＥＣＣＰ（２２０）の
動作パラメータ、例えば、制約長、およびブランチメト
リックのタイプを設定し、ＥＣＣＰ（２２０）によって
遂行されるビテルビ復号動作を先導する。ＥＣＣＰは、
更新ユニット（２２４）、トレースバックユニット（２
２５）およびブランチメトリックユニット（２２３）を
含む。ブランチメトリックユニット（２２３）は、現在
の状態から次の状態への各遷移に対するブランチメトリ
ックを計算するために使用される。当業者によって様々
なメトリックが格子上の個々のブランチメトリックを比
較評価するために提唱されている。ビテルビデコーダ
は、ブランチメトリックユニットを利用するが、これ
は、様々なメトリックを利用してビテルビプロセスを遂
行する能力を持つ。更新ユニット（２２４）は、ビテル
ビアルゴリズムの加算−比較−選択動作を遂行する。最
小のエラーを持つ経路は、最終的に判明し、事前には未
知であるために、受信機は、それまで、複数の代替経路
の中から一つの復号されたビットを選択することはでき
ず、最終的な段階まで、これら代替経路を保存しておく
ことが要求される。一方、本発明においては、メモリ資
源を節約するため、および各時点において全ての可能な
ハードビットを蓄積することを回避する目的で、トレー
スバックユニット（２２５）が、最良の経路を、その最
良の経路が正確に識別できるという十分な信頼性が存在
するある時点から開始してトレースし、その最良の経路
と関連する復号されたハードビットを検索するために使
用される。従って、本発明においては、単に、各経路に
対する累積コストをランダムアクセスメモリ（“ＲＡ
Ｍ”）（２２２）内に蓄積することのみが必要とされ
る。
に、通信システム、例えば、地上から衛星への通信、お
よびセルラ電話と基地局との間のデジタルセルラ電話通
信などに有益な用途を持つ。図２には、受信機（２０
０）の好ましい実施例が示される。図示されるように、
この受信機は、エラー訂正コ・プロセッサ（ＥＣＣＰ）
（２２０）およびＤＳＰコア（２１５）を持つデジタル
信号プロセッサ（“ＤＳＰ”）（２１０）から成るビテ
ルビデコーダを採用する。別の方法として、この受信機
にＤＳＰのみを使用して本発明を実現することも可能で
ある。専用のエラー訂正コ・プロセッサは、復号動作の
効率を向上させるが、ただし、これは、必須の要素では
ない。ＤＳＰコア（２１５）は、ＥＣＣＰ（２２０）の
動作パラメータ、例えば、制約長、およびブランチメト
リックのタイプを設定し、ＥＣＣＰ（２２０）によって
遂行されるビテルビ復号動作を先導する。ＥＣＣＰは、
更新ユニット（２２４）、トレースバックユニット（２
２５）およびブランチメトリックユニット（２２３）を
含む。ブランチメトリックユニット（２２３）は、現在
の状態から次の状態への各遷移に対するブランチメトリ
ックを計算するために使用される。当業者によって様々
なメトリックが格子上の個々のブランチメトリックを比
較評価するために提唱されている。ビテルビデコーダ
は、ブランチメトリックユニットを利用するが、これ
は、様々なメトリックを利用してビテルビプロセスを遂
行する能力を持つ。更新ユニット（２２４）は、ビテル
ビアルゴリズムの加算−比較−選択動作を遂行する。最
小のエラーを持つ経路は、最終的に判明し、事前には未
知であるために、受信機は、それまで、複数の代替経路
の中から一つの復号されたビットを選択することはでき
ず、最終的な段階まで、これら代替経路を保存しておく
ことが要求される。一方、本発明においては、メモリ資
源を節約するため、および各時点において全ての可能な
ハードビットを蓄積することを回避する目的で、トレー
スバックユニット（２２５）が、最良の経路を、その最
良の経路が正確に識別できるという十分な信頼性が存在
するある時点から開始してトレースし、その最良の経路
と関連する復号されたハードビットを検索するために使
用される。従って、本発明においては、単に、各経路に
対する累積コストをランダムアクセスメモリ（“ＲＡ
Ｍ”）（２２２）内に蓄積することのみが必要とされ
る。
【００１５】図３の説明に移るが、ブロック（３０１）
において、本発明の第一のパスのビテルビ動作のため
に、ＥＣＣＰ（２２０）が、初めに、ハード復号出力を
得るためにセットされる。ブロック（３０２）におい
て、受信されたチャネルシンボルセットの一つがＥＣＣ
Ｐ（２２０）内にロードされる。次に、ＥＣＣＰ（２２
０）が、単一のたたみこみ復号更新インストラクション
（UpdateConv INSTRUCTION）を実行する。この動作に
は、おのおのの可能な次の状態について、１）現在の状
態の累積コストを、現在の状態から次の状態への遷移の
ブランチメトリックに加える加算（更新）動作、２）お
のおのの次の状態に至る各ブランチのこうして更新され
た累積コストを比較する比較動作、および、３）最小の
エラーを示す累積コストを持つブランチを選択する選択
動作が含まれる。これが、ブロック（３０３）に示され
る。
において、本発明の第一のパスのビテルビ動作のため
に、ＥＣＣＰ（２２０）が、初めに、ハード復号出力を
得るためにセットされる。ブロック（３０２）におい
て、受信されたチャネルシンボルセットの一つがＥＣＣ
Ｐ（２２０）内にロードされる。次に、ＥＣＣＰ（２２
０）が、単一のたたみこみ復号更新インストラクション
（UpdateConv INSTRUCTION）を実行する。この動作に
は、おのおのの可能な次の状態について、１）現在の状
態の累積コストを、現在の状態から次の状態への遷移の
ブランチメトリックに加える加算（更新）動作、２）お
のおのの次の状態に至る各ブランチのこうして更新され
た累積コストを比較する比較動作、および、３）最小の
エラーを示す累積コストを持つブランチを選択する選択
動作が含まれる。これが、ブロック（３０３）に示され
る。
【００１６】前述の加算−比較−選択動作の間、ＥＣＣ
Ｐ（２２０）は、背景動作モードにセットされる。この
動作が行なわれている間、ＤＳＰ（２１０）は、他の信
号処理動作を遂行する。ＥＣＣＰ（２２０）が、前記の
加算−比較−選択動作を完了すると、これは、ＤＳＰコ
ア（２１５）に向けて割り込みを発行する。別の方法と
して、ＤＳＰ（２１０）が、ＥＣＣＰのビジー標識をポ
ーリングすることによって、ＥＣＣＰ（２２０）による
加算−比較−選択動作、および同時並列トレースバック
復号動作の完了を知ることも可能である。この同時トレ
ースバック復号動作は、最良の経路が検出できる確証が
もてるのに十分に前の時点から、全てのシンボルセット
の受信が終了する時点までの、限られた期間を通じての
み行なわれる。これがブロック（３０４）および（３０
５）内に示される。次に、ブロック（３０６）におい
て、各受信されたシンボルセットの復号されたハード出
力がＤＳＰ ＲＡＭ（２２２）に読み出される。そし
て、ブロック（３０２）からブロック（３０６）内に含
まれるステップが、ブロック（３０７）において、全て
の受信されたシンボルセットが復号されたことが判定さ
れるまで反復される。
Ｐ（２２０）は、背景動作モードにセットされる。この
動作が行なわれている間、ＤＳＰ（２１０）は、他の信
号処理動作を遂行する。ＥＣＣＰ（２２０）が、前記の
加算−比較−選択動作を完了すると、これは、ＤＳＰコ
ア（２１５）に向けて割り込みを発行する。別の方法と
して、ＤＳＰ（２１０）が、ＥＣＣＰのビジー標識をポ
ーリングすることによって、ＥＣＣＰ（２２０）による
加算−比較−選択動作、および同時並列トレースバック
復号動作の完了を知ることも可能である。この同時トレ
ースバック復号動作は、最良の経路が検出できる確証が
もてるのに十分に前の時点から、全てのシンボルセット
の受信が終了する時点までの、限られた期間を通じての
み行なわれる。これがブロック（３０４）および（３０
５）内に示される。次に、ブロック（３０６）におい
て、各受信されたシンボルセットの復号されたハード出
力がＤＳＰ ＲＡＭ（２２２）に読み出される。そし
て、ブロック（３０２）からブロック（３０６）内に含
まれるステップが、ブロック（３０７）において、全て
の受信されたシンボルセットが復号されたことが判定さ
れるまで反復される。
【００１７】全ての受信されたシンボルセットが復号さ
れた後に、ＥＣＣＰ（２２０）が、ブロック（３０８）
において、前記のＥＣＣＰ（２２０）の同時トレースバ
ック復号の対象とはならなかったハードビットの復号の
ためにトレースバック動作を遂行する。このトレースバ
ック動作を使用すると、ＥＣＣＰ（２２０）は、受信さ
れたシンボルセットの復号を、各状態遷移と関連するハ
ードビットを保存することなく遂行することが可能にな
る。つまり、本発明においては、最小のエラーを持つ経
路が識別された後に、つまり、全てのシンボルが復号さ
れた後に、ブロック（３０８）のトレースバック動作を
使用して上で識別された最良の経路を形成するブランチ
がトレースされ、対応するハードビットが保存される。
このトレースバック動作が完了した後に、ブロック（３
０９）において、復号出力を構成するハードビットがＥ
ＣＣＰに、その後の処理のために提供される。ブロック
（３１０）において、ＥＣＣＰ（２２０）によって、最
後の復号ビットが受信されたか検出（識別）され、最後
のビットが検出された場合、本発明のビテレビ動作の第
一のパスが終了する。
れた後に、ＥＣＣＰ（２２０）が、ブロック（３０８）
において、前記のＥＣＣＰ（２２０）の同時トレースバ
ック復号の対象とはならなかったハードビットの復号の
ためにトレースバック動作を遂行する。このトレースバ
ック動作を使用すると、ＥＣＣＰ（２２０）は、受信さ
れたシンボルセットの復号を、各状態遷移と関連するハ
ードビットを保存することなく遂行することが可能にな
る。つまり、本発明においては、最小のエラーを持つ経
路が識別された後に、つまり、全てのシンボルが復号さ
れた後に、ブロック（３０８）のトレースバック動作を
使用して上で識別された最良の経路を形成するブランチ
がトレースされ、対応するハードビットが保存される。
このトレースバック動作が完了した後に、ブロック（３
０９）において、復号出力を構成するハードビットがＥ
ＣＣＰに、その後の処理のために提供される。ブロック
（３１０）において、ＥＣＣＰ（２２０）によって、最
後の復号ビットが受信されたか検出（識別）され、最後
のビットが検出された場合、本発明のビテレビ動作の第
一のパスが終了する。
【００１８】図４に移るが、第二のパスのビテルビ動作
の開始の所で、ＥＣＣＰ（このＥＣＣＰは第一のパスに
おいて使用されたＥＣＣＰであってもよい）を使用し
て、第一のパスにおいて前に復号された各ハードビット
と関連するソフトシンボルが得られる。これらハードビ
ットが、第一のパスから既に知られているために、この
ＥＣＣＰは、受信されたシンボルセットを復号すること
は必要とされない。このＥＣＣＰは、ここでは、第一の
パスにおいて前に復号されたハードビットと関連するブ
ランチメトリックを計算するために使用される。これ
は、ブロック（４０１）にて示されるように、このＥＣ
ＣＰをハード（ソフト）復号状態にて動作することによ
って達成される。ここでは、トレースバック長はゼロに
セットされる。結果として、各時点において、前に復号
された各ハードビットに対応するハードメトリックが得
られ、復号されたハードビットを識別するステップを反
復することが回避される。
の開始の所で、ＥＣＣＰ（このＥＣＣＰは第一のパスに
おいて使用されたＥＣＣＰであってもよい）を使用し
て、第一のパスにおいて前に復号された各ハードビット
と関連するソフトシンボルが得られる。これらハードビ
ットが、第一のパスから既に知られているために、この
ＥＣＣＰは、受信されたシンボルセットを復号すること
は必要とされない。このＥＣＣＰは、ここでは、第一の
パスにおいて前に復号されたハードビットと関連するブ
ランチメトリックを計算するために使用される。これ
は、ブロック（４０１）にて示されるように、このＥＣ
ＣＰをハード（ソフト）復号状態にて動作することによ
って達成される。ここでは、トレースバック長はゼロに
セットされる。結果として、各時点において、前に復号
された各ハードビットに対応するハードメトリックが得
られ、復号されたハードビットを識別するステップを反
復することが回避される。
【００１９】この第二のパスのビテルビ動作は、ブロッ
ク（４０２）として示されるように進行し、ここで、Ｅ
ＣＣＰが、関心のある第一の時点における現在の状態の
累積コスト値にて初期化される。ソフトシンボル復号が
受信されたシンボルセットの全シーケンスに対して要求
される場合は、この第二のパスは、第一の受信されたシ
ンボルセットから開始されることとなる。ただし、本発
明においては、ソフトシンボル復号動作をある中間のポ
イントから開始することが可能である。例えば、第一の
パスの際に１００個のシンボルセットが復号されたが、
ソフトシンボル復号動作は、最後の２０個のシンボルセ
ットに対してのみ要求される場合は、ＥＣＣＰが、この
第二のパスに対して、全ての現在の状態の、最初に受信
された８０個のシンボルセットに対応する累積値にて初
期化される。ソフトシンボル復号のための第二のパスの
動作を、任意の時点から開始できるこの能力は、符号レ
ート、あるいはブランチメトリックスキーム（例えば、
マンハッタンあるいはユークリッドスキーム）を任意の
時点で変更することが可能になるという追加の長所を与
える。
ク（４０２）として示されるように進行し、ここで、Ｅ
ＣＣＰが、関心のある第一の時点における現在の状態の
累積コスト値にて初期化される。ソフトシンボル復号が
受信されたシンボルセットの全シーケンスに対して要求
される場合は、この第二のパスは、第一の受信されたシ
ンボルセットから開始されることとなる。ただし、本発
明においては、ソフトシンボル復号動作をある中間のポ
イントから開始することが可能である。例えば、第一の
パスの際に１００個のシンボルセットが復号されたが、
ソフトシンボル復号動作は、最後の２０個のシンボルセ
ットに対してのみ要求される場合は、ＥＣＣＰが、この
第二のパスに対して、全ての現在の状態の、最初に受信
された８０個のシンボルセットに対応する累積値にて初
期化される。ソフトシンボル復号のための第二のパスの
動作を、任意の時点から開始できるこの能力は、符号レ
ート、あるいはブランチメトリックスキーム（例えば、
マンハッタンあるいはユークリッドスキーム）を任意の
時点で変更することが可能になるという追加の長所を与
える。
【００２０】ＥＣＣＰは、次に、ブロック（４０３）に
おいて、関心のある第一の時点に対応する第一のパスの
ハード復号出力を受信し、これから、最尤の次の状態を
識別する。次に、ブロック（４０４）において、ＤＳＰ
内において、次の状態への最小のエラーを持つ二つの遷
移に対するブランチメトリックが計算される。デコーダ
は、最尤の次の状態、および現在の状態の累積コストを
知っており、このため、ブロック（４０５）において、
対応する次の状態において上の両方の遷移の累積コスト
値を更新することが可能である。次に、ブロック（４０
６）において、これら二つのブランチ（遷移）間の累積
コスト差の絶対値が計算され、第一のパスの動作のハー
ド復号出力に連結される。
おいて、関心のある第一の時点に対応する第一のパスの
ハード復号出力を受信し、これから、最尤の次の状態を
識別する。次に、ブロック（４０４）において、ＤＳＰ
内において、次の状態への最小のエラーを持つ二つの遷
移に対するブランチメトリックが計算される。デコーダ
は、最尤の次の状態、および現在の状態の累積コストを
知っており、このため、ブロック（４０５）において、
対応する次の状態において上の両方の遷移の累積コスト
値を更新することが可能である。次に、ブロック（４０
６）において、これら二つのブランチ（遷移）間の累積
コスト差の絶対値が計算され、第一のパスの動作のハー
ド復号出力に連結される。
【００２１】次に、ブロック（４０７）において、関心
のある第一の受信されたシンボルがＥＣＣＰ内にロード
され、ブロック（４０８）において、おのおのの次の状
態の累積コスト値が更新される。この更新ステップは、
その後のソフトシンボルの計算のために必要とされる。
つまり、各時点における累積コスト値の差を求めるため
には、最尤経路、並びに、最尤の次の状態に至る全ての
遷移の累積コスト値が必要であり、かつ、次の時点にお
いてこれらの全ての遷移の累積コスト値を得るために
は、全ての現在の状態の各時点におけるコスト値が知ら
れていることが必要となるために、この更新ステップが
必要となる。
のある第一の受信されたシンボルがＥＣＣＰ内にロード
され、ブロック（４０８）において、おのおのの次の状
態の累積コスト値が更新される。この更新ステップは、
その後のソフトシンボルの計算のために必要とされる。
つまり、各時点における累積コスト値の差を求めるため
には、最尤経路、並びに、最尤の次の状態に至る全ての
遷移の累積コスト値が必要であり、かつ、次の時点にお
いてこれらの全ての遷移の累積コスト値を得るために
は、全ての現在の状態の各時点におけるコスト値が知ら
れていることが必要となるために、この更新ステップが
必要となる。
【００２２】前述の加算−比較−選択動作の最中、ＥＣ
ＣＰは、背景動作モードにセットされ、この間、ＤＳＰ
は、他の信号処理動作を遂行する。ＥＣＣＰがその加算
−比較−選択動作を完了すると、これは、ＤＳＰコアに
対して割り込みを発行する。別の方法として、ＤＳＰが
ＥＣＣＰのビシー標識をポーリングすることにより、Ｅ
ＣＣＰがその加算−比較−選択動作を完了したことを知
ることもできる。これがブロック（４０９）および（４
１０）に示される。
ＣＰは、背景動作モードにセットされ、この間、ＤＳＰ
は、他の信号処理動作を遂行する。ＥＣＣＰがその加算
−比較−選択動作を完了すると、これは、ＤＳＰコアに
対して割り込みを発行する。別の方法として、ＤＳＰが
ＥＣＣＰのビシー標識をポーリングすることにより、Ｅ
ＣＣＰがその加算−比較−選択動作を完了したことを知
ることもできる。これがブロック（４０９）および（４
１０）に示される。
【００２３】図５には、本発明の第二のパスのビテルビ
動作をさらに詳細に説明する目的で格子線図が示され
る。この説明においては、２分の一符号レートのたたみ
こみエンコーダが想定され、各時点は、時点ｔ0からｔ7
として示される。ｔ0は、ソフトシンボル復号のため
に、第一のシンボルセットが受信された時点を表す。ビ
テルビ動作のこの第一のパスの際に、時点ｔ0における
４つの可能な状態のおのおのに対する累積コストが保存
される。ここでは、この第一のパスの際に、ｔ0におい
て、最尤の次の状態は１、０として識別され、また、ｔ
1からｔ7を通じてのハード復号出力は、ビット１００１
１１０から成るものと想定される。この場合、最尤の次
の状態１、０に至る、ｔ0からｔ1への、唯一の二つの可
能な状態遷移としては、現在の状態０、０および状態
０、１が含まれる。第一のハードビット１に対するソフ
トシンボルを得るためには、デコーダは、１）これらの
二つの遷移に対するブランチメトリックを計算し、２）
これらを時点ｔ0における状態０、０および状態０、１
の累積コスト値に加えることによって二つの更新された
累積コスト値を得て、３）これら累積コスト差の絶対値
を計算することが要求される。この例に対する最尤の遷
移が、図５においては、実線として示され、一方、点線
は、各時点における最尤の次の状態に至る代替の遷移を
示す。そして、最尤の遷移の累積コストを使用してソフ
トシンボルが計算される。
動作をさらに詳細に説明する目的で格子線図が示され
る。この説明においては、２分の一符号レートのたたみ
こみエンコーダが想定され、各時点は、時点ｔ0からｔ7
として示される。ｔ0は、ソフトシンボル復号のため
に、第一のシンボルセットが受信された時点を表す。ビ
テルビ動作のこの第一のパスの際に、時点ｔ0における
４つの可能な状態のおのおのに対する累積コストが保存
される。ここでは、この第一のパスの際に、ｔ0におい
て、最尤の次の状態は１、０として識別され、また、ｔ
1からｔ7を通じてのハード復号出力は、ビット１００１
１１０から成るものと想定される。この場合、最尤の次
の状態１、０に至る、ｔ0からｔ1への、唯一の二つの可
能な状態遷移としては、現在の状態０、０および状態
０、１が含まれる。第一のハードビット１に対するソフ
トシンボルを得るためには、デコーダは、１）これらの
二つの遷移に対するブランチメトリックを計算し、２）
これらを時点ｔ0における状態０、０および状態０、１
の累積コスト値に加えることによって二つの更新された
累積コスト値を得て、３）これら累積コスト差の絶対値
を計算することが要求される。この例に対する最尤の遷
移が、図５においては、実線として示され、一方、点線
は、各時点における最尤の次の状態に至る代替の遷移を
示す。そして、最尤の遷移の累積コストを使用してソフ
トシンボルが計算される。
【００２４】次のハード復号ビットに対するソフト値を
得る前に、デコーダは、ｔ1において、４つの全ての状
態に対する累積コスト値を更新することを要求される。
更新された時点で、次に受信されたシンボルセットが、
再び、ロードされ、前述のステップが、ソフトシンボル
が要求される全ての受信されたシンボルセットに対し
て、ソフトシンボルが得られるまで反復される。これが
ブロック（４１１）および（４１２）に示される。
得る前に、デコーダは、ｔ1において、４つの全ての状
態に対する累積コスト値を更新することを要求される。
更新された時点で、次に受信されたシンボルセットが、
再び、ロードされ、前述のステップが、ソフトシンボル
が要求される全ての受信されたシンボルセットに対し
て、ソフトシンボルが得られるまで反復される。これが
ブロック（４１１）および（４１２）に示される。
【００２５】上記は、単に本発明の原理を解説するもの
であり、当業者においては、ここでは具体的に示されな
かったが、本発明の原理を具現し、従って本発明の精神
および範囲に入るとみなされる様々な修正を考案するこ
とが可能である。
であり、当業者においては、ここでは具体的に示されな
かったが、本発明の原理を具現し、従って本発明の精神
および範囲に入るとみなされる様々な修正を考案するこ
とが可能である。
【図１】ビテルビデコーダの加算−比較−選択動作を解
説する格子線図を示すである。
説する格子線図を示すである。
【図２】本発明の受信機を示すブロック図である。
【図３】本発明の第一のパスのビテルビ動作を示す図で
ある。
ある。
【図４】本発明の第二のパスのビテルビ動作を示す図で
ある。
ある。
【図５】本発明の第二のパスのビテルビ動作の格子線を
示す図である。
示す図である。
フロントページの続き (72)発明者 モハメッド シャフィウル モビン アメリカ合衆国 18052 ペンシルヴァニ ア，ホワイトホール，コーナーストーン プレイス 112
Claims (17)
- 【請求項１】 受信されたセットのデジタル信号をソフ
トシンボル復号するための方法であって、この方法が：
前記のセットのデジタル信号に関して第一のパスのビテ
ルビ動作を遂行することによりハードビット復号出力を
得るステップ；および前記のセットのデジタル信号に関
して第二のパスのビテルビ動作を遂行することによって
ソフトシンボル復号出力を得るステップを含むことを特
徴とする方法。 - 【請求項２】 前記のセットのデジタル信号が、一つあ
るいは複数のたたみこみエンコーダ符号レートにて送信
されることを特徴とする請求項１の方法。 - 【請求項３】 前記の第一および第二のパスのビテルビ
動作が、一つあるいは複数のブランチメトリックスキー
ムを伴うことを特徴とする請求項１の方法。 - 【請求項４】 前記のデジタル信号のおのおのがソース
信号を表す複数の有限個の状態の一つに対応し、前記の
第一のパスのビテルビ動作がさらに：前記のセットのデ
ジタル信号の各デジタル信号を、個々の時点において受
信するステップ；前記の各時点において、前記の有限個
の状態の現在の状態から有限個の次の状態への可能な全
ての遷移をマッピングするステップ；前記の有限個の次
の状態のおのおのに対する累積コスト値を計算するステ
ップ；およびソフトシンボル復号を要求される第一のデ
ジタル信号を受信する一つ前の時点において、前記の次
の状態のおのおのに対する累積コスト値を、初期化のセ
ットの累積コスト値として蓄積するステップを含むこと
を特徴とする請求項１の方法。 - 【請求項５】 前記の第二のパスのビテルビ動作がビテ
ルビデコーダを前記の初期化用のセット累積コスト値に
て初期化するステップを含むことを特徴とする請求項４
の方法。 - 【請求項６】 前記の第二のパスのビテルビ動作がさら
に：前記の第一のパスのビテルビ動作の前記のハード復
号出力を受信するステップ；各時点において、前記のハ
ード復号出力から最尤の次の状態を決定するステップ；
各時点において、前記の最尤の次の状態に至る二つの最
尤ブランチを識別するステップ；前記の最尤の次の状態
に至る前記の二つの最尤ブランチのおのおのについてブ
ランチメトリックを計算するステップ；前記の最尤の次
の状態に至る前記の状態の前記の累積コスト値を更新す
るステップ；前記の更新された累積コスト値の間の差の
絶対値を計算するステップ；前記の累積コスト間の差の
絶対値を、前記の時点に対応する前記の第一のパスのビ
テルビ動作の前記のハード復号出力に対するソフトシン
ボルに符号化するステップ；各時点において、前記のセ
ットのデジタル信号のその時点に対応する一つのデジタ
ル信号を受信するステップ；前記の有限個の次の状態の
おのおのに対して前記の累積コスト値を更新するステッ
プ；および前記の複数のステップを、前記のハード復号
出力のソフトシンボル復号が完了するまで反復するステ
ップを含むことを特徴とする請求項５の方法。 - 【請求項７】 前記のブランチメトリックを計算するス
テップがデジタル信号プロセッサによって遂行され、前
記の有限個の次の状態のおのおのの前記の累積コスト値
を更新するステップがエラー訂正コ・プロセッサによっ
て遂行されることを特徴とする請求項６の方法。 - 【請求項８】 前記の有限個のステップを累積コスト値
にて更新する前記ステップが；二つの連続する時点にお
いて、状態間の可能な遷移のおのおのに対するブランチ
メトリックを計算するステップ；前記のブランチメトリ
ックを、前記の前の時点での前記の累積コスト値に加え
るステップ；および前記の後の時点で、前記の有限個の
状態のおのおのの状態に対して、最小のエラーを示すブ
ランチに対応する累積コスト値を選択するステップを含
むことを特徴とする請求項６の方法。 - 【請求項９】 受信されたセットのデジタル信号をソフ
トシンボル復号するための回路であって、この回路が：
ハードビット復号出力に対する、前記のセットのデジタ
ル信号に関して第一のパスのビテルビ動作を遂行するた
めのビテルビデコーダ；およびソフトシンボル復号出力
に対する、前記のセットのデジタル信号に関して第二の
パスのビテルビ動作のために設計されたビテルビデコー
ダを含むことを特徴とする回路。 - 【請求項１０】 集積回路として製造されることを特徴
とする請求項９の回路。 - 【請求項１１】 前記のセットのデジタル信号が、一つ
あるいは複数のたたみこみエンコーダ符号速度にて送信
されることを特徴とする請求項９の回路。 - 【請求項１２】 第一のパスのビテルビ動作を遂行する
ための前記のビテルビデコーダおよび第二のパスのビテ
ルビ動作のために設計された前記のビテルビデコーダ
が、一つあるいは複数のブランチメトリックスキームを
伴うことを特徴とする請求項９の回路。 - 【請求項１３】 前記のデジタル信号のおのおのがソー
ス信号を表す複数の有限個の状態の一つに対応し、第一
のパスのビテルビ動作を遂行するためのビテルビデコー
ダがさらに：前記のセットのデジタル信号の各デジタル
信号を、個々の時点において受信するための受信機；前
記の各時点において、前記の有限個の状態の現在の状態
から次の状態への可能な全ての遷移をマッピングするた
めの手段；前記の次の状態のおのおのに対する累積コス
ト値を計算するためのコンピュータプロセッサ；および
前記のセットのデジタル信号の第一のデジタル信号をソ
フトシンボル復号のために受信する一つ前の時点におい
て、前記の次の状態のおのおのに対する累積コスト値
を、初期化用のセットの累積コスト値として蓄積するた
めのデータメモリ手段を含むことを特徴とする請求項９
の回路。 - 【請求項１４】 第二のパスのビテルビ動作のために設
計された前記のビテルビデコーダが、ビテルビデコーダ
を前記の初期化用のセット累積コスト値にて初期化する
ための手段を含むことを特徴とする請求項１２の回路。 - 【請求項１５】 第二のパスのビテルビ動作を遂行する
ように設計された前記のビテルビデコーダがさらに：前
記の第一のパスのビテルビ動作の前記のハード復号出力
を受信するための受信機；各時点において、前記のハー
ド復号出力から最尤の次の状態を決定するための手段；
各時点において、前記の最尤の次の状態に至る二つのブ
ランチを識別するための手段；前記の最尤の次の状態に
至る前記の二つのブランチのおのおのに対する前記ブラ
ンチメトリックを計算するため；前記の最尤の次の状態
に至る前記の状態の前記の累積コスト値を更新するた
め；および前記の更新された累積コスト値の間の差の絶
対値を計算するための一つあるいは複数のコンピュータ
プロセッサ；前記の累積コスト間の差の絶対値を、前記
の時点に対応する前記の第一のパスのビテルビ動作の前
記のハード復号出力に対するソフトシンボルに符号化す
るための手段；前記の有限個の次の状態のおのおのに対
する前記の累積コスト値を更新するための手段；および
前記の一連のステップを、前記のハード復号出力のソフ
トシンボル復号が完了するまで反復するための手段を含
むことを特徴とする請求項１３の回路。 - 【請求項１６】 ブランチメトリックを計算するための
前記のコンピュータプロセッサがデジタル信号プロセッ
サであり、前記の有限個の次の状態のおのおのの前記の
累積コスト値を更新するための手段がエラー訂正コ・プ
ロセッサであることを特徴とする請求項１４の回路。 - 【請求項１７】 前記の有限個の状態を累積コスト値に
て更新するための手段が；二つの連続する時点におい
て、状態間の可能な遷移のおのおのに対するブランチメ
トリックを計算するため；前記のブランチメトリック
を、前の時点での前記の累積コスト値に加えるため；お
よび前記の後の時点で、前記の有限個の状態のおのおの
に対して、最小のエラーを示すブランチに対応する累積
コスト値を選択するための一つあるいは複数のコンピュ
ータプロセッサを含むことを特徴とする請求項１４の回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/628072 | 1996-04-04 | ||
| US08/628,072 US5802116A (en) | 1996-04-04 | 1996-04-04 | Soft decision Viterbi decoding with large constraint lengths |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070471A true JPH1070471A (ja) | 1998-03-10 |
Family
ID=24517339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9085438A Pending JPH1070471A (ja) | 1996-04-04 | 1997-04-04 | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5802116A (ja) |
| EP (1) | EP0800280A1 (ja) |
| JP (1) | JPH1070471A (ja) |
| KR (1) | KR100227094B1 (ja) |
| TW (1) | TW316348B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301541B2 (en) | 1995-08-16 | 2007-11-27 | Microunity Systems Engineering, Inc. | Programmable processor and method with wide operations |
| DE59810958D1 (de) | 1997-06-13 | 2004-04-15 | Siemens Ag | Quellengesteuerte kanaldecodierung durch verwendung der intra-rahmen-korrelation |
| US6009128A (en) * | 1997-09-08 | 1999-12-28 | Lucent Technologies, Inc. | Metric acceleration on dual MAC processor |
| US6029267A (en) * | 1997-11-25 | 2000-02-22 | Lucent Technologies Inc. | Single-cycle, soft decision, compare-select operation using dual-add processor |
| US6850563B1 (en) * | 1998-06-19 | 2005-02-01 | Netwave Communications | Data slicer for combined trellis decoding and equalization |
| US7932911B2 (en) | 1998-08-24 | 2011-04-26 | Microunity Systems Engineering, Inc. | Processor for executing switch and translate instructions requiring wide operands |
| ATE557342T1 (de) | 1998-08-24 | 2012-05-15 | Microunity Systems Eng | Prozessor und verfahren zur matrixmultiplikation mit einem breiten operand |
| ATE270795T1 (de) | 1998-09-28 | 2004-07-15 | Comtech Telecomm Corp | Turbo produktkode decodierer |
| US6381726B1 (en) * | 1999-01-04 | 2002-04-30 | Maxtor Corporation | Architecture for soft decision decoding of linear block error correcting codes |
| US6760438B1 (en) | 1999-07-01 | 2004-07-06 | Nortel Networks Limited | System and method for Viterbi decoding on encrypted data |
| US7356752B2 (en) * | 2000-03-14 | 2008-04-08 | Comtech Telecommunications Corp. | Enhanced turbo product codes |
| EP1281241A2 (en) * | 2000-04-04 | 2003-02-05 | Advanced Hardware Architectures, Inc | Enhanced turbo product code decoder system |
| CN1529945A (zh) * | 2000-10-24 | 2004-09-15 | 因芬尼昂技术股份公司 | 译码物理信号序列之方法与装置、可靠性决定单元及维特比译码单元 |
| US7020185B1 (en) | 2000-11-28 | 2006-03-28 | Lucent Technologies Inc. | Method and apparatus for determining channel conditions in a communication system |
| US6708308B2 (en) | 2001-01-10 | 2004-03-16 | International Business Machines Corporation | Soft output viterbi algorithm (SOVA) with error filters |
| US20030033570A1 (en) * | 2001-05-09 | 2003-02-13 | Khannanov Roman R. | Method and apparatus for encoding and decoding low density parity check codes and low density turbo product codes |
| US7043682B1 (en) | 2002-02-05 | 2006-05-09 | Arc International | Method and apparatus for implementing decode operations in a data processor |
| US7145968B2 (en) * | 2002-05-13 | 2006-12-05 | Mediatek Inc. | Viterbi decoder of partial response maximum likelihood channel |
| US7017126B2 (en) * | 2002-05-29 | 2006-03-21 | Lsi Logic Corporation | Metacores: design and optimization techniques |
| US7418049B2 (en) * | 2002-06-03 | 2008-08-26 | Vixs Systems Inc. | Method and apparatus for decoding baseband orthogonal frequency division multiplex signals |
| CN100399706C (zh) * | 2002-08-14 | 2008-07-02 | 联发科技股份有限公司 | 部分响应最大可能性信道的维特比译码器 |
| US7467359B2 (en) * | 2002-11-26 | 2008-12-16 | Lsi Corporation | Decoder using a memory for storing state metrics implementing a decoder trellis |
| US7623597B2 (en) * | 2006-08-28 | 2009-11-24 | Motorola, Inc. | Block codeword decoder with confidence indicator |
| TWM405428U (en) | 2010-12-09 | 2011-06-11 | 59Clean Technology Co Ltd | Semiconductor conveyor belt structure |
| US9785565B2 (en) | 2014-06-30 | 2017-10-10 | Microunity Systems Engineering, Inc. | System and methods for expandably wide processor instructions |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3910739C3 (de) * | 1989-04-03 | 1996-11-21 | Deutsche Forsch Luft Raumfahrt | Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens |
| SE465697B (sv) * | 1989-09-19 | 1991-10-14 | Ericsson Telefon Ab L M | Saett att i ett digitalt radiooeverfoeringssystem foer oeverfoering av signaler mellan en saendande och en mottagande radiostation alstra godhetstal foer hos den mottagande radiostationen erhaallna binaera siffror |
| FR2675968B1 (fr) * | 1991-04-23 | 1994-02-04 | France Telecom | Procede de decodage d'un code convolutif a maximum de vraisemblance et ponderation des decisions, et decodeur correspondant. |
| JPH065016A (ja) * | 1992-06-18 | 1994-01-14 | Canon Inc | データ検出装置 |
| US5537444A (en) * | 1993-01-14 | 1996-07-16 | At&T Corp. | Extended list output and soft symbol output viterbi algorithms |
| US5414738A (en) * | 1993-11-09 | 1995-05-09 | Motorola, Inc. | Maximum likelihood paths comparison decoder |
| US5465275A (en) * | 1993-11-16 | 1995-11-07 | At&T Ipm Corp. | Efficient utilization of present state/next state registers |
| US5432804A (en) * | 1993-11-16 | 1995-07-11 | At&T Corp. | Digital processor and viterbi decoder having shared memory |
| US5454014A (en) * | 1993-11-16 | 1995-09-26 | At&T Corp. | Digital signal processor |
| US5550870A (en) * | 1994-03-02 | 1996-08-27 | Lucent Technologies Inc. | Viterbi processor |
| US5471500A (en) * | 1994-03-08 | 1995-11-28 | At&T Ipm Corp. | Soft symbol decoding |
-
1996
- 1996-04-04 US US08/628,072 patent/US5802116A/en not_active Expired - Lifetime
-
1997
- 1997-03-11 TW TW086102999A patent/TW316348B/zh not_active IP Right Cessation
- 1997-03-25 EP EP97302022A patent/EP0800280A1/en not_active Ceased
- 1997-04-03 KR KR1019970012402A patent/KR100227094B1/ko not_active IP Right Cessation
- 1997-04-04 JP JP9085438A patent/JPH1070471A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW316348B (en) | 1997-09-21 |
| KR100227094B1 (ko) | 1999-10-15 |
| KR970072838A (ko) | 1997-11-07 |
| EP0800280A1 (en) | 1997-10-08 |
| US5802116A (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070471A (ja) | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 | |
| US5537444A (en) | Extended list output and soft symbol output viterbi algorithms | |
| US7765459B2 (en) | Viterbi decoder and viterbi decoding method | |
| JPH07273813A (ja) | ソフトシンボルの生成方法と装置 | |
| JP2009535939A (ja) | ビタビ復号装置および技術 | |
| EP2339757B1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
| EP3996285A1 (en) | Parallel backtracking in viterbi decoder | |
| KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
| JPH09232971A (ja) | ビタビ復号方法及びビタビ復号回路 | |
| JP2917177B2 (ja) | 誤り検出方法、装置ならびに識別方法 | |
| US7263653B2 (en) | Algorithm for a memory-based Viterbi decoder | |
| CN108768412B (zh) | 一种低延时Viterbi译码方法及系统 | |
| US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
| US6904105B1 (en) | Method and implemention of a traceback-free parallel viterbi decoder | |
| JP3987153B2 (ja) | マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| KR100564757B1 (ko) | 저전력 비터비 복호기 및 역추적 방법 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| JPH0118608B2 (ja) | ||
| JP2757476B2 (ja) | ヴィタビ復号器 | |
| JP3120342B2 (ja) | ビタビ復号器 | |
| US7032165B2 (en) | ACS unit in a decoder | |
| JP4372298B2 (ja) | ビタビ復号器 | |
| WO2001069796A1 (en) | Viterbi decoder |