JP4372298B2 - ビタビ復号器 - Google Patents

ビタビ復号器 Download PDF

Info

Publication number
JP4372298B2
JP4372298B2 JP2000043177A JP2000043177A JP4372298B2 JP 4372298 B2 JP4372298 B2 JP 4372298B2 JP 2000043177 A JP2000043177 A JP 2000043177A JP 2000043177 A JP2000043177 A JP 2000043177A JP 4372298 B2 JP4372298 B2 JP 4372298B2
Authority
JP
Japan
Prior art keywords
information
memory
viterbi decoder
path
maximum likelihood
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000043177A
Other languages
English (en)
Other versions
JP2001237718A (ja
Inventor
守弘 大槻
尚平 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000043177A priority Critical patent/JP4372298B2/ja
Publication of JP2001237718A publication Critical patent/JP2001237718A/ja
Application granted granted Critical
Publication of JP4372298B2 publication Critical patent/JP4372298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、畳込み符号の復号に用いるビタビ復号器に関し、特に、パスメモリを削減したビタビ復号器に関する。
【0002】
【従来の技術】
従来のビタビ復号器は、例えば、特開平6-77845号公報に開示されているビタビ復号器のように、枝メトリック算出部とACS部とパスメトリックメモリとパスメモリとを備え、最尤判定して情報系列を復号するものである。図8に示すように、受信系列8-1を、枝メトリック算出部8-2で、畳込み符号化器内部の状態遷移を表す枝に対応した符号系列と比較して、その差分である枝メトリック8-8を算出する。ACS8-3で、直前状態の持つパスメトリック8-9に順次加算して、パスメトリックメモリ8-4を更新していく。直前状態から現状態に遷移する枝に対応する情報系列8-10を、パスメモリ8-5に記憶する。最もパスメトリック8-9が小さいパスを、最も確からしいパスとして、最尤判定部8-6で最尤判定を行なう。そのパスに対応するパスメモリ8-5に記憶した情報系列8-10を復号出力8-7としている。このようなビタビ復号器では、図9に示すように、畳込み符号語の拘束長をkとした場合、すべての状態数2kに対し拘束長kの約6倍のパスメモリ8-5を必要とする。
【0003】
【発明が解決しようとする課題】
しかし、上記のような従来のビタビ復号器では、受信系列の長さに対応したパスメモリを、畳込み符号化器の内部状態数分確保しなければならない。一般に、受信系列はパスメモリサイズと比較して長大であり、すべての状態に対して十分なパスメモリを確保するには、膨大なパスメモリが必要となり、そのようなメモリサイズの確保は困難である。このような場合、畳込み符号の拘束長の5〜6倍程度のパスメモリを全状態分確保し、このメモリが一杯になった時点で、最古の情報を復号結果として出力していくトレースバック方式を用いた復号処理が用いられる。しかし、このような復号処理を行なう場合、復号処理を途中で打ち切って最尤復号するため、打ち切り誤りによる劣化を避けることができないという問題があった。
【0004】
本発明は、上記従来の問題を解決して、パスメモリを削減するとともに、打ち切り誤りによる劣化を軽減するビタビ復号器を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記の課題を解決するために、本発明では、ビタビ復号器を、受信系列と符号語系列を比較し最尤判定を行なう最尤判定部と、最尤判定部で最尤判定した最尤パスの情報系列を異なる時刻毎に記憶する複数の情報メモリと、複数の情報メモリの内容に基づいて情報系列を判定して復号結果を得る出力判定部とを備えた構成とした。
【0006】
このように構成したことにより、ビタビ復号器に膨大なパスメモリを備えることなく、最尤パスに対応する情報系列を時刻毎に情報メモリに記憶することができるとともに、同一時刻に対応した複数の情報系列を比較判定することで、誤りを訂正して復号できる。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について、図1〜図7を参照しながら詳細に説明する。
【0008】
本発明の実施の形態は、最尤判定部で選択したパスメトリックに対応する情報系列を、情報メモリに時刻毎に分割して記憶し、異なる時刻に最尤判定した情報系列を、同一時刻の情報として比較して、多数決により情報系列を選択するビタビ復号器である。
【0009】
図1は、本発明の実施の形態におけるビタビ復号器の機能ブロック図である。図1において、枝メトリック算出部1-2は、受信系列から枝メトリックを算出する手段である。ACS1-3は、パスメトリックメモリに記憶されているパスメトリックと、枝メトリック算出部で算出した枝メトリックとで、ACS処理を行なう手段である。パスメトリックメモリ1-4は、パスメトリックを記憶する手段である。パスメモリ1-5は、パスメトリックに対応する情報系列を記憶する手段である。最尤判定部1-6は、各状態のパスメトリックを比較して最も確からしいパスメトリックを選択する手段である。情報メモリ1(1-7-1)〜n(1-7-n)は、パスメトリックに対応する情報系列を時刻毎に分割して記憶する手段である。出力判定部1-8は、情報系列を同一時刻の情報として比較し判定する手段である。
【0010】
図2は、本発明の実施の形態におけるビタビ復号器のパスメモリの構成図である。図3は、本発明の実施の形態におけるビタビ復号器の情報メモリの構成図である。図4、図5、図6、図7は、本発明の実施の形態におけるビタビ復号器の状態遷移図である。
【0011】
上記のように構成された本発明の実施の形態におけるビタビ復号器の動作を説明する。ビタビ復号器1-0は、枝メトリック算出部1-2で、受信系列1-1から枝メトリック1-10を算出する。ACS1-3で、パスメトリックメモリ1-4に記憶されているパスメトリック1-11と、枝メトリック算出部1-2で算出した枝メトリック1-10とで、ACS処理を行ない、パスメトリック1-11、パスメトリックメモリ1-4を更新する。それとともに、パスメモリ1-5に、パスメトリック1-11に対応する情報系列1-12を記憶していく。
【0012】
図2に、パスメモリ1-5の構成を示す。パスメモリ1-5のサイズは、畳込み符号化器の状態数とトレースバックする時刻の深さによる。図2に示す例は、畳込み符号の拘束長がk、全状態数が2k、トレースバックの深さがnの場合である。
【0013】
最尤判定部1-6は、パスメトリックメモリ1-4に記憶された各状態のパスメトリック1-11を比較し、最も確からしいパスメトリック1-11を選択する。そのパスメトリック1-11に対応する情報系列1-12を、パスメモリ1-5から選択する。ここで選択された情報系列1-12について、1時刻前の情報は情報メモリ1(1-7-1)に記憶し、・・・、n時刻前の情報は情報メモリn(1-7-n)に記憶するというように、時刻毎に分割して記憶する。
【0014】
図3に、情報メモリを示す。各情報メモリのサイズは、情報メモリの数に依存する。情報メモリ1の場合、サイズはnとなり、情報メモリnの場合、サイズは1となる。すべての情報メモリで必要とするメモリサイズは、(n×(n+1))/2となる。つまり、畳込み符号の拘束長をkとする場合、従来のトレースバック方式では、(2k×k×6)のパスメモリサイズが必要であるのに対し、本実施の形態では、(2k×n+(n×(n+1))/2)となる。拘束長kが7である場合、nが36以下であれば、メモリの削減ができる。
【0015】
このように、n個の情報メモリ、すなわち情報メモリ1(1-7-1)〜情報メモリn(1-7-n)を備えることで、情報系列1-12を時刻毎に分割して記憶する。異なる時刻に最尤判定した情報系列を、同一時刻の情報として出力判定部1-8で比較判定でき、受信系列に含まれる誤りを訂正することができる。
【0016】
多数決により判定する方法を説明する。各情報メモリ1〜nに格納された同一時刻の情報系列毎に、出力判定部1-8で多数決により情報系列を選択して、復号結果とする。情報メモリが奇数個であれば、多数決で同数になることはないが、偶数個の場合は同数となって決まらない場合がでる。多数決で同数となる場合は、最新(または最古)の情報系列を最尤判定して得た情報系列を復号結果とする。
【0017】
重み付けにより判定する方法を説明する。最尤判定部1-6で最尤判定を行った時刻と、出力判定部1-8で情報系列を推定する時刻の時間差に応じて、各情報系列に重み付けする。重み付けした値を“0”と“1”についてそれぞれ合計し、大きい値をとる方の情報系列を採用する方法で復号結果を得る。演算結果が等しい場合、最新(または最古)の情報系列を最尤判定して得た情報系列を復号結果とする。
【0018】
図4、図5、図6、図7を参照して、畳込み符号語の拘束長k=2、情報メモリ数n=3の場合において、誤りを訂正する場合を説明する。図4〜図7では、縦軸が状態を表わし、横軸が時刻を表わす。各状態間を結ぶ線は、状態遷移に対応する情報系列であり、点線は“0”、実線は“1”を示す。
【0019】
図4は、時刻tで最尤判定を行った結果、状態2から状態1に遷移するパスが最尤パスに選択された場合を示す図である。このパスは、時刻(t−3)には状態0であり、時刻(t−2)で状態1に遷移し、時刻(t−1)で状態2に遷移し、時刻tで状態0に遷移したことを示す。ここで選択されたパスに対応する情報系列は、最古の情報から順に(0,1,0)であり、情報メモリ3、情報メモリ2、情報メモリ1の順にそれぞれ記憶される。この時刻tにおいて、3時刻前の時刻(t―3)の情報が、情報メモリ1、情報メモリ2、情報メモリ3にすべて記憶された。それぞれの情報メモリに記憶された情報の多数決により、情報“0”が復号結果として出力される。同様の動作を繰り返すことで復号を行なう。
【0020】
図5は、時刻(t+2)で最尤判定を行なった結果を示す。ここでは、最古の情報から順に(0,1,0)となり、時刻(t−1)の復号結果として、情報“0”が出力される。
【0021】
図6に、同時刻において受信系列に誤りが生じ、誤った情報系列が選択された場合を示す。時刻(t+2)で最尤判定を行った結果、状態0に遷移するパスが最尤パスに選択され、この誤ったパスに対応する情報系列として、最古の情報から順に、(1,1,1)が、各情報メモリに記憶されたとする。この時刻(t+2)において、3時刻前の時刻(t―1)の情報が、情報メモリ1、情報メモリ2、情報メモリ3にすべて記憶される。それぞれの情報メモリに記憶された情報の多数決により、情報“0”が復号結果として出力される。情報メモリ3に記憶された誤り情報が多数決により訂正され、正しい情報“0”が出力されることがわかる。
【0022】
図7は、時刻(t+3)で最尤判定を行った結果を示す。ここでは最古の情報から順に(1,0,1)となり、時刻tの復号結果として情報“1”が出力される。
【0023】
上記のように、本発明の実施の形態では、ビタビ復号器を、最尤判定部で選択したパスメトリックに対応する情報系列を、情報メモリに時刻毎に分割して記憶し、異なる時刻に最尤判定した情報系列を、同一時刻の情報として比較して、多数決により情報系列を選択する構成としたので、パスメモリを削減しながら、打ち切り誤りによる劣化を軽減して、受信系列に含まれる誤りを訂正することができる。
【0024】
【発明の効果】
以上の説明から明らかなように、本発明では、ビタビ復号器を、受信系列と符号語系列を比較し最尤判定を行なう最尤判定部と、最尤判定部で最尤判定した最尤パスの情報系列を異なる時刻毎に記憶する複数の情報メモリと、複数の情報メモリの内容に基づいて情報系列を判定して復号結果を得る出力判定部とを備えた構成としたので、膨大なパスメモリを備えることなく、最尤パスに対応する情報系列を時刻毎に情報メモリに記憶することができるとともに、同一時刻に対応した複数の情報系列を比較判定することで、誤りを訂正して復号できるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるビタビ復号器の機能ブロック図、
【図2】本発明の実施の形態におけるビタビ復号器のパスメモリの構成図、
【図3】本発明の実施の形態におけるビタビ復号器の情報メモリの構成図、
【図4】本発明の実施の形態におけるビタビ復号器の動作例1の状態遷移図、
【図5】本発明の実施の形態におけるビタビ復号器の動作例2の状態遷移図、
【図6】本発明の実施の形態におけるビタビ復号器の動作例3の状態遷移図、
【図7】本発明の実施の形態におけるビタビ復号器の動作例4の状態遷移図、
【図8】従来のビタビ復号器の機能ブロック図、
【図9】従来のビタビ復号器のパスメモリの構成図である。
【符号の説明】
1-0 ビタビ復号器
1-1 受信系列
1-2 枝メトリック算出部
1-3 ACS
1-4 パスメトリックメモリ
1-5 パスメモリ
1-6 最尤判定部
1-7-1〜1-7-n 情報メモリ1〜情報メモリn
1-8 出力判定部
1-9 復号出力
1-10 枝メトリック
1-11 パスメトリック
1-12 情報系列
8-0 ビタビ復号器
8-1 受信系列
8-2 枝メトリック算出部
8-3 ACS
8-4 パスメトリックメモリ
8-5 パスメモリ
8-6 最尤判定部
8-7 復号出力
8-8 枝メトリック
8-9 パスメトリック
8-10 情報系列

Claims (5)

  1. 受信系列と符号語系列を比較し最尤判定を行なう最尤判定部と、前記最尤判定部で最尤判定した最尤パスの情報系列を異なる時刻毎に記憶する複数の情報メモリと、前記複数の情報メモリの内容に基づいて情報系列を判定して復号結果を得る出力判定部とを備えたことを特徴とするビタビ復号器。
  2. 前記出力判定部に、前記各情報メモリに格納された同一時刻の情報系列毎に多数決を行なうことで情報系列を選択して復号結果を得る手段を設けたことを特徴とする請求項1記載のビタビ復号器。
  3. 前記出力判定部に、前記多数決の結果が同数となる場合には最新または最古の情報系列を復号結果とする手段を設けたことを特徴とする請求項2記載のビタビ復号器。
  4. 前記出力判定部に、最尤判定時刻と出力判定時刻との時間差に応じて前記情報系列に重み付けして演算した結果に基づいて情報系列を選択して復号結果とする手段を設けたことを特徴とする請求項1記載のビタビ復号器。
  5. 前記出力判定部に、重み付け演算の結果が等しい場合には最新または最古の情報系列を復号結果とする手段を設けたことを特徴とする請求項4記載のビタビ復号器。
JP2000043177A 2000-02-21 2000-02-21 ビタビ復号器 Expired - Fee Related JP4372298B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000043177A JP4372298B2 (ja) 2000-02-21 2000-02-21 ビタビ復号器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043177A JP4372298B2 (ja) 2000-02-21 2000-02-21 ビタビ復号器

Publications (2)

Publication Number Publication Date
JP2001237718A JP2001237718A (ja) 2001-08-31
JP4372298B2 true JP4372298B2 (ja) 2009-11-25

Family

ID=18566132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043177A Expired - Fee Related JP4372298B2 (ja) 2000-02-21 2000-02-21 ビタビ復号器

Country Status (1)

Country Link
JP (1) JP4372298B2 (ja)

Also Published As

Publication number Publication date
JP2001237718A (ja) 2001-08-31

Similar Documents

Publication Publication Date Title
US5802116A (en) Soft decision Viterbi decoding with large constraint lengths
US7765459B2 (en) Viterbi decoder and viterbi decoding method
US8370730B2 (en) Soft output viterbi detector with error event output
JP2002033670A (ja) 確率依存グラフにおいて汎用の符号を復号化するための方法および装置
US6460160B1 (en) Chase iteration processing for decoding input data
JP2003512756A (ja) ビタビデコーダ用の高速acsユニット
JP3233847B2 (ja) ビタビ復号方法及びビタビ復号回路
US8489972B2 (en) Decoding method and decoding device
US20040044947A1 (en) Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit
JP4372298B2 (ja) ビタビ復号器
JP3823731B2 (ja) 誤り訂正復号器
JP3497399B2 (ja) ビタビ復号器
US7263653B2 (en) Algorithm for a memory-based Viterbi decoder
JP2757473B2 (ja) ヴィタビ復号器
EP1542370A1 (en) Method and system for branch label calculation in a Viterbi decoder
JP3906073B2 (ja) ビタビ復号におけるフル・パス・メトリックを計算する方法
JP3235333B2 (ja) ビタビ復号方法およびビタビ復号化装置
JP5370487B2 (ja) 復号方法および復号装置
US20060020875A1 (en) Multi-rate viterbi decoder
JPH11500298A (ja) 遷移距離を形成する方法及びセルラー無線システムの受信器
JP2591332B2 (ja) 誤り訂正復号装置
JP3337950B2 (ja) 誤り訂正復号化方法及び誤り訂正復号化装置
WO2001069796A1 (en) Viterbi decoder
JPH07321671A (ja) ビタビ復号装置
JP2757476B2 (ja) ヴィタビ復号器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees