JPH11500298A - 遷移距離を形成する方法及びセルラー無線システムの受信器 - Google Patents

Abstract

(57)【要約】 本発明は、デジタルセルラー無線システムの受信器において遷移距離を形成することに係る。受信器は、ビタビデコードのための遷移距離計算ユニットのハードウェア具現体を備えている。受信器は、コンボルーションコードの生成元多項式の係数を記憶するシフトレジスタ(41)を備えている。更に、受信器は、多項式の係数によりビタビデコードの状態をマスクするマスキング手段(42)を備えている。又、受信器は、マスクされたビタビデコードの状態のパリティビットを形成する奇数パリティ手段(43,46)を備え、上記パリティビットは、遷移距離を形成するブロック(44,45)を制御する。この解決策は、ソフトウェア及びハードウェア実施の利点を組み合わせるものである。

Description

【発明の詳細な説明】 遷移距離を形成する方法及びセルラー無線システムの受信器発明の分野 本発明は、デジタルセルラー無線システムの受信器において遷移距離を形成す る方法であって、上記受信器は、ビタビデコードのハードウェア実施に基づき、 そして上記システムは、所定の距離と、１つ以上のコンボルーションコードによ りコード化された信号とを使用するような方法に係る。 更に、本発明は、デジタルセルラー無線システムの受信器であって、該受信器 は、ビタビデコードのための遷移距離計算ユニットのハードウェア実施を含み、 そして上記システムは、所定の距離と、１つ以上のコンボルーションコードによ りコード化された信号とを使用するような受信器にも係る。先行技術の説明 コンボルーションコードは、反復性であり、状態がコードの手前の記号のみに 基づく有限状態コーダにより既知の仕方で形成される。ビット又はビットの組み 合わせを表す記号であるコンボルーションコードのコードワードは、トレリスダ イヤグラムによって表される。トレリスは、ビタビデコードと受信記号との状態 間の共依存性を表す。トレリスを使用することにより、受信した記号が推定され る。コンボルーションコーダは、長さｍのシフトレジスタのように考えることが でき、従って、せいぜい次数ｍの多項式で表すことができる。これは、多項式の 係数がフィルタのタップを表すことを意味し、そして多項式はコンボルーション コードの生成元多項式と称される。コンボルーションコードにより冗長性が与え られるために、チャンネルにより送信メッセージに生じるエラーが減少され、公 知技術では、コンボルーションコード化において同じ信号に対して多数の生成元 多項式を使用し、従って、送信されるべき１つのビットが、ビットの組み合わせ より成る記号となる。 有限状態の個別にタイミングどりされるマルコフプロセスにおいては、ホワイ トノイズがセルラー無線システムの状態に関する推定値に影響するので、最適な 反復性アルゴリズムは、ビタビアルゴリズムである。受信信号は、セルラー無線 システムのベースステーション又は加入者端のターミナルにおいてビタビデコー ドされる。受信器のビタビブロックにおいて、コンボルーションコード化メッセ ージのトレリスが見つかり、これにより、送信メッセージのコンボルーション多 項式に基づく遷移距離(transition metrics)が計算される。従って、ビタビデコ ードにおいては、送信情報に対応する記号が検出され、これら記号は、送信メッ セージのビット又はビットの組み合わせを表す。良く知られたように、ビタビア ルゴリズムは、信号検出及びデコード動作に使用される。信号から、ビタビアル ゴリズムは、ＭＬシーケンス（ＭＬ＝最大確率）の推定値を発生し、そしてチャ ンネルデコード機能に対するソフト判断を行う。ＭＬ推定値は、信号内の記号シ ーケンスの推定値である。ＭＬ方法は、プロアキスＪ．Ｇ著の「デジタルコミュ ニケーションズ」、マグローヒル・ブック・カンパニー、１９８９年、第４．２ 章に説明されており、そしてビタビアルゴリズムのハードウェア実施は、フェッ トウェイスＧ及びＨ．マイヤー著の「高速並列ビタビデコーディング：アルゴリ ズム及びＶＬＳＩ−アーキテクチャー(High-Speed Parallel Viterbi Decoding: Algorithm and VLSI-Architecture)」、ＩＥＥＥコミュニケーションズ・マガジ ン、第２９（５）巻、１９９１年に説明されている。これら文献は、参考として ここに取り上げるものである。 ビタビアルゴリズムは、受信器により許された処理時間内にデジタル信号処理 プログラムに対するタスクをあまりに頻繁に要求するために、個別のビタビハー ドウェアを使用しなければならない。公知の解決策におけるハードウェアブロッ クは、コンボルーション多項式に特有のものであり、これは、コンボルーション コードの生成元多項式が変化した場合にハードウェア解決策も再設計及び再実施 しなければならないことを意味する。これは、Ｊ．ハゲニューア、Ｐ．ホイハー 著の「ソフト判断出力をもつビタビアルゴリズム及びその応用(A Viterbi Algor ithm with Soft-decision Output and its Applications)」、ＩＥＥＥ ＧＬＯ ＢＥＣＯＭ １９８９、テキサス州、ダラス、１９８９年１１月、及びプロアキ スＪ．Ｇ著の「デジタルコミュニケーションズ」、マグローヒル・ブック・カン パニー、１９８９年、第５．３．２、５．３．３及び５．３．４章に詳細に説明 されている。これらの文献は、参考としてここに取り上げるものである。発明の要旨 それ故、本発明の目的は、コンボルーションコードの変更又は新たなコンボル ーション多項式の追加によりハードウェア解決策を変更する必要のない受信器を 提供することである。遷移距離の計算ユニットが異なるコンボルーション多項式 を使用する可能性を考慮する場合にはビタビブロックをプログラム可能にするこ とができる。 この目的は、冒頭で述べた形式の方法において、コンボルーションコードを生 成する多項式の係数を、内容を繰り返し変更できる１つ以上のメモリ手段に記憶 し、コンボルーションコードの生成元多項式の係数によりビタビデコードの状態 をマスクし、上記係数はメモリ手段に記憶され、そしてコンボルーションコード の生成元多項式の係数によりマスクされたビタビデコードの状態のパリティを表 すビットを形成し、このビットを用いて遷移距離の形成を制御することを特徴と する方法により達成される。 デジタルセルラー無線システムにおける本発明の受信器は、コンボルーション コードを生成する多項式の係数が記憶されるように構成された１つ以上のメモリ 手段であって、その内容が連続的に変更されるように構成されたメモリ手段と、 記憶されたコンボルーションコードを生成する多項式の係数を用いてビタビデコ ードの状態をマスクするように構成されたマスキング手段と、マスクされたビタ ビデコードの状態のパリティを表すビットを形成するように構成されたパリティ 手段とを備え、上記ビットは、遷移距離を形成するのに使用される比較手段を制 御するように構成されたことを特徴とする。 本発明による解決策は、多数の効果をもたらす。ビタビデコーダのハードウェ ア遷移距離計算ユニットをプログラム可能とすることにより、ソフトウェア及び ハードウェアの実施方法の効果を結合することができる。この解決策により、Ａ ＳＩＣ解決策を再設計せずに、ＡＳＩＣ解決策においてビタビデコードのコンボ ルーション多項式を変更することができる。これは、例えば、ＧＳＭベースステ ーションにおいて新たなチャンネルコード化機能を使用するに際し、時間と費用 を節減する。 又、本発明の方法及び本発明のセルラー無線システムの好ましい実施形態は、 請求の範囲において規定される。図面の簡単な説明 以下、添付図面を参照し、本発明を詳細に説明する。 図１は、トレリスダイヤグラムを示す図である。 図２は、ビタピブロックの重要な部分を示す図である。 図３は、本発明によるプログラム可能な遷移距離計算ユニットの構造を示す図 である。 図４は、本発明による遷移距離計算ユニットの構造を示す図である。 図５は、セルラー無線システムの受信器の重要な部分を示す図である。好ましい実施形態の詳細な説明 本発明によるハードウェア解決策は、受信信号がビタビデコードされる無線シ ステムに使用することができる。典型的なシステムは、例えば、セルラー無線シ ステム、特に、ＧＳＭシステムによって表すことができ、このような場合の受信 器は、ベースステーションであるか、又は加入者端のターミナルである。 ビタビアルゴリズムの動作は、図１の８状態トレリスダイヤグラムの助けによ り説明する。チャンネル推定インパルス応答がＮ個の記号を有する場合には、ビ タビデコードは、Ｎ−１個の既知の記号を通して進むことにより既知の状態への 遷移を受ける。従って、トレリスダイヤグラムの状態及び状態遷移には、これら Ｎ個の記号が存在する。従って、トレリスダイヤグラムは、２^N-1個の状態を含 む。インパルス応答は、通常、５個の記号を有し、従って、１６個の状態がある （図１には、明瞭化の理由で８個の状態しかない）。ビタビアルゴリズムを解く には、トレリスダイヤグラムの左から右へと進み、これは、トレリスダイヤグラ ムにおける事象の時間的順序を表す。各ポイント即ち状態から、２つのポイント に到着することができ、これは、受け取ったビットに基づいて２つの異なるルー トにより行われる。距離(metric)における状態は、一度に数個のビット、通常は エンドレスビットシーケンスでは４つのビットのみを表示する窓を表す。窓に現 れるビットのシーケンスから、距離がある状態から別の状態へと進むときにビッ トが常に除去されると同時に、新たな受け取られたビットがその反対端において シーケンスに入る。各ポイントにおいて受け取られたビットを決定するために、 そのポイントに到着する経路のうちの良好な方が選択され、その情報がメモリに 記憶される。単なるハードビット判断（０又は１）に加えて、判断のメリットに ついての情報（いわゆるソフト判断）も記憶することができ、従って、トレリス ダイヤグラムの各ポイントに必要とされるメモリ容量が増加する。本発明の解決 策においては、所定の距離が使用され、これは、システムにおいてコンボルーシ ョンコードを生成する多項式によって決定される。多項式の数は、いかに多くの 送信ビットが１つのコードビットに対応するかを決定し、その次数は、多項式の 最も高い次数から明らかとなる。 又、ビタビアルゴリズムは、図２に示すように、ブロック図の形態で表すこと もできる。ビタビデコーダは、遷移分岐距離ユニット（ＢＭＵ）２１と、加算− 比較−選択ユニット（ＡＣＳ）２２と、保存メモリユニット（ＳＭＵ）２３と、 累積距離メモリ（ＣＵＭ）２４とを備えている。受信データ２５は、ＢＭＵ２１ に送られる。各ポイント即ち状態において、ＢＭＵ２１は、送信のコンボルーシ ョンコードに基づき、考えられる両方のポイントから上記ポイントに入る各経路 に対応する値を形成する。ＡＣＳ２２において、得られた量が互いに比較され、 良好な結果を与える値が選択され、その値がＣＵＭ２４から得た和に加えられ、 そしてその値が次のカラムの計算のためにＣＵＭ２４に記憶される。又、得られ た値は、正しい経路をたどるためにメモリユニット２３にも記憶される。ＣＵＭ ２４は、カラムの各ポイントから既に計算されている値を記憶する。累積距離２ ４を０にセットすることにより、そこに記憶された全ての値が削除され、次のビ タビデコードは、以前とは独立したものになる。正しい経路をたどることは、公 知技術と同様に、トレリスダイヤグラムを左から右へと進むことによりメモリユ ニット２３において行われる。デコードされた記号２６は、メモリユニット２３ の出力から得られる。 以下、本発明の特定の目的である遷移距離計算ユニット２１を、このようなユ ニットのブロック図である図３を参照して詳細に説明する。本発明の好ましい実 施形態による遷移距離計算ユニット２１は、コンボルーションコードを生成する のに使用される各多項式に対し個別の計算手段を備えている。少なくとも、シス テムに使用されるコンボルーションコードと同数の遷移距離計算ユニット （ＣＡＬＣ＿ＴＲ）３１、３２、３３及び３４が必要とされる。各遷移ユニット ３１、３２、３３及び３４への入力は、ビタビデコードの状態ＳＴＡＴＥと、コ ンボルーションコードを生成する各多項式ＰＯＬ＿０、ＰＯＬ＿１、ＰＯＬ＿２ 及びＰＯＬ＿３からの係数と、ビタビデコードへと到来する多項式に関連した受 信記号とによって与えられ、この記号は、ソフト判断ビットＳＯＦＴ＿ＢＩＴ０ 、ＳＯＦＴ＿ＢＩＴ１、ＳＯＦＴ＿ＢＩＴ２、ＳＯＦＴ＿ＢＩＴ３であるのが好 都合である。多項式ＰＯＬ＿０、ＰＯＬ＿１、ＰＯＬ＿２及びＰＯＬ＿３は、本 発明の解決策においては、遷移距離計算ユニット３１、３２、３３及び３４へプ ログラムすることができる。ビタビデコードに入る記号がソフト判断ビットであ る場合には、情報転送自体に関連したビットに加えて、ビット値のメリットに関 する情報も含むという効果が得られる。又、このビットは、ビット判断のメリッ トに注意が払われない場合には、ハード判断ビットでもよい。各遷移距離計算ユ ニット３１、３２、３３及び３４の出力は、ビタビデコードトレリスダイヤグラ ム（図１）において、考えられる経路の１つが各状態へと入り込むところの経路 を表すビットによって与えられる。従って、出力は、ビット「１」の数が偶数個 あるか奇数個あるかを指示する。それ故、出力パリティは、新たな受信ビットが 記号シーケンスの反対端に入るときにトレリス状態の記号シーケンスから除去さ れるビットを指示する。遷移距離計算ユニット３１、３２、３３及び３４からの 出力の偶数の組み合わせが加算器３５に送られ、そしてその出力の奇数の組み合 わせが加算器３６に送られ、これら両方の加算器３５及び３６は、本発明の好ま しい実施形態では、ソフトビット判断が使用されるときに２の補数の論理で最も 簡単に動作する。上記加算器は、異なる遷移距離計算ユニット３１、３２、３３ 及び３４の単一遷移の和を計算し、従って、あるコード化において送信経路にお そらく生じるであろうエラーを補償する。加算器３５及び３６の出力は、加算− 比較−選択ユニット２２へ送られ、ビタビデコードの他のブロックは、公知技術 と同様である。 遷移距離計算ユニット３１の一実施形態が図４に詳細に示されている。この遷 移距離計算ユニット３１は、本発明の好ましい実施形態によれば、メモリ手段４ １と、マスキング手段４２と、パリティ手段４３と、遷移距離発生ブロック ４４及び４５と、パリティ手段４６とを備えている。シフトレジスタは、メモリ 手段４１として効果的に働く。アンドゲートは、マスキング手段４２として効果 的に働く。遷移距離の形成を制御する比較手段４４及び４５は、ソフトビット判 断が使用されるときに２の補数を形成する補数手段である。パリティ手段４３及 び４６は、奇数パリティ手段であるのが好都合であり、奇数個の「１」が奇数パ リティ手段に到着した場合に出力が「１」となる。排他的オアゲートは、パリテ ィ手段４３として効果的に働く。 以下、一例として、多項式Ｆ（Ｄ）＝Ｄ²＋１を、コンボルーションコードを 生成する多項式（図４のＰＯＬ）として使用することにより、遷移距離計算ユニ ット３１の動作を詳細に説明する。従って、Ｆ (Ｄ) は、変数Ｄを有する関数Ｆ を意味する。多項式の一般的な形態は、Ｆ（Ｄ）＝ｆ_n-1Ｄ^n-1＋f_n-2Ｄ^n-2＋・ ・・＋ｆ₁Ｄ＋ｆ₀である。但し、f_n-1・・・f₀は、変数Ｄの係数である。例示的 な場合に、ｆ₂は１であり、ｆ₁は０でありそしてｆ₀は１であり、即ちマトリク ス式（ここでは、ベクトル式）ｆは、ｆ〔１ ０ １〕となる。従って、シフト レジスタ４１の内容は、ｆ、即ち１ ０ １となり、図４に一例として示された ように、ＬＳＢ（最下位ビット）は最も上で、ＭＳＢ（最上位ビット）は最も下 となる。アンドゲート４２の助けにより、多項式のビットは、コード化に関する 限り重要でない部分をビタビコードの状態からマスク除去するのに使用され、ビ タビコードは、現在の受信したビット、この例では、中央のビット０に基づくも のとなる。ＳＴＡＴＥ ０１が優勢であると仮定する。これは、状態のＬＳＢ（ 最下位ビット）が０であり、そしてＭＳＢ（最上位ビット）が１であることを意 味する。従って、両アンドゲート４２の出力が０となる。これらの出力は、パリ ティ手段、即ちこの場合には奇数パリティ手段、即ち更にこの場合には排他的オ アゲート４６に送られる。奇数パリティ手段４６の出力ＣＯＭＰｅｖｅｎは、比 較手段４５に接続され、その出力は０であり、即ちＴＲｅｖｅｎは０である。最 も高次の項をもつ多項式の係数は、シフトレジスタ４１から排他的オアゲート４ ３へ直結され、その第２の入力には、奇数パリティ手段４６の出力が付与される 。ゲート４３の出力ＣＯＭＰｏｄｄは、比較手段４４に接続され、その第２入力 は、受信した記号ＳＯＦＴ＿ＢＩＴである。ビットＣＯＭＰｏｄｄ 及びＣＯＭＰｅｖｅｎは、ある状態から別の状態への遷移の際に、トレリス状態 記号シーケンスからどのビットを除去すべきかの推定を表す。ＣＯＭＰｏｄｄが １であるときには、状態から除去されるべきと推定されるビットが１であり、そ してＣＯＭＰｅｖｅｎが０であるときには、除去されるべきと推定されるビット が０である。ここで使用する０は、本発明のシステムにおいて何が合意されるか に基づいて、２進システムの０又は１に対応してもよく、同様に、１も、２進シ ステムの０又は１に対応してもよい。受信したビットＳＯＦＴ＿ＢＩＴを推定値 ＣＯＭＰｏｄｄ及びＣＯＭＰｅｖｅｎと比較することにより、推定値のどの１つ が正しいものにより近いかが明らかとなる。受信ビットＳＯＦＴ＿ＢＩＴがソフ ト判断に基づくときには、推定値（ＣＯＭＰｏｄｄ及びＣＯＭＰｅｖｅｎ）と、 受信ビットＳＯＦＴ＿ＢＩＴとの間の距離(distance)が計算され、この距離に基 づいて、どのビットがおそらく受け取られたかに関して推定が行われる。このよ うに、遷移距離が形成される。例えば、２の補数成分が比較手段４４及び４５と して働いてもよい。コンボルーションコードを生成する多数の多項式が使用され る場合には、図３について述べたように、それに対応して、多数の遷移距離計算 ユニット３１、３２、３３及び３４が検出に使用される。 パリティ手段４６については、マスクされた状態の出力と、コンボルーション コードを生成する多項式の係数とが接続される同様の対が原理的に必要となる。 それ故、実際には、多項式の最大次数に対応する状態が存在しないので、多数の 入力をしばしば有する要素は必要でなく、従って、パリティ手段４６の出力と、 多項式の最大次数に対応する係数とが接続される２入力排他的オアゲートが、パ リティ手段４６の対として効果的に作用する。 以下、セルラー無線システムにおける本発明の受信器を、このような受信器の 本質的な部分をブロック図の形態で示した図５を参照して、詳細に説明する。こ の受信器は、検出器(DETECTOR)５２へ送られる信号を受信するアンテナ５１を備 えている。信号は、本発明の受信器の部分であるビタビデコード手段５３(VITER BI DECODING)へ送られる。ビタビデコード動作の後、信号は、受信器の他の信号 処理手段５４(POST PROCESS)へ送られる。検出手段５２において、高周波部分が 通常は信号を中間周波に変換し、その後、検出手段は、信号をアナログか らデジタルに変換する。検出手段５２は、更に、信号をフィルタしてもよい。更 に、検出手段５２は、しばしば、少なくともインターリーブ解除を行う。検出器 ５２がいかに機能するかは、本発明の解決策にとって重要ではない。ビタビデコ ード手段５３は、本発明によるビタビデコードに使用される遷移距離生成原理に 基づいて動作し、ビタビデコード手段５３の出力は、デコードされた記号である 。ビタビデコード手段５３の構造及び動作の詳細な説明は、図２、３及び４に関 連して上記した。他の信号処理手段５４においては、例えば、ソースデコードを 行いそして信号をユーザの観点から適当な形態に、例えば、スピーカからのスピ ーチに変換する動作が行われる。 本発明の好ましい実施形態においては、コンボルーションコードのどんな生成 元多項式が使用されるか又はシステムに組み込まれるかの情報が、システムに使 用された信号を介して受信器へ送られる。従って、例えば、新たなコンボルーシ ョンコードがシステムに使用されるときに多項式の係数を変更するために各々の 単一ベースステーションに対してインストール装置を誰かに送付する必要がなく なる。受信器は、送られた多項式を受け取りそしてメモリ手段４１に記憶する。 新たな多項式に関する情報は、受信器に作動的に接続されたロード装置からメモ リ手段４１に送られてもよい。 以上、添付図面を参照して本発明を詳細に説明したが、本発明はこれに限定さ れるものではなく、請求の範囲内で種々変更がなされ得ることを理解されたい。

Claims (1)

1. 【特許請求の範囲】 １．デジタルセルラー無線システムの受信器において遷移距離を形成する方法で あって、上記受信器は、ビタビデコードのハードウェア実施に基づき、そして上 記システムは、所定の距離と、１つ以上のコンボルーションコードによりコード 化された信号とを使用するような方法において、 コンボルーションコードを生成する多項式の係数を、内容を繰り返し変更で きる１つ以上のメモリ手段(41)に記憶し、 コンボルーションコードの生成元多項式の係数によりビタビデコードの状態 をマスクし、上記係数はメモリ手段(41)に記憶され、そして コンボルーションコードの生成元多項式の係数によりマスクされたビタビデ コードの状態のパリティを表すビットを形成し、このビットを用いて遷移距離の 形成を制御することを特徴とする方法。 ２．上記コンボルーションコードの２つ以上の生成元多項式に関連した遷移距離 が、各多項式に個別に関連した遷移を計算しそしてこのように形成された遷移を 合成することにより形成される請求項１に記載の方法。 ３．上記コンボルーションコードの２つ以上の生成元多項式に関連した遷移の合 成は、奇数及び偶数パリティの遷移を別々に加算することにより行われる請求項 ２に記載の方法。 ４．各コードに関連した遷移距離は、受信した記号が、２の補数の使用によりパ リティ手段で形成された推定値と比較されるように形成される請求項１に記載の 方法。 ５．上記コンボルーションコードの生成元多項式の係数は、セルラー無線システ ムにより使用される信号を介して送信され、受信器のメモリ手段(41)に記憶され る請求項１に記載の方法。 ６．デジタルセルラー無線システムの受信器であって、該受信器は、ビタビデコ ードのための遷移距離計算ユニット(21)のハードウェア具現体を含み、そして上 記システムは、所定の距離と、１つ以上のコンボルーションコードによりコード 化された信号とを使用するような受信器において、 コンボルーションコードを生成する多項式の係数が記憶されるように構成さ れた１つ以上のメモリ手段であって、その内容が連続的に変更されるように構成 されたメモリ手段(41)と、 記憶されたコンボルーションコードを生成する多項式の係数を用いてビタビ デコードの状態をマスクするように構成されたマスキング手段(42)と、 マスクされたビタビデコードの状態のパリティを表すビットを形成するよう に構成されたパリティ手段(43,46)とを備え、上記ビットは、遷移距離を形成す るのに使用される比較手段(44,45)を制御するように構成されたことを特徴とす る受信器。 ７．上記受信器は、複数の個別の遷移距離計算ユニット(31,32,33,34)を備えて おり、その各々は、各多項式に別々に関連した遷移を計算することによりコンボ ルーションコードの生成元多項式に関連した遷移距離を形成するように構成され 、そして上記受信器は、このように形成された遷移を合成するための合成手段(3 5,36)を備えた請求項６に記載の受信器。 ８．上記受信器に含まれる遷移合成手段(35,36)は、偶数及び奇数パリティの遷 移が別々に加算されるように動作するよう構成された加算器である請求項７に記 載の受信器。 ９．コンボルーションコードの生成元多項式の係数を記憶するように構成された 上記メモリ手段(41)は、プログラム可能なレジスタである請求項６に記載の受信 器。 10．上記比較手段(44,45)は、２の補数の回路である請求項６に記載の受信器。