JPH07321671A - ビタビ復号装置 - Google Patents
ビタビ復号装置Info
- Publication number
- JPH07321671A JPH07321671A JP10583094A JP10583094A JPH07321671A JP H07321671 A JPH07321671 A JP H07321671A JP 10583094 A JP10583094 A JP 10583094A JP 10583094 A JP10583094 A JP 10583094A JP H07321671 A JPH07321671 A JP H07321671A
- Authority
- JP
- Japan
- Prior art keywords
- path
- comparator
- comparison
- output
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 ビタビ復号において誤り訂正の性能を改善す
ることができるビタビ復号装置を提供する。 【構成】 ブランチメトリックとパスメトリックを加算
して得られる新たな２つのパスメトリックを、新たな２
つのパスメトリックの比較結果と、２つのブランチメト
リックの比較結果とから選択できる構成であり、より正
確に尤度の高い方のパスを選択でき、誤り訂正の性能を
改善できるという利点を有する。
ることができるビタビ復号装置を提供する。 【構成】 ブランチメトリックとパスメトリックを加算
して得られる新たな２つのパスメトリックを、新たな２
つのパスメトリックの比較結果と、２つのブランチメト
リックの比較結果とから選択できる構成であり、より正
確に尤度の高い方のパスを選択でき、誤り訂正の性能を
改善できるという利点を有する。
Description
【０００１】
【産業上の利用分野】本発明は、誤り訂正用畳み込み符
号化データのビタビ復号装置に関する。
号化データのビタビ復号装置に関する。
【０００２】
【従来の技術】一般に、演算装置におけるビタビ復号
は、ＡＣＳ計算と呼ばれる加算、比較、選択という単純
な処理の繰り返しと、最終的にデータを復号するトレー
スバック操作で畳み込み符号の最尤復号を実現するもの
である。このビタビ復号では、情報ビット１ビットに対
応する符号化データ（受信信号）を得るごとに、その時
点での各状態のパスのメトリックを計算し、生き残りパ
スを求める。
は、ＡＣＳ計算と呼ばれる加算、比較、選択という単純
な処理の繰り返しと、最終的にデータを復号するトレー
スバック操作で畳み込み符号の最尤復号を実現するもの
である。このビタビ復号では、情報ビット１ビットに対
応する符号化データ（受信信号）を得るごとに、その時
点での各状態のパスのメトリックを計算し、生き残りパ
スを求める。
【０００３】図２は演算装置の動作説明のためのビタビ
復号における畳み込み符号器の状態遷移のパスを示す図
面であり、符号化率１／Ｎ、拘束長ｋの畳み込み符号器
において、ある時点における状態Ｓ［２ｉ］（ｉ＝０〜
２k-1 −１）に対し、一つ前の時点の状態Ｓ［ｉ］と状
態Ｓ［ｉ＋２k-2 ］から状態遷移を表す２本のパスがの
びている様子を示している。ここで状態Ｓの［］内の数
が２k-1 以上となる場合は２k-1 の剰余を取ることとす
る。生き残りパスを求めるとは、状態Ｓ［２ｉ］にのび
ている２本のパスのそれぞれのパスメトリックを求め、
比較し、確からしい方のパスを選択することである。一
つ前の時点の状態Ｓ［ｉ］と状態Ｓ［ｉ＋２k-2 ］のそ
れぞれのパスメトリックをＰ＾［ｉ］，Ｐ＾［ｉ＋２
k-2 ］とする。また一つ前の状態から現時点の状態へ遷
移するときの畳み込み符号器の本来の出力と受信信号と
の距離をブランチメトリックと言い、それぞれの状態か
ら状態Ｓ［２ｉ］へのびるパスのメトリックであるブラ
ンチメトリックをａ，ｂとすると、状態Ｓ［２ｉ］への
びる２本のパスのパスメトリックは、 Ｐ＾［ｉ］＋ａ Ｐ＾［ｉ＋２k-2 ］＋ｂ と表せる。次に２つのパスメトリックを比較し、確から
しい方を選択する。一般的にはパスメトリックの値の小
さい方を選択することが多く、状態Ｓ［２ｉ］のパスメ
トリックＰ［２ｉ］は、 Ｐ［２ｉ］＝ｍｉｎ［（Ｐ＾［ｉ］＋ａ），（Ｐ＾［ｉ
＋２k-2 ］＋ｂ）］ なおここでｍｉｎ［Ａ，Ｂ］はＡ，Ｂのうち小さい方を
選択することを示す。
復号における畳み込み符号器の状態遷移のパスを示す図
面であり、符号化率１／Ｎ、拘束長ｋの畳み込み符号器
において、ある時点における状態Ｓ［２ｉ］（ｉ＝０〜
２k-1 −１）に対し、一つ前の時点の状態Ｓ［ｉ］と状
態Ｓ［ｉ＋２k-2 ］から状態遷移を表す２本のパスがの
びている様子を示している。ここで状態Ｓの［］内の数
が２k-1 以上となる場合は２k-1 の剰余を取ることとす
る。生き残りパスを求めるとは、状態Ｓ［２ｉ］にのび
ている２本のパスのそれぞれのパスメトリックを求め、
比較し、確からしい方のパスを選択することである。一
つ前の時点の状態Ｓ［ｉ］と状態Ｓ［ｉ＋２k-2 ］のそ
れぞれのパスメトリックをＰ＾［ｉ］，Ｐ＾［ｉ＋２
k-2 ］とする。また一つ前の状態から現時点の状態へ遷
移するときの畳み込み符号器の本来の出力と受信信号と
の距離をブランチメトリックと言い、それぞれの状態か
ら状態Ｓ［２ｉ］へのびるパスのメトリックであるブラ
ンチメトリックをａ，ｂとすると、状態Ｓ［２ｉ］への
びる２本のパスのパスメトリックは、 Ｐ＾［ｉ］＋ａ Ｐ＾［ｉ＋２k-2 ］＋ｂ と表せる。次に２つのパスメトリックを比較し、確から
しい方を選択する。一般的にはパスメトリックの値の小
さい方を選択することが多く、状態Ｓ［２ｉ］のパスメ
トリックＰ［２ｉ］は、 Ｐ［２ｉ］＝ｍｉｎ［（Ｐ＾［ｉ］＋ａ），（Ｐ＾［ｉ
＋２k-2 ］＋ｂ）］ なおここでｍｉｎ［Ａ，Ｂ］はＡ，Ｂのうち小さい方を
選択することを示す。
【０００４】このようにパスメトリックを求めるための
加算、パスメトリックの比較、パスの選択という処理を
各時点で２k-1 個の状態に対して行う。さらにパスの選
択においてどちらを選択したかという履歴をパスセレク
ト信号ＰＳ［ｊ］，（ｊ＝０〜２k-1 −１）として残し
ておく必要がある。選ばれたパスの一つ前の状態Ｓ［］
の［］内の数が他方の状態のそれよりも小さければＰＳ
［ｊ］＝０、そうでなければＰＳ［ｊ］＝１とする。上
記の場合、ｉ＜ｉ＋２k-2 （ｍｏｄ２k-1 ）とすればパ
スセレクト信号ＰＳ［２ｉ］は、 パスセレクト信号ＰＳ［２ｉ］＝０ （Ｐ＾［ｉ］＋ａ）≦（Ｐ＾［ｉ＋２k-2 ］＋ｂ）のと
き パスセレクト信号ＰＳ［２ｉ］＝１ （Ｐ＾［ｉ］＋ａ）＞（Ｐ＾［ｉ＋２k-2 ］＋ｂ）のと
き となる。
加算、パスメトリックの比較、パスの選択という処理を
各時点で２k-1 個の状態に対して行う。さらにパスの選
択においてどちらを選択したかという履歴をパスセレク
ト信号ＰＳ［ｊ］，（ｊ＝０〜２k-1 −１）として残し
ておく必要がある。選ばれたパスの一つ前の状態Ｓ［］
の［］内の数が他方の状態のそれよりも小さければＰＳ
［ｊ］＝０、そうでなければＰＳ［ｊ］＝１とする。上
記の場合、ｉ＜ｉ＋２k-2 （ｍｏｄ２k-1 ）とすればパ
スセレクト信号ＰＳ［２ｉ］は、 パスセレクト信号ＰＳ［２ｉ］＝０ （Ｐ＾［ｉ］＋ａ）≦（Ｐ＾［ｉ＋２k-2 ］＋ｂ）のと
き パスセレクト信号ＰＳ［２ｉ］＝１ （Ｐ＾［ｉ］＋ａ）＞（Ｐ＾［ｉ＋２k-2 ］＋ｂ）のと
き となる。
【０００５】図３は従来のビタビ復号装置のＡＣＳ回路
のブロック図を示すものである。図３において、１は加
算器、２は加算器、３は比較器、４はマルチプレクサで
あり、以上のように構成された従来のビタビ復号装置に
ついて、ある時点のある状態における生き残りパスの選
択する動作を説明する。加算器１に一方のパスのブラン
チメトリックおよびそのパスの出発点の状態のパスメト
リックを入力し加算する。加算器２においても同様にも
う一方のパスのブランチメトリックおよびそのパスの出
発点の状態のパスメトリックを入力し加算する。加算器
１の出力および加算器２の出力である新たなパスメトリ
ックは、比較器３にそれぞれ入力し大小比較される。こ
こではパスメトリックの小さい方が尤度が高いとし、比
較器３の出力でマルチプレクサ４を制御することによ
り、マルチプレクサ４は加算器１出力または加算器２出
力のうち小さい方を出力する。また比較器３の出力はパ
スセレクト信号として出力する。
のブロック図を示すものである。図３において、１は加
算器、２は加算器、３は比較器、４はマルチプレクサで
あり、以上のように構成された従来のビタビ復号装置に
ついて、ある時点のある状態における生き残りパスの選
択する動作を説明する。加算器１に一方のパスのブラン
チメトリックおよびそのパスの出発点の状態のパスメト
リックを入力し加算する。加算器２においても同様にも
う一方のパスのブランチメトリックおよびそのパスの出
発点の状態のパスメトリックを入力し加算する。加算器
１の出力および加算器２の出力である新たなパスメトリ
ックは、比較器３にそれぞれ入力し大小比較される。こ
こではパスメトリックの小さい方が尤度が高いとし、比
較器３の出力でマルチプレクサ４を制御することによ
り、マルチプレクサ４は加算器１出力または加算器２出
力のうち小さい方を出力する。また比較器３の出力はパ
スセレクト信号として出力する。
【０００６】このように上記従来のビタビ復号装置で
は、簡単な構成で生き残りパスの選択を行うことができ
る。
は、簡単な構成で生き残りパスの選択を行うことができ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来のビタビ復号装置では、２つの加算器１，２の出力を
比較した結果、等しかった場合にはランダムにどちらか
を選ばなければならず、１／２の確率で誤った方のパス
を選ぶことになる。また軟判定復号の場合には比較結果
が僅差であるときは必ずしも小さい方を選択したからと
いって正しい方を選択したとはいえないという問題があ
った。
来のビタビ復号装置では、２つの加算器１，２の出力を
比較した結果、等しかった場合にはランダムにどちらか
を選ばなければならず、１／２の確率で誤った方のパス
を選ぶことになる。また軟判定復号の場合には比較結果
が僅差であるときは必ずしも小さい方を選択したからと
いって正しい方を選択したとはいえないという問題があ
った。
【０００８】本発明はこのような従来の問題点を解決す
るものであり、誤り訂正の性能を改善することができる
優れたビタビ復号装置を提供することを目的とするもの
である。
るものであり、誤り訂正の性能を改善することができる
優れたビタビ復号装置を提供することを目的とするもの
である。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、２つの加算器と、２つの加算器のそれぞれ
の片側入力を大小比較する比較器と、２つの加算器のそ
れぞれの出力を大小比較する比較器と、前記の２つの比
較器のそれぞれの比較結果をもとに２つの加算器出力の
一方を選択するための選択信号を出力する判定器と、判
定器が出力する選択信号で２つの加算器出力を選択する
マルチプレクサとを備え、ビタビ復号におけるパスの選
択において２つのブランチメトリックの比較結果と、ブ
ランチメトリックとパスメトリックを加算して得られる
新たな２つのパスメトリックの比較結果をもとに、パス
を選択できるという特徴を有している。
するために、２つの加算器と、２つの加算器のそれぞれ
の片側入力を大小比較する比較器と、２つの加算器のそ
れぞれの出力を大小比較する比較器と、前記の２つの比
較器のそれぞれの比較結果をもとに２つの加算器出力の
一方を選択するための選択信号を出力する判定器と、判
定器が出力する選択信号で２つの加算器出力を選択する
マルチプレクサとを備え、ビタビ復号におけるパスの選
択において２つのブランチメトリックの比較結果と、ブ
ランチメトリックとパスメトリックを加算して得られる
新たな２つのパスメトリックの比較結果をもとに、パス
を選択できるという特徴を有している。
【００１０】
【作用】したがって、本発明によれば、パスメトリック
の比較結果に加え、ブランチメトリックの結果を加味し
てより正確な生き残りパスの選択を行えるので、誤り訂
正の性能を改善できるという効果を有する。
の比較結果に加え、ブランチメトリックの結果を加味し
てより正確な生き残りパスの選択を行えるので、誤り訂
正の性能を改善できるという効果を有する。
【００１１】
【実施例】図１は本発明の一実施例におけるビタビ復号
装置のＡＣＳ回路の構成を示すブロック図であり、加算
器５の入力として一方のパスのブランチメトリックａお
よびそのパスの出発点の状態のパスメトリックａを加
え、加算器６の入力として他方のパスのブランチメトリ
ックｂおよびそのパスの出発点の状態のパスメトリック
ｂを加え、両加算器５，６の出力である新たなパスメト
リックは比較器７とマルチプレクサ８にそれぞれ加えら
れる。
装置のＡＣＳ回路の構成を示すブロック図であり、加算
器５の入力として一方のパスのブランチメトリックａお
よびそのパスの出発点の状態のパスメトリックａを加
え、加算器６の入力として他方のパスのブランチメトリ
ックｂおよびそのパスの出発点の状態のパスメトリック
ｂを加え、両加算器５，６の出力である新たなパスメト
リックは比較器７とマルチプレクサ８にそれぞれ加えら
れる。
【００１２】又加算器５，６の入力の一方であるブラン
チメトリックａ，ｂが比較器９に加えられる。比較器７
と比較器９の出力は判定器１０に加えられ、判定器１０
の出力はパスセレクト信号として出力されると同時にマ
ルチプレクサ８の制御信号として加えられる。
チメトリックａ，ｂが比較器９に加えられる。比較器７
と比較器９の出力は判定器１０に加えられ、判定器１０
の出力はパスセレクト信号として出力されると同時にマ
ルチプレクサ８の制御信号として加えられる。
【００１３】以上のように構成されたビタビ復号装置に
ついて、ある時点のある状態における生き残りパスの選
択する動作を説明する。加算器５に一方のパスのブラン
チメトリックａおよびそのパスの出発点の状態のパスメ
トリックａを入力し加算する。加算器６においても同様
にもう一方のパスのブランチメトリックｂおよびそのパ
スの出発点の状態のパスメトリックｂを入力し加算す
る。加算器５の出力および加算器６の出力である新たな
パスメトリックは、比較器７に入力し大小比較される。
ここではパスメトリックの小さい方が尤度が高いとし、
比較結果を判定器１０に入力する。一方比較器９におい
て２つのブランチメトリックａ，ｂの大小比較を行い、
その比較結果を判定器１０に入力する。判定器１０は比
較器７と比較器９の各出力の一方を選択するための選択
信号を出力するものであり、比較器７の比較結果が等し
くなければ、比較器７の比較結果を判定器１０の出力と
し、比較器７の比較結果が等しければ、比較器９の比較
結果を判定器１０の出力とする。判定器１０の出力に基
づきマルチプレクサ８において、加算器５出力または加
算器６出力のうち小さい方を出力する。また判定器１０
の出力をパスセレクト信号として出力する。
ついて、ある時点のある状態における生き残りパスの選
択する動作を説明する。加算器５に一方のパスのブラン
チメトリックａおよびそのパスの出発点の状態のパスメ
トリックａを入力し加算する。加算器６においても同様
にもう一方のパスのブランチメトリックｂおよびそのパ
スの出発点の状態のパスメトリックｂを入力し加算す
る。加算器５の出力および加算器６の出力である新たな
パスメトリックは、比較器７に入力し大小比較される。
ここではパスメトリックの小さい方が尤度が高いとし、
比較結果を判定器１０に入力する。一方比較器９におい
て２つのブランチメトリックａ，ｂの大小比較を行い、
その比較結果を判定器１０に入力する。判定器１０は比
較器７と比較器９の各出力の一方を選択するための選択
信号を出力するものであり、比較器７の比較結果が等し
くなければ、比較器７の比較結果を判定器１０の出力と
し、比較器７の比較結果が等しければ、比較器９の比較
結果を判定器１０の出力とする。判定器１０の出力に基
づきマルチプレクサ８において、加算器５出力または加
算器６出力のうち小さい方を出力する。また判定器１０
の出力をパスセレクト信号として出力する。
【００１４】このように本実施例のビタビ復号装置で
は、２つの加算器出力であるパスメトリックが等しい場
合でも、ブランチメトリックの大小比較結果で生き残り
パスを選択することにより、より尤度の高いパスを選択
することができる。
は、２つの加算器出力であるパスメトリックが等しい場
合でも、ブランチメトリックの大小比較結果で生き残り
パスを選択することにより、より尤度の高いパスを選択
することができる。
【００１５】
【発明の効果】本発明は以上の説明より明らかなよう
に、パスメトリックの比較結果に加え、ブランチメトリ
ックの結果を加味してより正確な生き残りパスの選択を
行えるので、誤り訂正の性能を改善できるという利点を
有する。
に、パスメトリックの比較結果に加え、ブランチメトリ
ックの結果を加味してより正確な生き残りパスの選択を
行えるので、誤り訂正の性能を改善できるという利点を
有する。
【図１】本発明の一実施例におけるＡＣＳ回路の構成を
示すブロック図
示すブロック図
【図２】演算装置の動作説明のためのビタビ復号におけ
る畳み込み符号器の状態遷移のパスを示す図
る畳み込み符号器の状態遷移のパスを示す図
【図３】従来のＡＣＳ回路の概略構成を示すブロック図
１ 加算器 ２ 加算器 ３ 比較器 ４ マルチプレクサ ５ 加算器 ６ 加算器 ７ 比較器 ８ マルチプレクサ ９ 比較器 １０ 判定器
Claims (3)
- 【請求項１】 ２つの加算器と、２つの加算器のそれぞ
れの片側入力を大小比較する比較器と、２つの加算器の
それぞれの出力を大小比較する比較器と、前記の２つの
比較器のそれぞれの比較結果をもとに２つの加算器出力
の一方を選択するための選択信号を出力する判定器と、
判定器が出力する選択信号で２つの加算器出力を選択す
るマルチプレクサとを備え、ビタビ復号におけるパスの
選択において２つのブランチメトリックの比較結果と、
ブランチメトリックとパスメトリックを加算して得られ
る新たな２つのパスメトリックの比較結果をもとに、パ
スを選択することを特徴とするビタビ復号装置。 - 【請求項２】 新たな２つのパスメトリックの比較結果
が等しい場合、ブランチメトリックの比較結果で、パス
を選択するようにした請求項１記載のビタビ復号装置。 - 【請求項３】 新たな２つのパスメトリックの差があら
かじめ設定した範囲内である場合、新たな２つのパスメ
トリックの比較結果で、パスを選択するようにした請求
項１記載のビタビ復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10583094A JP3236979B2 (ja) | 1994-05-20 | 1994-05-20 | ビタビ復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10583094A JP3236979B2 (ja) | 1994-05-20 | 1994-05-20 | ビタビ復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321671A true JPH07321671A (ja) | 1995-12-08 |
| JP3236979B2 JP3236979B2 (ja) | 2001-12-10 |
Family
ID=14417976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10583094A Expired - Fee Related JP3236979B2 (ja) | 1994-05-20 | 1994-05-20 | ビタビ復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236979B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044665A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 비터비 복호를 위한 경로 메트릭 축소 방법 및 장치 |
| KR100641770B1 (ko) * | 1997-04-11 | 2006-12-19 | 소니 가부시끼 가이샤 | 정보재생장치및비터비복호방법 |
-
1994
- 1994-05-20 JP JP10583094A patent/JP3236979B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641770B1 (ko) * | 1997-04-11 | 2006-12-19 | 소니 가부시끼 가이샤 | 정보재생장치및비터비복호방법 |
| KR20000044665A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 비터비 복호를 위한 경로 메트릭 축소 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3236979B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061823A (en) | Error correcting/decoding apparatus and error correcting/decoding method | |
| EP0409205B1 (en) | Viterbi decoder | |
| US6148431A (en) | Add compare select circuit and method implementing a viterbi algorithm | |
| JPH10178355A (ja) | 連接符号の誤り訂正復号装置及び復号方法 | |
| JPH1070471A (ja) | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 | |
| EP1650874A1 (en) | Viterbi decoder | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| JP3233847B2 (ja) | ビタビ復号方法及びビタビ復号回路 | |
| KR20070073648A (ko) | 전송 포맷 검출 장치 및 방법 | |
| JP3512176B2 (ja) | ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法 | |
| JPH06334697A (ja) | 誤り検出方法 | |
| KR100387089B1 (ko) | 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더 | |
| JP2004512775A (ja) | 実信号系列の復号方法およびデバイス、信頼性検出ユニットおよびビタビ復号ユニット | |
| JP3236979B2 (ja) | ビタビ復号装置 | |
| JP3497399B2 (ja) | ビタビ復号器 | |
| CN108768412B (zh) | 一种低延时Viterbi译码方法及系统 | |
| EP0807336B1 (en) | Method for forming transition metrics and a receiver of a cellular radio system | |
| JP3203941B2 (ja) | ビタビ復号装置 | |
| JP3906073B2 (ja) | ビタビ復号におけるフル・パス・メトリックを計算する方法 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| JPH11112361A (ja) | データ復号装置及びデータ復号方法 | |
| JP2757476B2 (ja) | ヴィタビ復号器 | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| JP4372298B2 (ja) | ビタビ復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |