KR20000044665A - 비터비 복호를 위한 경로 메트릭 축소 방법 및 장치 - Google Patents

Abstract

본 발명은 비터비 복호를 위한 경로 메트릭 축소 방법에 관한 것이다. 그 방법은 분기 메트릭과 경로 메트릭을 가산한 후, 그 가산 결과중 가장 작은 값을 선택하는 제1단계와, 상기 제1단계에서 선택된 모든 값들이 소정 문턱값보다 큰지를 비교하는 제2단계, 및 상기 제2단계에서 소정 문턱값보다 선택된 모든 값들이 작으면 선택된 모든 값들에서 상기 소정 문턱값을 감산하는 제3단계를 포함하는 것으로 특징으로 한다.

본 발명에 의하면, 하드웨어 구현시 비용을 최소화할 수 있으며, 데이터 손실에 따른 성능 저하를 방지할 수 있다.

Description

비터비 복호를 위한 경로 메트릭 축소 방법 및 장치

본 발명은 비터비 복호(Viterbi decoding)에 관한 것으로, 특히 비터비 복호를 위한 경로 메트릭 축소 방법 및 장치에 관한 것이다.

일반적으로 디지털 통신에서 주로 이용되는 비터비 복호기(Viterbi decoder)에 있어서, 경로 메트릭(path metric)을 구하는 방법으로 주로 축소(rescaling) 방법을 주로 이용한다. 이 축소 방법을 이용하지 않는 경우에는 상당한 하드웨어 비용과 성능 저하를 감수해야 한다.

도 1은 일반적인 비터비 알고리즘을 나타낸 도면이고, 도 2는 도 1의 알고리즘에 따라 구현된 비터비 복호기의 경로 메트릭 연산장치의 구성을 도시한 것이다.

도 2에 있어서, 경로 메트릭 연산셀(ACS1~ACS4)은 해당 분기 메트릭(branch metric)(BM1~BM4)과 해당 경로 메트릭(PM1~PM4)을 가산한 후, 그 가산된 값들을 비교하여 더 작은 경로 메트릭의 선택 출력한다. 이때, 도 1에 도시된 바와 같이, 경로 메트릭 연산셀 ACS1의 출력값은 비터비 복호기의 특성에 따라 '00'과 '01' 둘 중에 하나의 경로에서 나오게 되어 있다. 그런데, 경로 메트릭은 계속해서 새로 입력되어지는 분기 메트릭의 값으로부터 항상 입력을 받으므로 경로 메트릭값은 무한정 커지게 된다. 따라서, 이를 하드웨어로 구현하게 되면 상당한 비용을 감수해야 한다. 따라서, 이를 해결하기 위해서 매 사이클마다 경로 메트릭의 값들을 비교해서 가장 작은 값으로 모든 경로 메트릭값을 축소하면 경로 메트릭의 값이 무한정 커지는 것을 방지할 수 있다.

도 3은 종래의 경로 메트릭의 축소 방법을 적용한 비터비 복호기의 경로 메트릭 연산장치의 구성을 도시한 것이다.

도 3에 도시된 종래의 비터비 복호기의 경로 메트릭 연산 장치는 4개의 경로 메트릭 연산셀들(ACS1~ACS4)과, 이 연산셀들(ACS1~ACS4)로부터 출력되는 경로 메트릭을 비교하여 가장 작은 경로 메트릭값을 찾아내는 비교기(35)와, 이 연산셀들(ACS1~ACS4)로부터 출력되는 경로 메트릭값에서 비교기(39)의 출력값을 감산하는 감산기(31~34)로 구성된다. 이때, 경로 메트릭 연산셀들(ACS1~ACS4)에서 출력되는 각 경로 메트릭을 비교기(35)에 의해서 비교하고, 그 비교 결과에 따라 각 경로 메트릭값에서 가장 작은 경로 메트릭값을 감산기(31~34)를 통해 감산한다. 이러한 방법으로 경로 메트릭값을 축소함에 의해 무한정 커지는 것을 방지할 수 있다. 그런데, 도 3에 도시된 종래의 비터비 복호기의 경로 메트릭 연산 장치는 비교기(35)와 감산기(31~34)를 이용해야 하므로 하드웨어의 구현이 어렵고 상당한 비용을 감수해야 한다. 특히, 도 3에는 4개의 경로 메트릭 연산셀(ACS1~ACS4)이 있으나, 디지털 위성 방송 분야에서는 64개의 경로 메트릭 연산셀이 필요하고, 디지털 텔레비전 방송 분야의 경우에는 128개의 경로 메트릭 연산셀이 필요하다. 따라서, 이러한 분야에 이용하기에는 하드웨어 구현이 어렵고 그 구현 비용이 상당하다. 따라서, 이를 개선하기 위하여 도 4에 도시된 바와 같이, 다른 경로 메트릭 축소 방법을 적용한 비터비 복호기의 경로 메트릭 연산 장치가 이용되고 있다.

도 4는 종래의 다른 경로 메트릭 축소 방법을 적용한 비터비 복호기의 경로 메트릭 연산 장치를 나타낸 도면이다.

도 4에 도시된 종래의 비터비 복호기의 경로 메트릭 연산 장치는 경로 메트릭 연산셀들(ACS1~ACS4)과, 이 연산셀들(ACS1~ACS4)에서 출력되는 경로 메트릭의 최상위 비트들을 논리곱 연산하는 논리곱 게이트(49)와, 그 논리곱 게이트(49)의 출력이 '1'일 때 이 연산셀들(ACS1~ACS4)에서 출력되는 경로 메트릭의 최상위 비트들을 '0'으로 클리어(clear)하는 반감기(45~48)로 구성된다.

도 4에 도시된 종래의 비터비 복호기의 경로 메트릭 연산 장치는 경로 메트릭 연산셀들(ACS1~ACS4)에서 출력되는 모든 경로 메트릭의 최상위 비트들이 '1'일 때, 이 최상위 비트들을 '0'으로 만들어서 도 5에 도시된 바와 같이, 원래의 값에서 반으로 축소하게 된다. 도 5에 있어서, PMi는 i번째 경로 메트릭을, 그리고 PMiT는 i번째 축소된 경로 메트릭을 각각 나타낸다. 모든 경로 메트릭 연산셀들(ACS1~ACS4)에서 출력되는 모든 경로 메트릭값이 최고값에 대해서 중간값 이상일 때, 모든 최상위 비트들을 '0'으로 만들어서 중간값 이하의 값을 가지도록 축소한다. 이러한 방법은 모든 경로 메트릭의 최상위 비트만을 체크한 후, 그 결과에 따라 최상위 비트만을 클리어 시켜 경로 메트릭을 반감하도록 하여 하드웨어 비용을 낮출 수 있으나, 데이터 손실로 인한 성능 저하를 감수해야 한다. 즉, 경로 메트릭의 버스 폭을 도 3에 도시된 것과 동일하게 구성하였을 경우에는 경로 메트릭값을 정해진 버스 폭에 따라 결정되는 최대치로 제한함에 의해서 데이터 손실을 가져온다. 상술한 바와 같이, 종래의 비터비 복호를 위한 경로 메트릭 축소방법은 많은 하드웨어 비용을 부담하거나, 데이터 손실로 인한 성능 저하를 감수해야만 한다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 데이터 손실로 인한 성능 저하를 방지하면서도 하드웨어 구현시 그 비용을 최소화할 수 있는 비터비 복호를 위한 경로 메트릭 축소방법 및 그 구현회로를 제공하는데 그 목적이 있다.

도 1은 일반적인 비터비 알고리즘을 설명하기 위한 도면.

도 2는 종래의 비터비 복호기의 경로 메트릭 연산장치를 설명하기 위한 도면.

도 3은 종래의 다른 비터비 복호기의 경로 메트릭 연산장치를 설명하기 위한 도면.

도 4 및 도 5는 종래의 또 다른 비터비 복호기의 경로 메트릭 연산장치를 설명하기 위한 도면.

도 6은 본 발명의 이해를 돕기 위한 비터비 복호기의 경로 메트릭 연산셀을 도시한 도면.

도 7은 본 발명에 따른 비터비 복호를 위한 경로 메트릭 축소 방법을 설명하기 위한 흐름도.

* 도면의 주요 부분에 대한 설명

ACS1~ACS4 : 경로 메트릭 연산셀 31~34 : 감산기

35 : 비교기 45~48 : 반감기

49 : 논리곱 게이트 61, 62 : 가산기

63 : 비교기 64 : 멀티플렉서

65 : 플립플롭

상기 목적을 달성하기 위한 본 발명에 따른 비터비 복호를 위한 경로 메트릭 축소 방법은 분기 메트릭과 경로 메트릭을 가산한 후, 그 가산 결과중 가장 작은 값을 선택하는 제1단계와, 상기 제1단계에서 선택된 모든 값들이 소정 문턱값보다 큰지를 비교하는 제2단계, 및 상기 제2단계에서 소정 문턱값보다 선택된 모든 값들이 작으면 선택된 모든 값들에서 상기 소정 문턱값을 감산하는 제3단계를 포함하여 이루어진다.

또한 본 발명의 비터비 복호를 위한 경로 메트릭 축소 장치는, 제1분기메트릭과 제1경로 메트릭을 가산하는 제1가산기; 제2분기메트릭과 제2경로 메트릭을 가산하는 제2가산기; 상기 제1 및 제2 가산기의 출력들을 입력하는 비교기; 상기 제1 및 제2 가산기들의 출력을 입력하고 상기 비교기의 출력에 응답하여 멀티플렉싱하는 멀티플레서; 상기 멀티플렉서의 출력을 입력하는 리스케일링부; 및 상기 리스케일링부의 출력을 입력하는 플립플롭부를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

먼저, 본 발명의 이해를 돕기 위해 도 6을 참조하여 일반적인 비터비 복호기의 경로 메트릭 연산셀을 설명하면 다음과 같다.

도 6에 도시된 비터비 복호기의 경로 메트릭 연산셀은 해당 분기 메트릭(BMAi, BMBi)과 해당 경로 메트릭(PMAi, PMBi)을 각각 가산하는 두 개의 가산기(61, 62))와, 그 가산 결과에 대하여 비교하여 가장 작은 값을 선택할 수 있도록 선택 신호를 발생하는 비교기(63)와, 가산 결과값중 선택 신호에 따라 가산 결과값중 가장 작은 값을 선택 출력하는 멀티플렉서(MUX)(64)와, 이 멀티플렉서(64)의 출력을 래치하는 플립플롭(Flip-flop: F/F)(65)으로 구성된다.

도 7은 본 발명에 다른 비터비 복호기의 경로 메트릭 연산 방법을 설명하기 위한 흐름도를 도시한 것이다.

도 6 및 도 7을 참조하여 본 발명에 따른 비터비 복호를 위한 경로 메트릭 축소 방법을 설명하면 다음과 같다.

먼저, 해당 분기 메트릭과 해당 경로 메트릭을 각각 가산한다. 즉, 가산기(61)에 의해 분기 메트릭 BMAi와 경로 메트릭 PMAi를 가산하고, 가산기(62)에 의해 분기 메트릭 BMBi와 경로 메트릭 PMBi를 가산한다(100).

이어서, 가산 결과 SAi가 SBi보다 큰지를 비교기(63)를 통해 비교하고(110) 멀티플렉서(64)에 의해 두 가산 결과중 가장 작은 값을 선택 출력한다(120, 130).

이어서, 상술한 단계(100~130)를 통해서 선택 출력된 모든 경로 메트릭값(PMi)과 문턱값 PMiT와 비교하고(140), 문턱값 PMiT보다 모든 경로 메트릭값(PMi)이 크면 모든 경로 메트릭값에서 문턱값 PMiT 값을 감산한다(150).

이상에서 살펴본 본 발명에 따른 비터비 복호기의 경로 메트릭 연산 방법을 실제 하드웨어로 구현하는데 있어서, 모든 경로 메트릭값과 문턱값 PMiT를 비교하는 단계(140)는 하드웨어 구현시 기존 비교기보다 미리 설정된 문턱값 PMiT을 이용하게 되므로 보통의 가산기로도 가능하므로 하드웨어 비용을 크게 줄일 수 있다. 또한, 모든 경로 메트릭값에서 문턱값 PMiT를 감산하는 단계(150)에 대한 하드웨어 구현시에도 기존 감산기보다 그 회로 면적을 크게 줄일 수 있다. 이는 특정값을 감산하므로 하드웨어적으로 회로 일부분을 생략할 수 있기 때문이다. 이때, 문턱값 PMiT는 경로 메트릭의 버스 폭과 성능간의 관계 분석에 의해 결정된다. 본 발명은 기존에 경로 메트릭을 리스케일링하는 종래의 방법에 비해 적절한 문턱값 PMT의 선택에 의해 데이터 손실을 최소화할 수 있으므로 성능 향상을 기대할 수 있다. 또한, 리스케일링을 위한 회로 블록을 어느 부분에서 행하느냐에 따라 전체적인 임계 경로(critical path)에 결정적인 영향을 미친다. 종래에는 플립플롭(65)의 뒷단에서 리스케일링 동작을 수행함으로써, 임계 경로에 리스케일링 경로가 포함되는 문제가 있었다. 이에 비해 본 발명은 플립플롭(65)의 전단에서 리스케일링 동작을 수행하여 임계 경로가 리스케일링 경로가 존재하지 않는 때와 거의 유사한 값을 가지게 된다. 따라서, 종래에 비해 임계 경로를 줄일 수 있게 되므로 고속의 비터비 복호기 구현이 가능하다. 또한, 약간의 버스 폭의 증가만으로도 데이터 손실에 의한 성능 저하를 방지할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명에 따른 비터비 복호기의 경로 메트릭 연산방법은 종래에 비해 임계 경로를 줄일 수 있으며, 이로 인해 동작 속도를 개선할 수 있다. 또한, 리스케일링시 데이터 손실을 최소화함으로써 성능 향상을 기대할 수 있다. 또한, 리스케일링을 위해 특정 문턱값을 도입함으로써, 연산 절차를 단순화하여 하드웨어 구현시 비용을 절감할 수 있다.

Claims (2)

1. 분기 메트릭과 경로 메트릭을 가산한 후, 그 가산 결과중 가장 작은 값을 선택하는 제1단계;

   상기 제1단계에서 선택된 모든 값들이 소정 문턱값보다 큰지를 비교하는 제2단계; 및

   상기 제2단계에서 소정 문턱값보다 선택된 모든 값들이 작으면 선택된 모든 값들에서 상기 소정 문턱값을 감산하는 제3단계를 포함하는 것을 특징으로 하는 비터비 복호를 위한 경로 메트릭 축소 방법.
2. 제1분기메트릭과 제1경로 메트릭을 가산하는 제1가산기;

   제2분기메트릭과 제2경로 메트릭을 가산하는 제2가산기;

   상기 제1 및 제2 가산기의 출력들을 입력하는 비교기;

   상기 제1 및 제2 가산기들의 출력을 입력하고 상기 비교기의 출력에 응답하여 멀티플렉싱하는 멀티플레서;

   상기 멀티플렉서의 출력을 입력하는 리스케일링부; 및

   상기 리스케일링부의 출력을 입력하는 플립플롭부

   를 포함하여 이루어진 비터비 복호를 위한 경로 메트릭 축소 장치.