KR100442235B1 - 비터비 디코더의 가산-비교-선택(acs) 장치 - Google Patents

비터비 디코더의 가산-비교-선택(acs) 장치 Download PDF

Info

Publication number
KR100442235B1
KR100442235B1 KR1019970007722A KR19970007722A KR100442235B1 KR 100442235 B1 KR100442235 B1 KR 100442235B1 KR 1019970007722 A KR1019970007722 A KR 1019970007722A KR 19970007722 A KR19970007722 A KR 19970007722A KR 100442235 B1 KR100442235 B1 KR 100442235B1
Authority
KR
South Korea
Prior art keywords
output
adder
value
acs
multiplexer
Prior art date
Application number
KR1019970007722A
Other languages
English (en)
Other versions
KR19980072765A (ko
Inventor
이진규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970007722A priority Critical patent/KR100442235B1/ko
Publication of KR19980072765A publication Critical patent/KR19980072765A/ko
Application granted granted Critical
Publication of KR100442235B1 publication Critical patent/KR100442235B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H03M13/3753Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding using iteration stopping criteria

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

비터비 디코더에서 새 브렌치 메트릭 값과 누적된 저장 메트릭 값을 각 천이마다 가산한 후 각 상태별로 비교하여 최소의 메트릭 값을 갖는 생존 메트릭 값과 생존 패스를 출력하는 가산-비교-선택(ACS) 장치에 관한 것으로서, 특히 여분의 1 비트를 이용하여 각 가산기에서 발생된 캐리가 '1'이 되면 즉, 상태 메트릭 값이 63을 넘어가면 그 상태의 메트릭 값을 63으로 셋팅하여 가장 작은 상태 메트릭 값이 32 가 될때까지 ACS를 수행하다가 가장 작은 상태 메트릭 값이 32 이상이 되면 재정규화 신호를 발생시켜 각 상태 메트릭 값에서 32를 빼주도록 함으로써, 현재 상태 메트릭 값들 중 가장 작은 메트릭 값과 가장 큰 메트릭 값과의 차이가 커 발생하는 오버플로우를 방지할 수 있다.

Description

비터비 디코더의 가산-비교-선택(ACS) 장치
본 발명은 비터비 디코더(Viterbi Decoder)에 관한 것으로서, 특히 유클리디언(Euclidean) 거리값과 누적된 저장 메트릭 값을 각 천이마다 가산한 후 각 상태별로 비교하여 최소의 메트릭 값을 갖는 생존 메트릭 값과 생존 패스를 출력하는 비터비 디코더의 가산-비교-선택(Add-Compare-Select ; ACS) 장치에 관한 것이다.
통상, 콘볼루션 엔코더(Convolution Encoder)의 현재 콘볼루션 엔코딩된 데이타는 이전의 콘볼루션 엔코딩된 데이타에 의존하므로 콘볼루션 엔코더를 통해 콘볼루션 엔코딩되어 출력되는 데이타가 모두 콘볼루션 엔코더의 출력값이 되는 것이 아니고, 이전의 입력값(이를 상태(State)라 한다)에 따라 제한된 파형만을 출력하게 된다.
따라서, 비터비 디코더는 수신부에서 수신되는 수신 파형을 관찰하여 가장 가능성있는 입력값을 추정하는 것이다.
이를 위해, ACS 장치는 유클리디언 거리값이 출력되면 각 상태마다 이전에 누적되어온 거리 값을 더하여 현재 거리값인 브렌치 메트릭 값을 계산한다.
그리고, 각 상태마다 2개의 패스가 만나므로 각 상태마다 2개의 패스의 현재의 거리값을 계산하며, 계산된 현재 거리값을 비교하여 그중 작은 값을 갖는 패스만을 생존 패스로 선택한다.
도 1은 64개의 ACS 요소로 되어 있는 ACS 장치의 각 ACS 요소의 종래 구성 블럭도로서, 미국공개특허 5,349,608에 개시되어 있다.
도 1을 보면, 멀티플렉서(10)는 재정규화(RENORM) 신호에 따라 누적된 이전 메트릭값(cm0x)과 감산된 메트릭 값(cm0x-32)을 선택 출력하고, 멀티플렉서(12)는 RENORM 신호에 따라 누적된 이전 메트릭값(cm1x)과 감산된 메트릭 값(cm1x-32)을선택 출력한다.
상기 멀티플렉서(10,12)에서 선택 출력되는 이전 메트릭 값은 각각의 레지스터(13,14)를 통해 각각의 가산기(16,18)로 출력된다.
상기 가산기(16)는 레지스터(13)를 통해 출력되는 누적된 이전 메트릭 값과 새 브렌치 메트릭 값(br0x)를 더하고, 가산기(18)는 레지스터(14)를 통해 출력되는 누적된 이전 메트릭 값과 새 브렌치 메트릭 값(br1x)를 더하여 비교기(20)로 출력한다.
상기 비교기(20)는 상기 가산기(16,18)에서 각각 가산되어 출력되는 두 값을 비교하여 하이 또는 로우 신호를 멀티플렉서(22)로 출력한다.
상기 멀티플렉서(22)는 상기 비교기(20)의 출력에 따라 즉, 가산기(16)의 출력이 가산기(18)의 출력보다 작으면 가산기(16)의 출력을 생존 메트릭 값(cmx0)으로 선택 출력하고, 가산기(16)의 출력이 가산기(18)의 출력보다 크면 가산기(18)의 출력을 생존 메트릭 값(cmx0)으로 선택 출력한다.
이때, cmx0는 현재 상태 메트릭 값으로서, 브렌치 메트릭이 더해지는 모양이 되어 계속 그 값이 증가한다.
따라서, 오버플로우(overflow)를 줄이려고 재정규화(Renormalization)을 도 2에서와 같이 앤드 게이트(52)를 이용하여 수행한다.
즉, 총 64개의 상태 메트릭의 누적된 값이 모두 32 이상 즉, 6비트로 할당된 각 상태의 저장 값들의 최상위 비트(MSB)가 1이 되면 앤드 게이트(52)는 재정규화(RENORM) 신호를 발생한다.
따라서, 상기 RENORM 신호가 발생되면 도 1의 멀티플렉서(10,12)는 각각 감산된 메트릭 값 즉, 각 누적된 이전 상태 값에서 32를 뺀 값 cm0x-32와 cm1x-32를 선택 출력한다.
이와같은 방식으로 하여 상태 메트릭의 누적된 값들이 오버플로우가 생기지 않도록 한다.
그러나, 상기된 종래의 ACS 장치는 상태 메트릭이 64개라고 가정하고, cm1은 계속 증가해서 63이 되었는데 cm2는 아직 15라고 가정하면, cm1은 63을 넘게되면 다시 0으로 오버플로우된다.
따라서, cm1보다는 cm2가 더 작은 값으로 생존 메트릭 값이 되어야 하는데, cm1이 0으로 오버플로우되면서 cm1이 생존 메트릭 값으로 선택된다.
즉, 더 안정된 cm2 채널이 더 에러가 있는 채널로 인식되는 오류가 발생하게 된다.
예컨대, 가장 작은 상태 메트릭 값과 가장 큰 상태 메트릭 값의 차가 32를 넘으면 오버플로우가 발생하여 더 안정된 채널을 에러가 있는 채널로 인식하게 된다.
이는 비터비 디코더의 수행에 막대한 지장을 초래하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 여분의 1 비트를 이용하여 각 가산기에서 발생된 캐리가 '1'이 되면 그 상태의 메트릭 값을 63으로 셋팅하여 ACS를 수행하도록 하며, 가장 작은 상태 메트릭 값이32 이상이 된 경우 각 상태에서 32를 빼주도록 함으로써, 가장 작은 상태 메트릭 값과 가장 큰 메트릭 값과의 차이가 커 발생하는 오버플로우를 방지하는 비터비 디코더의 ACS 장치를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 비터비 디코더의 ACS 장치의 특징은, 콘볼루션 엔코딩되어 전송된 데이타를 디코딩하는 비터비 디코더에서 ACS 장치는 복수개의 ACS 유닛과, 복수개의 ACS 유닛에서 출력되는 각 상태의 최소 메트릭 저장값들의 최상위 비트가 모두 1이 되면 재정규화 신호를 출력하는 재정규화 신호 발생부로 구성되며, 각 ACS 유닛은 상측에서 인가되는 새 브렌치 메트릭 값과 상측의 누적된 이전 메트릭 값을 가산하여 캐리와 합을 출력하는 제 1 가산기와, 하측에서 인가되는 새 브렌치 메트릭 값과 하측의 누적된 이전 메트릭 값을 가산하여 캐리와 합을 출력하는 제 2 가산기와, 상기 제 1, 제 2 가산기의 캐리 출력을 논리곱하는 로직부와, 상기 제 1, 제 2 가산기의 출력 크기를 비교하는 비교기와, 상기 재정규화 신호에 따라 상기 제 1 가산기의 합 출력과 제 1 가산기의 합 출력에서 소정 값을 뺀 값을 선택 출력하는 제 1 멀티플렉서와, 상기 재정규화 신호에 따라 상기 제 2 가산기 합 출력과 제 2 가산기의 합 출력에서 소정 값을 뺀 값을 선택 출력하는 제 2 멀티플렉서와, 상기 비교기의 출력에 따라 상기 제 1, 제 2 멀티플렉서의 출력 중 하나를 선택하여 각 상태별 최소 메트릭 값을 출력하는 제 3 멀티플렉서와, 상기 로직부의 출력에 따라 상기 제 3 멀티플렉서의 출력 또는 상수로 설정된 최고 스케일 팩터(Scale Factor)를 선택 출력하는 제 4 멀티플렉서를 포함하여 구성되는데 있다.
도 1은 종래의 비터비 디코더의 각 가산-비교-선택(ACS) 장치의 구성 블럭도
도 2는 도 1에 재정규화 신호를 출력하는 회로도
도 3은 본 발명에 따른 비터비 디코더의 가산-비교-선택(ACS) 장치의 전체 구성 블럭도
도 4는 도 3의 각 가산-비교-선택(ACS) 장치의 구성 블럭도
도 5는 2개의 스테이지에 대해서 63 상태 트렐리스 다이어그램의 일부를 도시한 도면
도면의 주요 부분에 대한 부호의 설명
40,50 : ACS 유닛 41,42,51,52 : 가산기
43,53 : 앤드 게이트 44,54 : 비교기
45,46,47,48,55,56,57,58 : 멀티플렉서
49,59 : 플립플롭 RENORM : 재정규화 신호
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 ACS 장치의 전체 구성 블럭도이며, 누적되는 각 상태 메트릭 값을 저장하는 메모리가 6비트로 할당된 경우로서, 32개의 ACS 요소 (ACS_CORE0∼ACS_CORE31)로 된 ACS부와 상기 각 ACS 요소(ACS_CORE0∼ACS_CORE31)에서 출력되는 각 상태 메트릭 값(state0_metric ∼ state63_metric)의 최상위 비트를 논리 조합하여 재정규화(RENORM) 신호를 출력하는 앤드 게이트로 구성된다.
상기 각 ACS 요소는 다시 2개의 ACS 유닛으로 나뉘며, 2개의 현재 상태 메트릭 값 즉, i번째(i는 0부터 짝수로 증가함.) 상태의 생존 메트릭 값과 i+1번째 상태의 생존 메트릭 값이 출력된다.
도 4는 각 ACS 요소의 상세 블럭도로서, i번째 상태의 생존 메트릭 값을 출력하는 ACS 유닛(40)과 i+1번째 상태의 생존 메트릭 값을 출력하는 ACS 유닛(50)으로 이루어진다.
상기 ACS 유닛(40)은, 상측에서 인가되는 새 브렌치 메트릭 값(ED_Sum00)과 누적된 이전 메트릭 값(state0_metric)을 가산하여 캐리와 합을 출력하는 가산기 (41), 하측에서 인가되는 새 브렌치 메트릭 값(ED_Sum11)과 누적된 이전 메트릭 값 (state32_metric)을 가산하여 캐리와 합을 출력하는 가산기(42), 상기 가산기 (41,42)의 캐리를 논리 조합하는 앤드 게이트(43), 상기 가산기(41,42)의 출력의 크기를 비교하는 비교기(44), 재정규화(RENORM) 신호에 따라 상기 가산기(41)의 출력(temp0_00)과 가산기(41)의 출력(temp0_00)에서 32를 뺀 값(temp0_00-32)을 선택출력하는 멀티플렉서(45), 재정규화(RENORM) 신호에 따라 상기 가산기(42)의 출력 (temp32_11)과 가산기(42)의 출력(temp32_11)에서 32를 뺀 값(temp32_11-32)을 선택 출력하는 멀티플렉서(46), 상기 비교기(44)의 출력에 따라 상기 멀티플렉서 (45,46)의 출력 중 하나를 선택 출력하는 멀티플렉서(47), 상기 앤드 게이트(43)의 출력에 따라 상기 멀티플렉서(47)의 출력 또는 '111111'을 선택 출력하는 멀티플렉서(48), 및 상기 멀티플렉서(48)의 출력을 일시 저장하여 현재 상태의 생존 메트릭 값(state0_metric)으로 출력하는 플립플롭(49)으로 구성된다.
상기 ACS 유닛(50)은 상기 ACS 유닛(40)과 구성이 동일하고, 단지 i+1번째 상태의 생존 메트릭 값(state1_metric)을 출력한다.
여기서, 브렌치 메트릭 값(ED_Sum00,ED_Sum01,ED_Sum10,ED_Sum11)은 ACS 전 단계에서 수행되어 출력되는 값으로서, 유클리디언 거리값과 각 기준 값과의 차이 값 즉, 에러 값이다.
도 5는 63 상태 트렐리스 다이어그램의 일부를 도시한 것으로서, 2개의 스테이지에 대해서만 나타낸 것이다.
이때, 각 상태에서 만나는 2개의 패스는 0과 1의 데이타 값을 갖으며, 각 상태에서 만나는 2개의 패스중 1패스를 선택하고 나머지 1패스를 소거하여 생존 패스와 생존 메트릭 값을 결정한다.
여기서는, 각 상태에서 상측에서 인가되는 패스를 0, 하측에서 인가되는 패스를 1이라 가정한다.
이와같이 구성된 본 발명은 s0 상태로 인가되는 2패스중 1패스를 선택하는과정을 예로 들어 설명한다.
즉, 도 5에서와 같이 1 구간의 s0 상태에서는 0 구간의 s0 상태 패스와 s32 상태 패스가 만난다.
그러므로, 가산기(41)는 0구간의 s0 상태에서 인가되는 브렌치 메트릭 값 (ED_Sum00)과 s0 상태의 누적된 이전 메트릭 값(state0_metric)을 더하고, 가산기 (42)는 0구간의 s32 상태에서 인가되는 브렌치 메트릭 값(ED_Sum11)과 s32 상태의 누적된 이전 메트릭 값(state32_metric)을 더한다.
이때, 상기 가산기(41,42)의 각 출력은 7비트가 할당되며, 최상위 비트는 가산기(41,42)에서 발생하는 캐리 비트가 된다.
여기서, 상기 각 가산기(41,42)는 출력이 63을 넘어가면 캐리를 발생하여 최상위 비트를 통해 출력한다.
상기 가산기(41,42)에서 출력되는 최상위 비트 즉, 캐리는 앤드 게이트(43)에서 논리 조합되어 멀티플렉서(48)로 출력된다.
그리고, 상기 가산기(41,42)에서 출력되는 1비트의 캐리와 6비트의 가산 결과는 비교기(44)로 출력된다.
상기 비교기(44)는 캐리를 포함한 가산기(41)의 전체 출력이 가산기(42)의 전체 출력보다 크면 '0'를 출력하고, 작으면 '1'을 멀티플렉서(47)로 출력한다.
한편, 멀티플렉서(45)는 재정규화(RENORM) 신호에 따라 캐리 비트를 제외한 상기 가산기(41)의 출력(temp0_00)과 가산기(41)의 출력(temp0_00)에서 32를 뺀 값 (temp0_00-32)을 멀티플렉서(47)로 선택 출력하고, 멀티플렉서(46)는 재정규화(RENORM) 신호에 따라 캐리 비트를 제외한 상기 가산기(42)의 출력(temp32_11)과 가산기(42)의 출력(temp32_11)에서 32를 뺀 값(temp32_11-32)을 멀티플렉서(47)로 선택 출력한다.
상기 멀티플렉서(47)는 상기 비교기(44)의 출력이 '1'이면 멀티플렉서(45)의 출력을 선택하고, '0'이면 멀티플렉서(46)의 출력을 선택하여 멀티플렉서(47)로 출력한다.
상기 멀티플렉서(48)는 앤드 게이트(43)의 출력이 '0'이면 즉, 가산기 (41,42)에서 모두 캐리가 발생하지 않았거나 가산기(41) 또는 가산기(42)중 하나에서만 캐리가 발생하였다면 상기 멀티플렉서(47)의 출력을 선택하고, 앤드 게이트 (43)의 출력이 '1'이면 즉, 가산기(41,42)에서 모두 캐리가 발생하였다면 '111111'을 선택하여 플립플롭(49)으로 출력한다.
상기 플립플롭(49)은 상기 멀티플렉서(48)의 출력을 1 구간의 s0 상태의 최소 메트릭 값(state0_metric)으로 출력한다.
이와같이 각 가산기(41,42)에서 발생한 캐리출력이 '1'이 되면 그 상태의 메트릭 값을 '111111' 즉, 정수 63으로 셋팅한다.
그리고, 계속 ACS를 진행하다가 가장 적은 상태 메트릭 값이 32, 즉 모든 상태의 메트릭 값이 32 이상이 되면 재정규화(RENORM) 신호를 발생한다.
즉, 가장 적은 상태 메트릭 값이 32가 되지 않은 상태에서 다른 상태 메트릭 값이 63이 넘으면 0으로 오버플로우시키지 않고 가장 적은 상태 메트릭 값이 32가 될 때까지 '111111'을 유지하고 있다가 가장 적은 상태 메트릭 값이 32가 되면 즉,총 64개의 상태 메트릭의 누적된 값이 모두 32 이상 즉, 6비트로 할당된 각 상태의 저장 값들의 최상위 비트가 1이 되면 도 3의 앤드 게이트는 재정규화(RENORM) 신호를 발생한다.
따라서, 상기 재정규화(RENORM) 신호가 발생되면 멀티플렉서(45,46)는 각각 감산된 메트릭 값 즉, 각 상태 값에서 32를 뺀 값 temp0_00-32와 temp32_11-32를 선택 출력한다.
이와같은 방식으로 하면 현재의 상태 메트릭 값들의 가장 큰 값과 가장 작은 값의 차이가 32이상이 되어도 오버플로우가 발생하지 않게된다.
이상에서와 같이 본 발명에 따른 비터비 디코더의 ACS 장치에 의하면, 여분의 1 비트를 이용하여 각 가산기에서 발생된 캐리가 '1'이 되면 즉, 상태 메트릭 값이 63을 넘어가면 그 상태의 메트릭 값을 63으로 셋팅하여 가장 작은 상태 메트릭 값이 32 가 될때까지 ACS를 수행하다가 가장 작은 상태 메트릭 값이 32 이상이 되면 재정규화 신호를 발생시켜 각 상태 메트릭 값에서 32를 빼주도록 함으로써, 현재 상태 메트릭 값들 중 가장 작은 메트릭 값과 가장 큰 메트릭 값과의 차이가 커 발생하는 오버플로우를 방지할 수 있다.

Claims (2)

  1. 콘볼루션 엔코딩되어 전송된 데이타를 디코딩하는 비터비 디코더에서 가산-비교-선택(ACS) 장치는 복수개의 ACS 유닛과; 복수개의 ACS 유닛에서 출력되는 각 상태의 최소 메트릭 값들의 최상위 비트가 모두 1이 되면 재정규화 신호를 출력하는 재정규화 신호 발생부로 구성되며, 각 ACS 유닛은
    상측에서 인가되는 새 브렌치 메트릭 값과 상측의 누적된 이전 메트릭 값을 가산하여 캐리와 합을 출력하는 제 1 가산기와,
    하측에서 인가되는 새 브렌치 메트릭 값과 하측의 누적된 이전 메트릭 값을 가산하여 캐리와 합을 출력하는 제 2 가산기와,
    상기 제 1, 제 2 가산기의 캐리 출력을 논리곱하는 로직부와,
    상기 제 1, 제 2 가산기의 출력 크기를 비교하는 비교기와,
    상기 재정규화 신호에 따라 상기 제 1 가산기의 합 출력과 제 1 가산기의 합 출력에서 소정 값을 뺀 값을 선택 출력하는 제 1 멀티플렉서와,
    상기 재정규화 신호에 따라 상기 제 2 가산기 합 출력과 제 2 가산기의 합 출력에서 소정 값을 뺀 값을 선택 출력하는 제 2 멀티플렉서와,
    상기 비교기의 출력에 따라 상기 제 1, 제 2 멀티플렉서의 출력 중 하나를 선택하여 각 상태별 최소 메트릭 값을 출력하는 제 3 멀티플렉서와,
    상기 로직부의 출력에 따라 상기 제 3 멀티플렉서의 출력 또는 상수로 설정된 최고 스케일 팩터를 선택 출력하는 제 4 멀티플렉서를 포함하여 구성됨을 특징으로 하는 비터비 디코더의 가산-비교-선택 장치.
  2. 제 1 항에 있어서, 상기 각 ACS 유닛은 6비트로 된 누적된 패스 메트릭 값을 갖으며, 최고 스케일 팩터는 정수 63임을 특징으로 하는 비터비 디코더의 가산-비교-선택 장치.
KR1019970007722A 1997-03-07 1997-03-07 비터비 디코더의 가산-비교-선택(acs) 장치 KR100442235B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970007722A KR100442235B1 (ko) 1997-03-07 1997-03-07 비터비 디코더의 가산-비교-선택(acs) 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007722A KR100442235B1 (ko) 1997-03-07 1997-03-07 비터비 디코더의 가산-비교-선택(acs) 장치

Publications (2)

Publication Number Publication Date
KR19980072765A KR19980072765A (ko) 1998-11-05
KR100442235B1 true KR100442235B1 (ko) 2004-10-22

Family

ID=37357577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007722A KR100442235B1 (ko) 1997-03-07 1997-03-07 비터비 디코더의 가산-비교-선택(acs) 장치

Country Status (1)

Country Link
KR (1) KR100442235B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437818B1 (ko) * 1998-03-05 2004-07-16 주식회사 하이닉스반도체 디코더의acs회로
KR20000044665A (ko) * 1998-12-30 2000-07-15 김영환 비터비 복호를 위한 경로 메트릭 축소 방법 및 장치
KR20020072628A (ko) * 2001-03-12 2002-09-18 학교법인 인하학원 고속 연판정 출력 비터비 복호기를 위한 경로 메트릭정규화 방법 및 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349608A (en) * 1993-03-29 1994-09-20 Stanford Telecommunications, Inc. Viterbi ACS unit with renormalization
US5418795A (en) * 1991-09-13 1995-05-23 Sony Corporation Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation
KR950030657A (ko) * 1994-04-12 1995-11-24 이헌조 에이치디티브이(hdtv)용 비터비 디코더
JPH0964756A (ja) * 1995-08-25 1997-03-07 Sharp Corp ビタビ復号回路
KR19980039924A (ko) * 1996-11-28 1998-08-17 김광호 비터비 디코더

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418795A (en) * 1991-09-13 1995-05-23 Sony Corporation Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation
US5349608A (en) * 1993-03-29 1994-09-20 Stanford Telecommunications, Inc. Viterbi ACS unit with renormalization
KR950030657A (ko) * 1994-04-12 1995-11-24 이헌조 에이치디티브이(hdtv)용 비터비 디코더
JPH0964756A (ja) * 1995-08-25 1997-03-07 Sharp Corp ビタビ復号回路
KR19980039924A (ko) * 1996-11-28 1998-08-17 김광호 비터비 디코더

Also Published As

Publication number Publication date
KR19980072765A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
EP0846376B1 (en) Method for metric determination in a communication system
US5349608A (en) Viterbi ACS unit with renormalization
KR100195745B1 (ko) 비터비 복호화기의 가산 비교 선택 장치
KR100580160B1 (ko) 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
US5881075A (en) Viterbi decoder
JP5265083B2 (ja) 複数ステップ・トレリスを使用するソフト出力ビタビ検出の方法および装置
EP1135877A4 (en) COMPONENT DECODER AND ASSOCIATED METHOD IN A MOBILE COMMUNICATION SYSTEM
US6070263A (en) Circuit for use in a Viterbi decoder
KR100442235B1 (ko) 비터비 디코더의 가산-비교-선택(acs) 장치
JP3259725B2 (ja) ビタビ復号装置
KR100276814B1 (ko) 이동통신시스템에서 구성복호기의 상태값 정규화 장치 및방법
US7594162B2 (en) Viterbi pretraceback for partial cascade processing
JP2010206570A (ja) 復号装置、復号方法
KR0180303B1 (ko) 비터비 디코더의 정규화 방법 및 장치
KR100256270B1 (ko) 최소의 변이 상태값을 이용한 비터비 복호기 및복호 방법
KR101134806B1 (ko) 부호 복호 방법
US7020831B2 (en) Pipelined add-compare-select circuits and methods, and applications thereof
KR100490815B1 (ko) 비터비 복호기
KR0169777B1 (ko) 고속 비터비 복호기의 구현을 위한 정규화 방법 및 장치
KR0169680B1 (ko) 비터비 복호기
Boutillon et al. Trace back techniques adapted to the surviving memory management in the m algorithm
KR100237491B1 (ko) 트렐리스 디코더의 가산 비교 선택 장치
KR100612648B1 (ko) Ctc 복호화 장치 및 방법
KR20020072628A (ko) 고속 연판정 출력 비터비 복호기를 위한 경로 메트릭정규화 방법 및 장치
JPH0697843A (ja) ビタビ復号回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee