KR0180303B1 - 비터비 디코더의 정규화 방법 및 장치 - Google Patents

비터비 디코더의 정규화 방법 및 장치 Download PDF

Info

Publication number
KR0180303B1
KR0180303B1 KR1019950061328A KR19950061328A KR0180303B1 KR 0180303 B1 KR0180303 B1 KR 0180303B1 KR 1019950061328 A KR1019950061328 A KR 1019950061328A KR 19950061328 A KR19950061328 A KR 19950061328A KR 0180303 B1 KR0180303 B1 KR 0180303B1
Authority
KR
South Korea
Prior art keywords
value
path
path metric
metric
metric value
Prior art date
Application number
KR1019950061328A
Other languages
English (en)
Other versions
KR970055630A (ko
Inventor
조규택
김백현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950061328A priority Critical patent/KR0180303B1/ko
Publication of KR970055630A publication Critical patent/KR970055630A/ko
Application granted granted Critical
Publication of KR0180303B1 publication Critical patent/KR0180303B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • H03M13/6505Memory efficient implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 비터비 디코더 및 그 장치의 정규화 방법을 공개한다. 그 장치는 수신되는 신호와 전송 신호의 오차 정도를 나타내는 브랜치 메트릭 값을 계산하는 브랜치 메트릭, 상기 브랜치 메트릭 계산수단므로부터 출력되는 브랜치 메트릭 값과 이전 상태의 경로 메트릭 값을 가산하고 상기 계산된 경로 메트릭값중 작은 값을 경로 메트릭 값으로 선택하는 가산 비교 선택수단, 상기 가산 비교 선택 수단에 의해서 선택된 경로 메트릭 값중 최대값을 선택하는 선택수단, 상기 최대값이 소정값이상인지를 비교하여 상기 최대값이 소정값미만이면 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭 값을 상기 이전 상태의 경로 메트릭 값으로 출력하기 위한 비교수단, 상기 최대값이 소정값이상이면 상기 선택된 경로 메트릭 값을 소정수로 제산하여 상기 이전 상태의 경로 메트릭 값으로 출력하기 위한 제산수단, 및 상기 비교수단 및 제산수단으로부터 출력되는 이전 상태의 경로 메트릭 값에 해당하는 잔존 경로를 저장하는 잔존 메모리로 구성되어 있다. 따라서, 항상 경로 메트릭값을 소정의 기준값 이하로 유지함으로써 한정된 메모리의 활용도를 높이고, 에러가 발생할 확률을 줄일 수 있다.

Description

비터비 디코더 및 그 장치의 정규화 방법
본 발명은 비터비 디코더에 관한 것으로, 특히 경로 메트릭을 계산할 때마다 정규화하지 않으므로 에러 발생 확률을 줄일 수 있는 비터비 비코더 및 그 장치의 정규화 방법에 관한 것이다.
일반적으로, 비터비 디코더(VITERBI DECODER)는 브랜치 메트릭부(BRANCH METRIC UNIT:BMU)와 가산 비교 선택부(ADD-COMPARE-SELECT UNIT:ACS) 및 잔존 메모리부(SURVIVOR MEMORY UNIT:SMU)로 구성된다. 일반적인 비터비 복호기와 구성을 설 명하기 위한 블록도를 나타낸 제1도을 참조로하여 각 부분의 역할를 설명하면 다음과 같다 .
브랜치 메트릭부(BMU)(100)는 입력된 신호와- 롬(ROM; READ ONLY MEMORY)에 저장된 데이터를 비교하여 입력된 신호의 오차정도를 측정할 수 있는 브랜치 메트릭(BRANCH METRIC)을 계산한다.
가산 비교 선택부(ACS)(102)는 계산된 브랜치 메트릭을 이용하여 경로 메트릭(PATH METRIC)을 계산하고, 이 값을 비교하여 가장 작은 값을 가지는 잔존 경로(SURVIVOR METRIC)를 선택한다.
잔존 메모리부(SMU)(106)는 선택된 잔존 경로를 저장하고 역추적(TRACE-BACK) 방법을 이용하여 원래의 신호를 복원한다.
비터비 복호기에서 경로 메트릭은 브랜치 메트릭과 이전 상태의 경로 메트릭을 더하여 구하므로 경로 메트릭이 무한히 증가하게 된다. 그런데, 경로 메트릭을 기억하는 메모리의 크기는 유한이므로 경로 메트릭의 크기를 제한하는 정규화부(104)가 필요하다.
종래의 정규화 방법은 선택된 경로 메트릭중에서 가장 큰 값을 찾아 경로 메트릭을 계산할 때마다 그 값만큼을 모든 경로 메트릭에서 빼는 것이다.
그러나, 상기 종래의 정규화 방법에서는 새로운 경로 메트릭을 계산할 때마다 경로 메트릭 값 중에서 최대값은 0으로 유지되지만 최소값은 계속 작아지게 된다. 경로 메트릭을 저장하는 메모리의 크기는 유한하므로 경로 메트릭의 값을 메모리가 기억할 수 있는 크기 이하로 유지하는 것이 필요하기 때문에 경로 ,매트릭을 계산할 때마다 정규화해야 하는데 이렇게 되면 비트 에러율(BIT ERROR PATE: BER)이 증가하여 정확한 디코딩이 이루어질 확률이 줄어드는 문제점이 있다.
즉, 경로 메트릭의 계산 횟수가 증가할수록 경로간의 크기 차이가 점점 커져서 역추적(TRACE-BACK)시 노이즈로 인한 돌발에러(BUJRST ERROR)가 발생하여도 특정경로에서 벗어날 확률이 적어지게 되는데, 상기 종래의 경우처럼 경로 메트릭을 계산할 때마다 정규화하게 되면 경로 메트릭 간의 크기차가 작아지므로 돌발에러가 발생했을 경우에 경로가 바뀌어 잘못 선택된 경로를 디로딩학 확률이 커지게 되기 때문에 효과적인 방법이라 할 수 없다.
본 발명의 목적은 경로 메트릭 값을 소정의 기준값이하로 유지함으로써 한정된 메모리의 활용에 유리할 뿐 만 아니라, 경로 메트릭을 계산할 때마다 정규화하지 않으므로 에러가 발생할 확률을 줄이는 비터비 디코더를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성차기 위한 비터비 디코더의 정규화 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 비터비 디코더는 수신되는 신호와 전송 신호의 오차 정도를 나타내는 브랜치 메트릭 간을 계산하는 브랜치 메트릭 계산수단, 상기 브랜치 메트릭 계산수단으로부터 출력되는 브랜치 메트릭 값과 이전 상태의 경로 메트릭 값을 가산하고 상기 계산된 경로 메트릭값중 작은 값을 경로 메트릭 값으로 선택하는 가산 비교 선택수단, 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭 값중 최대값을 선택하는 선택수단, 상기 최대값이 소정값이상인지를 비교하여 상기 최대값이 소정값미만이면 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭 값을 상기 이전 상태의 곁로 메트릭 값으로 출력하기 위한 비교수단, 상기 최대값이 소정값이상이면 상기 선택된 경로 매트릭 값을 소정수로 제산하여 상기 이전 상태의 경로 메트릭 값으로 출력하기 위한 제산수단. 및 상기 비교수단 및 제산수단으로부터 출력되는 이전 상태의 경로 메트릭 값에 해당하는 잔존 경로를 저장하는 잔존 메모리를 구비한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 비티비 디코더의 정규화 방법은 수신되는 신호와 전송 신호의 오차 정도를 나타내는 브랜치 메트릭 값을 계산하는 브랜치 메트릭 계산수단, 상기 브랜치 메트릭 계산수단으로부터 출력되는 브랜치 메트릭 값과 이전 상태의 경로 메트릭 값을 가산하고 상기 계산된 경로 메트릭값중 작은 값을 경로 메트릭 값으로 선택하는 가산 비교 선택수단, 및 상기 이전 상태의 경로 메트릭 값에 해당하는 잔존 경로를 저장하는 잔존 메모리를 구비한 비터비 디코더의 정규화 방법에 있어서, 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭 값중 최대값을 선택하는 선택단계, 상기 최대값이 소전값이상인지를 비교하여 상기 최대값이 소정값미만이면 상기 경로 메트릭 값을 상기 이전 상태의 경로 메트릭값으로 출력하기 위한 비교단계, 및 상기 최대값이 소정값이상이면 상기 선택된 경로 메트릭 값을 소정수로 제산하여 상기 이전 상태의 경로 메트릭 값으로 출력하는 제산단계를 구비한 것을 특징으로 한다.
제1도는 일반적인 비터비 복호기의 구성을 설명하기 위한 블록도를 나타내는 것이다.
제2도는 전이횟수에 따른 진존경로(SURVIVOR PATH)의 일반적인 모양을 나타내는 것이다.
제3도는 본발명의 비터비 디코더의 정규화 방법 및 장치를 설명하기 위한 정규화부의 블록도를 나타내는 것이다.
첨부된 도면을 참고로 하여 본 발명인 비터비 디코더 및 그 장치의 정규화 방법을 설명하면 다음과 같다.
제1도는 일반적인 비터비 복호기의 구성을 설명하기 위한 블럭도를 나타내는 것으로, 브랜치 메트릭부(100), 가산비교 선택부(102), 정규화부(104) 및 잔존 메모리부(106)로 구성되어 있으며 각 구성에 따른 복호화 과정을 설명하면 다음과 같다.
브랜치 메트릭부(100)에서는 엔코더에서 부호화피어 디코더로 입력된 정보와 이미 롬 메모리에 저장된 모든 엔코더 출력코드를 비교하며 오차의 정도를 나타내는 브랜치 메트릭 값을 출력한다. 즉, 브랜치 메트릭부(100)는 수신 신호와 전송신호와의 오차 정도를 나타내는 브랜치 메트릭 값을 발생한다. L개의 역추적층은
각각 소정수의 상태를 가진다.
가산비교 선택부(102)는 브랜치 메트릭부(100)로부터 계산되는 출력되는 브랜치 메트릭을 입력으로 하여 경로 메트릭 값을 계산한다 현재의 경로 메트릭은 이전 상태의 경로 메트릭 값과 브랜치 메트릭 값을 더하여 발생 된다. 즉, 가산비교 선택부(102)는 입력되는 브랜치 메트릭 값과 이진 상태의 경로 메트릭 값을 가산하여 계산된 경로 메트릭 값중 작은 값을 경로 메트릭 값으로 선택한다.
잔존 메모리부(106)는 계산된 경로 메트릭 값은 한 개의 상태에서 두 개씩 존재하게 되는데, 두 개의 경로 메트릭 값의 크기를 비교하여 작은 경로 메트릭 값을 잔존 경로로 저장한다. 즉, 잔존 메모리부(106)는 L개의 역추적층 각 상태에 대하여 가산비교 선택부에 의해서 선택된 경로 메트릭 값중 가장 작은 경로 메트릭값에 해당하는 잔존 경로를 저장한다.
제2도는 전이횟수에 따른 잔존 경로(SURVIVOR PATH)의 일반적인 모양을 나타내는 것으로 역추적층의 크기에 따른 잔존 경로에 대하여 설명하면 다음과 같다.
역추적층이 일정 크기 이상이면 역추적할 때 경로가 여러개의 경로에서 하나의 경로로 모이게 된다. 또한 격자(TRELLIS)에서 전이횟수가 증가할수록 경로 매트릭의 크기가 증가하며 같은 시간에서 경로 메트릭간의 크기차도 점점 커지게 된다.
따라서, 역추적층이 충분히 크면 경로 메트릭간의 크기차가 크므로 노이즈로 인한 돌발에러가 발생하여도 잔존경로가 변경될 가능성은 없는 것이다 즉, 경로 메트릭간의 크기차가 작으면 노이즈로 인한 돌발에러가 발생하였을 경우 최소 경로 메트릭의 크기가 증가하여 다른 경로가 선택될 가능성이 커지기 때문에 잘못 선택된 경로가 디코딩되므로 에러가 발생하여 성능(PERFORMANCE)이 감소한다.
종래의 정규화 방법에서처럼 경로 메트릭을 계산할때 마다 정규화하게 되면 경로 메트릭간의 크기차가 작아지므로 노이즈로 인한 돌발 에러가 발생했을 경우경로가 바뀌어 에러가 발생할 확률이 커지게 된다.
제3도는 본 발명의 비터비 디코더의 정규화 방법 및 장치를 설명하기 위한 정규화부의 블록도로서, 구성 및 작용을 설명하면 다음과 같다.
본 발명의 비터비 디코더의 정규화 장치는 선택된 경로 메트릭값중 최대값을 선택하기 위한 선택부(302), 특정한 값과 선택부(302)에 의해서 선택된 최대값을 비교하기 위한 비교부(304), 및 임의의 전수로 나누기 위한 제산부(306)로 구성되어 있다.
본 발명의 비터비 디코더의 정규화 방법 및 장치에서는 경로 메트릭 값을 계산할 때마다 선택된 경로 메트릭값 중에서 가장 큰 값(PMmax)을 선택하여 그 값을 A=2×n×(2N-1)×d-(2N+1-2)와 비교하여 A이상이면 모든 경로 메트릭값을 2로 나누어 n×(2N-1)×d보다 작은 값으로 만든다. 여기서 , n은 출력수이고, N은 결정비트수(SOFT DECIS1ON BIT NUMBER)이고, d는 역추적층의 수이다. 노한, n×(2N-1)×(d는격자(Trellis)에서 역추적층만큼 경로 메트릭을 계산했을 때의 경로 메트릭값 중에서 최대값을 의미하며 , (2N+1-2)는 에러가 발생했을 경우와 최대 브랜치 메트릭을 의미한다.
제3도의 구성 블록도를 참조로 하여 각 구성의 작용을 좀 더 자세히 설명하면 다음과 같다.
선택부(302)는 가산 비교 선택부(102)에서 계산된 곁로 메트릭값중에서 최대값(PMmax)을 선택한다 비교부(304)에서는 선택된 PMmax가 A이하이면 잔존경로에 대한 정보를 잔존 메모리부(106)에 저장하고, PMmax가 A보다 크면 제산부(306)에서 모든 경로 메트릭을 2로 나누어 그 값을 가산 비교 선택부(102)로 피드백하여 경로 메트릭을 저장하는 메모리를 갱신(UPDATE)하고, 잔존경로에 대한정보를 잔존메모리부(106)에 저장한다.
따라서, 본 발명인 비터비 디코더의 디코딩 방법 및 장치는 항상 경로 메트릭값을 2×n×(2N-1)×d 이하로 유지함으로써 한정된 메모리의 활용도를 높이고 경로 메트릭을 계산할 때마다 정규화하지 않으므로 종래기술에 비해 돌발에러가 발생했을 경우 생존 경로가 바뀔 확률이 거의 없으므로 성능이 좋아지는 장점이 있다.

Claims (2)

  1. 수신되는 신호와 전송 신호의 오차 정도를 나타내는 브랜치 메트릭 값을 계산하는 브랜치 메트릭 계산수단; 상기 브랜치 메트릭 계산수단으로부터 출력되는 브랜치 메트릭 값과 이전 상태의 경로 메트릭 값을 가산하고 상기 계산된 경로 메트릭값중 작은 값을 경로 메트릭 값으로 선택되는 가산 비교 선택수단; 및 상기 이전 상태의 경로 메트릭 값에 해당하는 잔존 경로를 저장하는 잔존 메모리를 구비한 비터비 디코더의 정규화 방법에 있어서, 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭 값중 최대값을 선택하는 선택단계; 상기 최대값이 소정치이상인지를 비교하여 상기 최대값이 소정값미만이면 상기 경로 메트릭 간을 상기 이전 상태의 경로 매트릭값으로 출력하기 위한 비교단계; 및 상기 최대값이 소정값이상이면 상기 선택된 경로 메트릭 값을 소정수로 제산하여 상기 이전 상태의 경로 메트릭 값으로 출력하는 제산단계를 구비하는 것을 특징으로 하는 비터비 디코더의 정규화 방법.
  2. 수신되는 신호와 전송 신호의 오차 정도를 나타내는 브랜치 메트릭 값을 계산하는 브랜치 메트릭 계산수단; 상기 브랜치 메트릭 계산수단으로부터 출력되는 브랜치 메트릭 값과 이전 상태의 경로 메트릭 값을 가산하고 상기 계산된 경로 메트릭값중 작은 값을 경로 메트릭 값으로 선택하는 가산 비교 선택수단; 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭 값중 최대값을 선택하는 선택수단; 상기 최대값이 소정값이상인지를 비교하여 상기 최대값이 소정값미만이면 상기 가산 비교 선택수단에 의해서 선택된 경로 메트릭 값을 상기 이진 상태의 경로 메트릭 값으로 출력하기 위한 비교수단, 상기 최대값이 소정값이상이면 상기 선택된 경로 메트릭 값을 소정수로 제산하여 상기 이전 상태의 경로 메트릭 값으로 출력하기 위한 제산수단; 및 상기 비교수단 및 제산수단으로부터 출력되는 이전 상태의 경로 메트릭 값에 해당하는 잔존 경로를 저장하는 잔존 메모리를 구비한 것을 특징으로 하는 비터비 디코더.
KR1019950061328A 1995-12-28 1995-12-28 비터비 디코더의 정규화 방법 및 장치 KR0180303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061328A KR0180303B1 (ko) 1995-12-28 1995-12-28 비터비 디코더의 정규화 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061328A KR0180303B1 (ko) 1995-12-28 1995-12-28 비터비 디코더의 정규화 방법 및 장치

Publications (2)

Publication Number Publication Date
KR970055630A KR970055630A (ko) 1997-07-31
KR0180303B1 true KR0180303B1 (ko) 1999-04-01

Family

ID=19445876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061328A KR0180303B1 (ko) 1995-12-28 1995-12-28 비터비 디코더의 정규화 방법 및 장치

Country Status (1)

Country Link
KR (1) KR0180303B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680270B1 (ko) * 2000-01-27 2007-02-07 엠텍비젼 주식회사 최대 사후 확률 방식을 이용한 터보 복호기 및 그 복호기에서의 복호 방법
KR100893053B1 (ko) * 2001-10-26 2009-04-15 엘지전자 주식회사 길쌈 부호화 및 복호화를 위한 프레임 구성 및 에러 검출방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680270B1 (ko) * 2000-01-27 2007-02-07 엠텍비젼 주식회사 최대 사후 확률 방식을 이용한 터보 복호기 및 그 복호기에서의 복호 방법
KR100893053B1 (ko) * 2001-10-26 2009-04-15 엘지전자 주식회사 길쌈 부호화 및 복호화를 위한 프레임 구성 및 에러 검출방법

Also Published As

Publication number Publication date
KR970055630A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5881075A (en) Viterbi decoder
US5349608A (en) Viterbi ACS unit with renormalization
KR100580160B1 (ko) 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
US5471500A (en) Soft symbol decoding
CA2293079C (en) A repeatable data error correction system
US4614933A (en) Viterbi decoder with the pipeline processing function
KR100437697B1 (ko) 다수준 격자부호변조방식의 복호 방법 및 장치
KR100737648B1 (ko) 비터비 복호장치 및 비터비 복호방법
US5887007A (en) Viterbi decoding method and viterbi decoding circuit
US5450338A (en) Add-compare-select device
US6697442B1 (en) Viterbi decoding apparatus capable of shortening a decoding process time duration
CN114448562A (zh) 维特比解码器中的并行回溯
KR0180303B1 (ko) 비터비 디코더의 정규화 방법 및 장치
US7173985B1 (en) Method and apparatus for implementing a Viterbi decoder
US20070201586A1 (en) Multi-rate viterbi decoder
US7225393B2 (en) Viterbi decoder and Viterbi decoding method
US7062000B1 (en) Viterbi decoder
FI100564B (fi) Menetelmä transitiometriikan muodostamiseksi ja solukkoradiojärjestelm än vastaanotin
KR0180309B1 (ko) 비터비 디코더
KR0169681B1 (ko) 비터비 복호기
KR100333336B1 (ko) 비터비 복호기의 역추적 방법
EP1265367A1 (en) Viterbi decoder
KR20000049852A (ko) 비터비복호기
KR0169680B1 (ko) 비터비 복호기
KR100205547B1 (ko) 비터비 디코더의 트레이스 백 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee