KR20000049852A - 비터비복호기 - Google Patents

Abstract

본 발명은 비터비(viterbi)복호기에 관한 것으로, 종래의 비터비복호기가 무선 멀티미디어 통신에 이용하기에는 속도가 느리다는 문제점을 해결한 것이다. 이를 위해 본 발명에 따른 비터비복호기는, 3비트 CSA로 구성된 BM(Branch Metric)부와; 다음 상태의 ACS동작을 위해 현 상태까지의 누적된 해밍거리 값을 저장하는 PMM(Path Metric Memory)부와; 상기 BM부의 출력과 상기 PMM부에 저장된 과거 누적된 PM값을 합하기 위한 CSA와 5비트 증분기(Incrementer)와, 각 노드에서 최소 PM을 선택하기 위해 Metric rescaling방식을 사용하는 비교기로 구성된 ACS(Adder Compare Select)부와; 상기 ACS부에 의하여 결정된 경로정보가 저장된 메모리를 이용하여 Radix-4방식으로 복호하는 TB(Trace Back)부를 포함하여 구성됨을 특징으로 한다. 이러한 본 비터비복호기는 고속으로 동작하여 무선으로 멀티미디어의 전송시 수십Mbps이상의 속도를 내는 이점이 있다. 본 비터비복호기는 무선모뎀에 적용하면 모뎀의 속도를 고속화시키는데 유용하다.

Description

비터비복호기{viterbi decoder}

본 발명은 비터비(viterbi)복호기에 관한 것으로 더욱 상세하게는, 비터비복호기의 복호알고리즘을 개선하여 복호속도를 고속화시킨 비터비복호기에 관한 것이다.

디지털 통신에서 데이터전송시 오류가 발생하는데 이를 수정해주기 위하여 오류정정부호화(error correcting coding)가 필요하다. 이 오류정정부호화에는 크게 블럭부호(block code)와 컨벌루션부호(convolution code)가 쓰인다. 블럭부호화는 데이터를 블럭단위로 부호화하고 복호화한다. 그리고 컨벌루션부호화는 일정길이의 메모리를 이용해 이전 데이터와 현재 데이터를 비교해 부호화를 수행한다. 컨벌루션부호화의 가장 대표적인 방법이 비터비알고리즘이다.

오류정정복호기는 거의 전세계가 표준적으로 비터비복호기를 사용하고 있다. 비터비복호기는 수신된 신호와 원신호와의 거리차이가 가장 짧은 경로를 선택하여 복호하는 방식으로 이의 주요기능은 복조기에서 출력된 수신비트와 비터비복호기의 잡음이 없는 비트와의 거리차이를 이용하여 각 상태마다 비교하여 거리차이가 가장 작은 경로를 선택하는 ACS(Adder Compare Select)부, 더할 때 요구되는 비트수가 커지므로 이의 오버플로우(overflow)를 방지하기 위해 노멀라이즈(normalize)하는 PM(Path Metric)부, ACS에서 출력되는 경로정보비트를 저장하여 복호하기 위해 역추적하는 TB(Trace Back)부로 구성된다.

한편, 통신선로를 필요치 않으면서 망의 신축, 확장, 변경 등이 용이하여 이음새없는 통신을 가능케하는 무선통신을 이용하여 다양한 정보와 많은 정보를 전송할 수 있는 매체에 대한 새로운 개념으로써 무선 멀티미디어 통신이 등장하고 있다. 이와 같은 멀티미디어 서비스를 무선으로 송수신하기 위해서는 모뎀내부의 핵심기술인 복호기가 이를 처리할 수 있도록 고속으로 동작하여야 하나 현재 무선모뎀은 속도가 수십kbps에 불과하여 멀티미디어 통신에 적용하기에는 부적합하다는 문제점이 있다.

따라서, 상기 문제점을 해결하기 위하여 본 발명은 비터비복호알고리즘을 개선하여 고속의 비터비복호기를 제공하는 것을 목적으로 한다.

도1은 본 발명의 일 실시예에 따른 (2,1,7)비터비복호기의 블럭도.

도2는 본 비터비복호기의 BMU의 블럭도.

도3은 본 비터비복호기의 ACSU의 블럭도.

도4는 도3의 ACSU의 비교기의 블럭도.

도5는 최소 PM값을 갖는 상태 결정 구조 블럭도.

도6은 본 비터비복호기의 TBM의 구조 및 동작별 메모리 영역을 보인 도.

도7은 본 비터비복호기의 TBU의 메모리 관리구조.

도8은 본 비터비복호기의 Radix-4 BMU의 블럭도.

도9는 본 비터비복호기의 Radix-4 ACSU의 블럭도.

상기 목적을 달성하기 위하여 본 발명에 따른 비터비복호기는, 3비트 CSA로 구성된 BM(Branch Metric)부와; 다음 상태의 ACS동작을 위해 현 상태까지의 누적된 해밍거리 값을 저장하는 PMM(Path Metric Memory)부와; 상기 BM부의 출력과 상기 PMM부에 저장된 과거 누적된 PM값을 합하기 위한 CSA와 5비트 증분기(Incrementer)와, 각 노드에서 최소 PM을 선택하기 위해 Metric rescaling방식을 사용하는 비교기로 구성된 ACS(Adder Compare Select)부와; 상기 ACS부에 의하여 결정된 경로정보가 저장된 메모리를 이용하여 Radix-4방식으로 복호하는 TB(Trace Back)부를 포함하여 구성됨을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명에 따른 비터비복호기의 구성을 상세히 설명한다. 도1은 본 발명의 일 실시예에 따른 (2,1,7) 비터비복호기의 블럭도를 보인 것이다. 도1을 참조하면 본 비터비복호기는 BM(Branch Metric)부와, ACS부와, PMM부와, TBM부로 구성된다.

상기 BMU(Branch Metric Unit)는 비터비복호기의 트렐리스(trellis diagram)상의 부호화 비트인 BCW(Branch Coded Word)값과 비터비복호기의 입력비트인 연판정(soft decision)된 복조기 출력신호 R_k= (r_k1,r_k0)를 XOR함으로써, 수신신호와 부호화비트간의 해밍거리를 구하는 부분이다. 상기 BMU를 자세히 도시한 것이 도2로, 도2에는 입력신호가 3비트인 경우의 비터비복호기의 BMU를 나타낸 것이다.

도2를 참조하면, BMU는 크게 직렬로 입력된 수신신호를 병렬로 변환해주는 시프트레지스터(S/P Shift Register)와, 수신신호와 BCW간의 해밍거리를 구하기 위한 XOR게이트와 가산기(ADDER)로 구성된다. 시프트레지스터의 r_k0출력은 제1XOR게이트(1)로 입력되고, 한편, 제1XOR게이트(1)로 cw₀이 입력된다. 그리고 시프트레지스터의 r_k1출력과 cw₁이 제2XOR게이트(3)로 입력된다. 제1XOR게이트(1)의 출력과 제2XOR게이트(3)의 출력은 가산기로 입력되고, 가산기의 4비트 출력이 BMU의 출력값이 된다.

수신신호가 복조기에서 3비트 연성판정되었으므로 BCW인 cw₀및 cw₁을 각각 3비트로 표현하면 ("000","000" ), ("000","111"), ("111","000" ), ("111","111") 중의 하나가 된다.

예를 들어, 수신신호를 ("100","101")이라 하고 현재 BM을 계산하는 가지의 BCW가 ("111","000")이라 하면 해밍거리는 |7-4|+|0-5|= 9, "1001"이 된다. 즉, 상기 가산기는 cw_i가 "000" 일때는 가산기 입력 A_i를 r_ki로 하고, cw_i가 "111" 일때는 가산기 입력 A_i에 NOT를 취한, not(r_ki)로 취하여 가산한다. 가산기의 출력은 BMU의 출력이 되고, BMU의 출력은 0∼14사이의 값을 가지므로 4비트가 된다.

다음으로, 상기 ACS부는 비터비복호기가 처리할 수 있는 최대 데이터 속도를 결정하는 가장 중요한 블럭이다. 복조기의 출력신호는 3비트 연판정(soft decision)되어 복호기에 입력되는데, 상술한 BMU의 출력(PM0,PM1)과 과거 누적된 PM(Path Metric)값인 PMi를 합하여 각 상태 노드에 있는 두 경로의 PM값을 비교하여 PM값이 작은 경로를 선택하여, 선택된 PM의 경로정보를 trace back 복호부에 정보를 준다. ACSU의 구조를 자세히 도시한 것이 도3이다.

도3을 참조하면, 제1가산기(13)로 PM0(3:0)과 PMi(3:0)입력되고, 제2가산기(17)로 PM1(3:0)과 PMj(3:0)이 입력되고 있다. 제1증분기(11)로 PMi(8:4)가 입력되고, 제2증분기(15)로 PMj(8:4)가 입력된다. 상기 제1가산기(13)의 출력은 제1멀티플렉서(19)의 셀렉트단자로 입력되고, 이 제1멀티플렉서(19)의 입력으로는 상기 PMi(8:4)와 제1증분기(11)의 출력이 입력되고 있다. 한편, 상기 제2가산기(17)의 출력은 제2멀티플렉서(21)의 셀렉트단자로 입력되고, 이 제2멀티플렉서(21)의 입력으로는 상기 PMj(8:4)와 제2증분기(15)의 출력이 입력된다. 상기 제1멀티플렉서(19)의 출력은 제3멀티플렉서(23)와 비교기로 입력되고, 제2멀티플렉서(21)의 출력은 제3멀티플렉서(23)와 비교기로 입력된다. 그리고 상기 비교기의 출력은 제3멀티플렉서(23)의 셀렉트단자로 입력된다.

현재의 BM값과 과거 누적된 PM값을 더하는 과정을 단순한 전가산기를 이용하면 캐리(carry)발생으로 인한 시간지연이 있으므로 본 발명에 따른 실시예에서는 CSA(Carry Save Adder)와 5비트 증분기(11,15)를 이용하여 구성하였다. CSA의 연산과정을 수학적으로 표현하면 다음식과 같다.

PM은 9bit이고, BM은 4bit이므로, 증분기(11,15)를 사용하여 LSB(Least Significant Bit)의 캐리가 발생하면 PM의 나머지 5bit를 1개씩 증가하여 고속화를 구현할 수 있다.

즉, 앞서 설명한 바 있는 BMU의 출력이 4비트이므로 9비트인 PMi와 더하는 과정을, BMU의 출력 PM0(3:0)과 PMi의 하위 4개의 비트 PMi(3:0)을 제1가산기(13)를 이용하여 더하고, 제1가산기(13)에서 가산한 결과 캐리가 발생하면 즉, 제1가산기(13)의 C출력이 1이면 제1멀티플렉서(19)가 X입력을 선택하여 출력하고 반면, 제1가산기(13)의 C출력이 0이면 제1멀티플렉서(19)가 Y입력을 선택하여 출력하도록 구성하였다. 그리고 제1가산기(13)의 하위 4비트 S출력과 제1멀티플렉서(19)의 상위 5비트의 출력을 결합하여 9비트의 최종출력을 얻도록 구성하였다. PM1과 PMj를 더하는 과정은 상기와 동일하므로 이에 대한 설명은 생략하기로 한다.

상기 PM0와 PMi를 더한 값 즉, 상기 제1멀티플렉서(19)의 출력과 제1가산기(13)의 출력을 결합한 값과, 상기 PM1과 PMj를 더한 값 즉, 상기 제2멀티플렉서(21)의 출력과 제2가산기(17)의 출력을 결합한 값은 비교기와 제3멀티플렉서(23)로 입력된다.

각 노드에서 최소 PM을 선택하는 비교기는 일반적으로 MUX와 뺄셈으로 구성되는데 이는 많은 시간을 요구한다. 따라서 본 실시예에서는 고속화를 위해 Metric rescaling 방식으로 비교기를 구성하였다. 상기 비교기와 제3멀티플렉서(23)를 좀 더 자세히 도시한 것이 도4이다.

도4를 참조하면, A입력이 전가산기(FA)로 입력되고, B입력은 NOT게이트를 거쳐 전가산기로 입력된다. 한편, A입력과 B입력은 멀티플렉서로 입력되고, 상기 전가산기의 출력이 멀티플렉서의 셀렉트단자로 입력된다.

Metric rescaling 방식은 뺄셈 대신에 1의 보수를 취하여 더하는 방식으로, 전가산기에서 더한 결과의 MSB(Most Significant Bit)가 경로정보인 동시에 멀티플렉서의 셀렉트단자의 입력이 된다. 경로정보의 MSB가 0일 때는 상기 멀티플렉서는 A입력을 택하여 TBU로 출력하게 되고, 경로정보의 MSB가 1일 때는 상기 멀티플렉서는 B입력을 택하여 TBU로 출력하게 된다.

다음으로, 상기 PMU는 다음 상태의 ACS동작을 위해 현 상태까지 누적된 해밍거리 값을 나타내며 이는 PMM(PM Memory)에 저장한다. PM에서의 가장 큰 문제점은 한정되어있는 PM비트로 인하여 발생하는 오버플로우를 어떻게 처리하느냐에 있다. 본 실시예에서는 고속화를 위하여 Modulo Arithmetic 방법을 사용하였다. Modulo Arithmetic 방법은 오버플로우를 무시하고 계속 더하는 방법으로, ACSU에 입력되는 각 상태노드에서의 두 PM값간의 차이만 비교할 수 있다면 비터비알고리즘은 올바른 동작을 할 수 있고, 또한 임의의 시간에서 두 PM값의 차이에는 최대값이 존재하고 더 이상 커지지 않는다는 성질을 이용한 것이다.

TBU의 생존 경로를 역추적하기 위한 초기 역방향 포인터인 최소메트릭값을 가진 상태를 선택하는 최소상태결정구조 블럭도는 도5와 같다.

도5는 (2,1,4) 길쌈부호기를 예로 들었다. 구속장의 수가 4이므로 상태수가 8개가 되며 각 상태에서 PM은 6, 7, 4, 1, 5, 3, 0, 2 라 가정하고 최소메트릭을 가지는 상태를 (110)이라 가정한다. "110" 이라는 상태를 찾기 위해서는 도4에서 S단자를 이용하면 쉽게 찾을 수 있으며, S단자의 비트 값을 역순으로 읽으면 최소 PM값을 가지는 상태임을 알 수 있다.

다음으로, TBU는 ACS에 의하여 결정되어진 경로정보가 저장된 메모리(TBM)를 이용하여 복호하는 부분이다. TBM의 경로정보를 이용하여 복호하는 방식은 크게 RE(Register)방식과 TB방식으로 구분할 수 있는데, RE방식은 VLSI로 구현할 때 쓰기 동작이 매우 복잡하고 전력소모가 크다는 단점이 있어, 대부분의 경우 TB방식을 사용한다. TB동작은 다음식(2)를 이용하여 역방향으로 수행되며, 이 때 다음식(3)에 의하여 송신비트를 복호해 낸다.

X_k-1(1)= X_k(0) = flag

d_k= X_k(1)

상기 식(2)에서 X_k(0)와 X_k(1)은 각각 t=k인 시점에서 노드상태의 LSB(Least Significant Bit) 및 MSB (Most Significant Bit)를 의미하고, flag는 ACS에서 TBM에 저장한 경로정보이다. 그리고 d_k는 복호된 비트로 상태정보의 MSB가 복호되는 비트이다. 이러한 TB 동작을 구현하기 위해서는 도6에 나타낸 바와 같이 TBM 메모리 구조는 세가지 동작(Read, DC, Write)을 필요로 한다.

상기 Read는 TBM에 기록되어 있는 경로정보를 역방향 포인터로 해석하여 이전단계의 상태를 계산하는 과정이고, DC(DeCode)는 Read 과정과 동일하지만 읽어낸 비트가 복호된 비트이다. 그리고 Write는 ACS에서 출력되는 경로정보를 TBM에 쓰는 과정이다.

비터비복호기는 1비트를 복호할 때마다 Decoding_Depth만큼 역추적해야 하기 때문에 구속장이 클수록 Decoding_Depth가 커져, 잦은 Read동작으로 인해 전력소모가 커지게 된다. 비터비복호구조를 보면 역추적 경로가 D컬럼만큼 경로정보를 누적시키고 trace back 하는데, D를 어느 정도 크게 하면 Merge Point가 발생한다. 즉, 어느 시점부터 어느 상태에서 trace back하여도 일치(merge)되는 영역인 DC영역이 존재하기 때문에, 이 DC영역의 비트를 한꺼번에 복호할 수 있다. 이때 D의 최소치는 D_min은 구속장의 4배 또는 5배 정도이다. 따라서 이 성질을 이용하면 TB과정의 오버헤드를 분산시킬 수 있으며, 복호 속도도 고속으로 구현 가능하다. 오버헤드를 분산시켜 처리하는 알고리즘에는 대표적으로 One Point 알고리즘과 k Point 알고리즘이 있다.

상기 원포인트 알고리즘은 ACSU의 경로정보를 TBM에 쓰는 동안에 하나의 읽기용 포인터를 이용해서 TB동작과 DC동작을 수행해야 하므로, 읽기클럭이 쓰기클럭보다 수배 빨라야하므로 고속을 요하는 시스템에서는 구현하기 어렵다. 그리고 상기 k 포인트 알고리즘은 복호시 TBM을 여러개의 뱅크(bank)로 나누어 쓰는 동안 각 뱅크에서 병렬로 읽기 때문에 쓰기클럭과 동시에 읽기클럭이 수행되므로, 고속처리가 가능한 알고리즘이다. 본 실시예에서는 k=3 Point 알고리즘을 적용하여 총 6개의 뱅크로 구분하여 읽기클럭과 쓰기클럭에 대한 요구속도가 동일하므로 복호과정을 고속화시켰다. 3-포인트 방식에서의 메모리 관리구조를 도시한 것이 도7이다. 도7에서 D는 Decoding_Depth이다. 요구되는 메모리 요구량은 뱅크수(bank number)와 뱅크크기(bank size)의 곱이며, 요구되는 뱅크수는 2k이고 뱅크크기는 D/(k-1)이다. 본 실시예에서 적용한 메모리관리방식에서는 TBM 메모리 번지 0∼3D-1를 번지 단위의 6개의 bank(idle bank 2개, TB bank 2개, DC bank 1개, WR bank 1개)로 분할하여 관리한다.

그리고, 본 실시예에서는 Radix-4방식을 이용하여 trace back하도록 구성하였다. 도8은 Radix-4방식을 사용한 BMU의 구조를 보인 것이고, 도9는 Radix-4방식을 사용한 ACSU의 구조를 보인 것이다.

Radix-2 방식은 복호시 trace back할 때, 바로 그 이전의 상태를 trace back하는데 반해 Radix-4 방식은 두 상태 이전을 trace back하기 때문에 복호 비트의 출력속도가 Radix-2 방식보다 빠르다. Radix-4 방식은 과거 2단의 연판정된 수신 비트를 입력받아 한꺼번에 BMU, ACSU를 처리하기 때문에 트렐리스 구조는 Radix-2 방식의 2개 시점을 하나의 시점으로 간주하여 처리하며 복호시에도 2비트를 동시에 복호한다. Radix-4 구조로 바뀐 트렐리스상에서 BM을 계산하기 위해서는 두 시점을 합친 BCW를 고려해야 한다. 즉, Radix-2 구조에서 고려되는 BCW는 "00", "01", "10", "11"의 네가지 경우이고, 다음 상태에서의 BCW 역시 동일하므로 두 시점을 합친 BCW는 "0000", "0001"......"1111"의 16가지 경우가 존재한다. 따라서 Radix-4 구조에서 BM값을 계산하기 위해서는 도8과 같이 임의의 n-1 시점에서 수신되는 연판정된 비트와 Radix-2 구조의 BM값을 구하고 n 시점에서 수신되는 연판정된 비트와 Radix-2 구조의 BM값을 구하여 각각을 서로 더하여 Radix-4 구조의 BM값을 구한다. 각각 구해진 BM값은 ACSU로 분배한다. ACSU는 BMU에서 계산된 BM값을 이전의 PM값과 더하여 새로운 NPM(New PM)값을 저장하고, 선택된 경로에 대해 경로 정보를 TBU에 저장하는 부분이다.

Radix-2 구조에서는 경로를 선택하기 위해 비교되는 가지의 수는 2개이며, 경로 정보 비트는 1 비트인데 반해 Radix-4 구조에서는 비교되는 가지 수는 4개이며 경로 정보 비트는 2비트가 할당되어야한다.

이상 살펴본 바와 같이 본 발명에 따른 비터비복호기는, ACSU에서 현재 BM값과 과거 누적된 PM값을 더하는 과정을 CSA와 5비트 증분기를 이용하여 구성하였고 또한, 각 노드에서 최소 PM을 선택하는 비교기를 metric rescaling방식을 이용하여 구성하였다. 그리고 TBU를 Radix-4 방식으로 역추적하도록 구성하였다. 따라서, 비터비복호기가 고속화되어 무선으로 멀티미디어의 전송시 수십Mbps이상으로 고속이 되는 이점이 있다. 본 비터비복호기는 무선모뎀에 적용하면 모뎀의 속도를 고속화시키는데 유용하다.

Claims (1)

1. 3비트 CSA로 구성된 BM(Branch Metric)부와;

   다음 상태의 ACS동작을 위해 현 상태까지의 누적된 해밍거리 값을 저장하는 PMM(Path Metric Memory)부와;

   상기 BM부의 출력과 상기 PMM부에 저장된 과거 누적된 PM값을 합하기 위한 CSA와 5비트 증분기(Incrementer)와, 각 노드에서 최소 PM을 선택하기 위해 Metric rescaling방식을 사용하는 비교기로 구성된 ACS(Adder Compare Select)부와;

   상기 ACS부에 의하여 결정된 경로정보가 저장된 메모리를 이용하여 Radix-4방식으로 복호하는 TB(Trace Back)부를 포함하여 구성되는 비터비복호기.