JP3264855B2 - トーレス削除方法を用いるビタビ復号器における生存者メモリ - Google Patents
トーレス削除方法を用いるビタビ復号器における生存者メモリInfo
- Publication number
- JP3264855B2 JP3264855B2 JP4648797A JP4648797A JP3264855B2 JP 3264855 B2 JP3264855 B2 JP 3264855B2 JP 4648797 A JP4648797 A JP 4648797A JP 4648797 A JP4648797 A JP 4648797A JP 3264855 B2 JP3264855 B2 JP 3264855B2
- Authority
- JP
- Japan
- Prior art keywords
- existence information
- path
- branch
- branch path
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 9
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 239000013598 vector Substances 0.000 claims description 103
- 238000012217 deletion Methods 0.000 claims description 52
- 230000037430 deletion Effects 0.000 claims description 52
- 238000010586 diagram Methods 0.000 claims description 49
- 238000011156 evaluation Methods 0.000 description 11
- 230000007704 transition Effects 0.000 description 9
- 238000007726 management method Methods 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
- H03M13/4176—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback using a plurality of RAMs, e.g. for carrying out a plurality of traceback implementations simultaneously
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はビタビ復号器（Vite
rbi Decoder）の生存者メモリに係り、特にトレリスダ
イヤグラム（Trellis diagram）において次の状態に連
結されない状態に連結された以前状態からのブランチ経
路を取り除けるように構成された生存者メモリに関す
る。
rbi Decoder）の生存者メモリに係り、特にトレリスダ
イヤグラム（Trellis diagram）において次の状態に連
結されない状態に連結された以前状態からのブランチ経
路を取り除けるように構成された生存者メモリに関す
る。
【０００２】
【従来の技術】一般にディジタル通信の場合、送信部か
ら伝送された信号はチャンネル上で賦課される雑音の影
響により元の信号とは異なる信号に変わって受信部に受
信される。従って、ディジタル通信システムは信号に発
生されたエラーを減らすためにエラー訂正符号を用い
る。エラー訂正符号技法であるたたみこみ符号化（Conv
olutional coding）と変調技法により得られたＴＣＭ信
号は、復調器とビタビアルゴリズムを具現した復号器に
より復号化される。
ら伝送された信号はチャンネル上で賦課される雑音の影
響により元の信号とは異なる信号に変わって受信部に受
信される。従って、ディジタル通信システムは信号に発
生されたエラーを減らすためにエラー訂正符号を用い
る。エラー訂正符号技法であるたたみこみ符号化（Conv
olutional coding）と変調技法により得られたＴＣＭ信
号は、復調器とビタビアルゴリズムを具現した復号器に
より復号化される。
【０００３】ビタビアルゴリズムはＴＣＭ信号の検出の
みならず、ＭＬＳＥ（maximum likelihood sequence es
timation）を効率よく具現し、たたみこみ符号の検出に
も用いられるなどその活用範囲が極めて広い。このビタ
ビアルゴリズムは基本的に最尤復号を行い、トレリスダ
イヤグラムを用いて必要な計算量を大幅に減らせるアル
ゴリズムである。ビタビアルゴリズムは各状態に入力さ
れる経路と入力信号との類似性比較を通して１状態に一
つの生存者経路（survivor path）のみ存する。かかる
過程はトレリスダイヤグラムの全時点について行われ
る。一般のビタビ復号器を図５及び図６に基づき説明す
れば次の通りである。
みならず、ＭＬＳＥ（maximum likelihood sequence es
timation）を効率よく具現し、たたみこみ符号の検出に
も用いられるなどその活用範囲が極めて広い。このビタ
ビアルゴリズムは基本的に最尤復号を行い、トレリスダ
イヤグラムを用いて必要な計算量を大幅に減らせるアル
ゴリズムである。ビタビアルゴリズムは各状態に入力さ
れる経路と入力信号との類似性比較を通して１状態に一
つの生存者経路（survivor path）のみ存する。かかる
過程はトレリスダイヤグラムの全時点について行われ
る。一般のビタビ復号器を図５及び図６に基づき説明す
れば次の通りである。
【０００４】図５は一般のビタビ復号器を示す。図６は
４−状態を有する単位トレリスダイヤグラムを示す。図
６に示したトレリスダイヤグラムはＧＡ（Grand Allian
ce）−ＨＤＴＶ伝送システムのトレリスダイヤグラムで
ある。図６に示した“００”、“１０”、“０１”、及
び“１１”はそれぞれ状態Ｓ０、Ｓ２、Ｓ１、及びＳ３
を示す。ＢＭＧ（Branch Metric Generator）部１１は
入力データについて図６のトレリスダイヤグラムで特定
時点の状態から次の時点の状態への状態遷移によるブラ
ンチ評価量を計算する。このブランチ評価量は特定時点
の１状態に遷移可能なブランチに対応する。特定時点に
対応する状態はそれぞれ次の時点の状態に遷移可能なブ
ランチを持ち、このブランチの個数はトレリスダイヤグ
ラムにより決定される。
４−状態を有する単位トレリスダイヤグラムを示す。図
６に示したトレリスダイヤグラムはＧＡ（Grand Allian
ce）−ＨＤＴＶ伝送システムのトレリスダイヤグラムで
ある。図６に示した“００”、“１０”、“０１”、及
び“１１”はそれぞれ状態Ｓ０、Ｓ２、Ｓ１、及びＳ３
を示す。ＢＭＧ（Branch Metric Generator）部１１は
入力データについて図６のトレリスダイヤグラムで特定
時点の状態から次の時点の状態への状態遷移によるブラ
ンチ評価量を計算する。このブランチ評価量は特定時点
の１状態に遷移可能なブランチに対応する。特定時点に
対応する状態はそれぞれ次の時点の状態に遷移可能なブ
ランチを持ち、このブランチの個数はトレリスダイヤグ
ラムにより決定される。
【０００５】ＢＭＧ部１１から印加されるブランチ評価
量を受信するＡＣＳ部１２は現在時点の各状態について
最適の部分経路評価量を有する生存者経路を決定する。
さらに詳しくは、ＡＣＳ部１２は現在時点の各状態に入
ってくるブランチのそれぞれについてブランチ評価量と
対応する状態評価量を加える。状態評価量は現在時点の
各状態に入ってくる個別ブランチに連結された以前時点
の生存者経路に対応するもので、状態評価量は以前時点
の生存者経路を構成するブランチ経路のブランチ評価量
の和である。そして、ブランチ評価量は隣接時点間を連
結するブランチの有する評価量である。
量を受信するＡＣＳ部１２は現在時点の各状態について
最適の部分経路評価量を有する生存者経路を決定する。
さらに詳しくは、ＡＣＳ部１２は現在時点の各状態に入
ってくるブランチのそれぞれについてブランチ評価量と
対応する状態評価量を加える。状態評価量は現在時点の
各状態に入ってくる個別ブランチに連結された以前時点
の生存者経路に対応するもので、状態評価量は以前時点
の生存者経路を構成するブランチ経路のブランチ評価量
の和である。そして、ブランチ評価量は隣接時点間を連
結するブランチの有する評価量である。
【０００６】ＡＣＳ部１２はブランチ評価量と対応する
状態評価量の和により得られる部分経路評価量を比較し
て、最適の部分経路評価量に対応する部分経路を現在時
点の該当状態に対する生存者経路として選択する。二進
対称チャンネル（Binary Symmetric Channel）の場合に
例えて説明すれば、生存者経路は最小の部分経路評価量
を有する経路であり、現在時点の全状態のそれぞれは応
ずる生存者経路を有する。説明の便宜のため、“ブラン
チ”を１時点の状態から次の時点の状態に遷移可能な経
路、そして“ブランチ経路”を生存者経路上に入ってい
る隣接時点間の部分生存者経路と定義する。
状態評価量の和により得られる部分経路評価量を比較し
て、最適の部分経路評価量に対応する部分経路を現在時
点の該当状態に対する生存者経路として選択する。二進
対称チャンネル（Binary Symmetric Channel）の場合に
例えて説明すれば、生存者経路は最小の部分経路評価量
を有する経路であり、現在時点の全状態のそれぞれは応
ずる生存者経路を有する。説明の便宜のため、“ブラン
チ”を１時点の状態から次の時点の状態に遷移可能な経
路、そして“ブランチ経路”を生存者経路上に入ってい
る隣接時点間の部分生存者経路と定義する。
【０００７】現在時点の状態に個別的に対応する生存者
経路が決定されれば、ＡＣＳ部１２は各生存者経路に新
たに追加されるブランチ経路を示す決定ベクトルを生存
者メモリ１３に出力する。図６に示したトレリスダイヤ
グラムを用いる場合、有効な状態遷移などに個別的に対
応する決定ベクトルの値を次の表１に示した。
経路が決定されれば、ＡＣＳ部１２は各生存者経路に新
たに追加されるブランチ経路を示す決定ベクトルを生存
者メモリ１３に出力する。図６に示したトレリスダイヤ
グラムを用いる場合、有効な状態遷移などに個別的に対
応する決定ベクトルの値を次の表１に示した。
【０００８】
【表１】
【０００９】表１において、決定ベクトルの値は現在状
態の値と以前状態の値が交差する間に存する値である。
決定ベクトルの値が０なら、図６における高い側の状態
遷移を示し、その値が１なら低い側の状態遷移を示す。
従って、この決定ベクトルの値と現在状態の値に基づき
現在状態に連結された以前状態がわかる。生存者メモリ
１３はＡＣＳ部１２から出力される決定ベクトルを貯蔵
し、復号化深さについて最終生存者経路を決定する。ビ
タビ復号化のための既存のトレースバック方法（Trace
back method）は復号化深さほどの決定ベクトルが入力
される際、その決定ベクトルを用いて最終的に残された
生存者経路を得るためのトレースバック動作を行う。ト
レースバック動作により最後に入力された決定ベクトル
から始まり復号化深さほど入力された決定ベクトルが逆
追跡される。このトレースバック過程により伝送された
データが最終的に決定される。トレースバック方法を具
現した生存者メモリ１３の管理方式は図７に基づき説明
する。
態の値と以前状態の値が交差する間に存する値である。
決定ベクトルの値が０なら、図６における高い側の状態
遷移を示し、その値が１なら低い側の状態遷移を示す。
従って、この決定ベクトルの値と現在状態の値に基づき
現在状態に連結された以前状態がわかる。生存者メモリ
１３はＡＣＳ部１２から出力される決定ベクトルを貯蔵
し、復号化深さについて最終生存者経路を決定する。ビ
タビ復号化のための既存のトレースバック方法（Trace
back method）は復号化深さほどの決定ベクトルが入力
される際、その決定ベクトルを用いて最終的に残された
生存者経路を得るためのトレースバック動作を行う。ト
レースバック動作により最後に入力された決定ベクトル
から始まり復号化深さほど入力された決定ベクトルが逆
追跡される。このトレースバック過程により伝送された
データが最終的に決定される。トレースバック方法を具
現した生存者メモリ１３の管理方式は図７に基づき説明
する。
【００１０】図７は従来のトレースバック方法による生
存者メモリの管理方式を説明するための概念図である。
ビタビアルゴリズムは無限長さのトレリスダイヤグラム
を対象として復号化できるが、これをハードウェアで具
現し難い。従って、生存者メモリ部１３は図７に示した
ように、書込み領域と読出し領域とに分かれる。書込み
領域はＡＣＳ部１２から出力される決定ベクトルを貯蔵
し続ける際使われ、読出し領域は貯蔵された決定ベクト
ルの値を用いて生存者経路をトレースバックするに使わ
れる。
存者メモリの管理方式を説明するための概念図である。
ビタビアルゴリズムは無限長さのトレリスダイヤグラム
を対象として復号化できるが、これをハードウェアで具
現し難い。従って、生存者メモリ部１３は図７に示した
ように、書込み領域と読出し領域とに分かれる。書込み
領域はＡＣＳ部１２から出力される決定ベクトルを貯蔵
し続ける際使われ、読出し領域は貯蔵された決定ベクト
ルの値を用いて生存者経路をトレースバックするに使わ
れる。
【００１１】読出し領域で生存者経路に対するトレース
バック動作がなされる間、新たに入力する決定ベクトル
は書き込み領域に記録される。読み出し領域は併合ブロ
ック（merge block）と復号化ブロックの両方に分かれ
る。併合ブロックで高い確率を有する生存者経路がトレ
ースバック動作により併合され、かかる併合により復号
化ブロックで復号化を始める際の初期状態の推定がなさ
れる。復号化ブロックでは復号化のためのトレースバッ
ク動作が併合ブロックで行われる初期状態の推定を用い
て行われ、復号化データが推定される。
バック動作がなされる間、新たに入力する決定ベクトル
は書き込み領域に記録される。読み出し領域は併合ブロ
ック（merge block）と復号化ブロックの両方に分かれ
る。併合ブロックで高い確率を有する生存者経路がトレ
ースバック動作により併合され、かかる併合により復号
化ブロックで復号化を始める際の初期状態の推定がなさ
れる。復号化ブロックでは復号化のためのトレースバッ
ク動作が併合ブロックで行われる初期状態の推定を用い
て行われ、復号化データが推定される。
【００１２】入力データに応ずる復号化データを連続的
に計算するために、ＡＣＳ部１２が決定ベクトルを計算
する動作と、生存者メモリ１３が復号化データを計算す
る動作とが同速度で行われるべきである。かかる条件を
満たす既存の二つの構造を説明すれば次のとおりであ
る。‘ワンポインタトレースバック構造’は一つの読み
出しポインタを用いてトレースバック動作を行い、トレ
ースバック動作は書き込み領域が満たされる時間内に完
了される。‘ｋ−ポインタトレースバック構造’はｋ個
の読み出しポインタを用いてｋ個の生存者経路を同時に
トレースバックする。一つのメモリバンクについて書き
込み動作が完了されれば、そのメモリバンクに対するト
レースバック動作が始まり、このトレースバック動作は
他のメモリバンクに独立及び連続的に行われる。
に計算するために、ＡＣＳ部１２が決定ベクトルを計算
する動作と、生存者メモリ１３が復号化データを計算す
る動作とが同速度で行われるべきである。かかる条件を
満たす既存の二つの構造を説明すれば次のとおりであ
る。‘ワンポインタトレースバック構造’は一つの読み
出しポインタを用いてトレースバック動作を行い、トレ
ースバック動作は書き込み領域が満たされる時間内に完
了される。‘ｋ−ポインタトレースバック構造’はｋ個
の読み出しポインタを用いてｋ個の生存者経路を同時に
トレースバックする。一つのメモリバンクについて書き
込み動作が完了されれば、そのメモリバンクに対するト
レースバック動作が始まり、このトレースバック動作は
他のメモリバンクに独立及び連続的に行われる。
【００１３】しかし、生存者メモリを管理するために従
来のトレースバック方法を用いる場合、復号化されたデ
ータを決定するためには最後に入力された決定ベクトル
からトレースバック動作を始める必要があるので、まず
入力された決定ベクトルを貯蔵するのが要求される。従
って、ＬＩＦＯ（Last-In First-Out）バッファを使用
するのが望ましい。
来のトレースバック方法を用いる場合、復号化されたデ
ータを決定するためには最後に入力された決定ベクトル
からトレースバック動作を始める必要があるので、まず
入力された決定ベクトルを貯蔵するのが要求される。従
って、ＬＩＦＯ（Last-In First-Out）バッファを使用
するのが望ましい。
【００１４】ワンポインタトレースバック構造は、併合
ブロック及び復号化ブロックにおけるトレースバック動
作のために、読み出し領域のために使われる読み出し動
作クロックが書き込み領域のために使われる書き込み動
作クロックに比べて遥かに早くなるべきである。従っ
て、生存者メモリ１３は多重クロックを必要として、高
速のビタビ復号化器を実現し難い。
ブロック及び復号化ブロックにおけるトレースバック動
作のために、読み出し領域のために使われる読み出し動
作クロックが書き込み領域のために使われる書き込み動
作クロックに比べて遥かに早くなるべきである。従っ
て、生存者メモリ１３は多重クロックを必要として、高
速のビタビ復号化器を実現し難い。
【００１５】ｋ−ポインタトレースバック構造は２ｋ個
の独立したメモリバンクを必要とし、このメモリバンク
のそれぞれは“決定深さ”と呼ばれる併合ブロックの長
さ（Ｄ）について略Ｄ／（ｋ−１）の長さを求めるの
で、大きいメモリ容量が必要になる。そして、多重読み
出しポインタを用いるので、回路の複雑度が増加する問
題点がある。
の独立したメモリバンクを必要とし、このメモリバンク
のそれぞれは“決定深さ”と呼ばれる併合ブロックの長
さ（Ｄ）について略Ｄ／（ｋ−１）の長さを求めるの
で、大きいメモリ容量が必要になる。そして、多重読み
出しポインタを用いるので、回路の複雑度が増加する問
題点がある。
【００１６】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的は次の
状態と連結されない状態に入ってくる以前状態からのブ
ランチ経路を削除するように構成することにより、簡単
なハードウェアと少ないメモリ容量で実現しうるビタビ
復号器における生存者メモリを提供することである。
点を解決するために案出されたもので、その目的は次の
状態と連結されない状態に入ってくる以前状態からのブ
ランチ経路を削除するように構成することにより、簡単
なハードウェアと少ないメモリ容量で実現しうるビタビ
復号器における生存者メモリを提供することである。
【００１７】
【課題を解決するための手段】前述した目的を達成する
ために、トレリスダイヤグラム及び決定ベクトルを用い
て最終生存者経路を決定し、決定された生存者経路に応
ずる復号化されたデータを出力するビタビ復号器におけ
る生存者メモリは、各決定ベクトルが前記トレリスダイ
ヤグラムの各状態と応ずる次の状態間にブランチ経路が
存するかを示す複数個の決定ベクトルを受信し、受信さ
れた決定ベクトルを用いて前記トレリスダイヤグラムの
各状態と応ずる次の状態間にブランチ経路が存するかを
示す第１ブランチ経路存在情報を発生する経路存在情報
発生部と、前記経路存在情報発生部の出力について直列
に連結された複数個のユニットを含み、各ユニットは第
１ブランチ経路存在情報を受信及び貯蔵する経路存在情
報貯蔵器と、前記第１ブランチ経路存在情報を受信し、
それぞれの現在状態に応ずる第１ブランチ経路存在情報
が現在状態と応ずる次の状態間のブランチ経路が存しな
いことを示す場合、応ずる経路削除信号を発生する経路
削除信号発生器と、前記経路存在情報貯蔵器に貯蔵され
た第１ブランチ経路存在情報及び前記経路削除信号発生
器により発生された経路削除信号を受信し、現在状態と
応ずる以前状態間にブランチ経路がないことを示すため
に、経路削除信号に応じて対応する第２ブランチ経路存
在情報の値を更新する経路存在情報更新器を含む。ここ
で第２ブランチ経路存在情報は現在状態と応ずる以前状
態間にブランチ経路が存するかを示す。本発明の目的を
達成するために、ビタビ復号器における他の生存者メモ
リは、各決定ベクトルが前記トレリスダイヤグラムの各
状態と応ずる次の状態間にブランチ経路が存するかを示
す複数個の決定ベクトルを受信及び貯蔵し、決定ベクト
ルが受信される度に貯蔵していた決定ベクトルをシフト
させ出力する決定ベクトル貯蔵部と、前記決定ベクトル
貯蔵部に入力される決定ベクトルを受信し、受信された
決定ベクトルを用いて、前記トレリスダイヤグラムの各
状態と応ずる次の状態間にブランチ経路が存するかを示
す第１ブランチ経路存在情報を発生する第１経路存在情
報発生器と、前記第１経路存在情報発生器の出力につい
て直列に連結され、及び前記決定ベクトル貯蔵部から出
力する決定ベクトルを受信する複数個のユニットを含
み、前記の複数個のユニットのそれぞれは、前記決定ベ
クトル貯蔵部に出力される決定ベクトルを受信し、受信
された決定ベクトルを用いて、前記トレリスダイヤグラ
ムのそれぞれの現在状態と応ずる以前状態間にブランチ
経路が存するかを示す第２ブランチ経路存在情報を発生
する第２経路存在情報発生器と、前段からの第１ブラン
チ経路存在情報を受信し、それぞれの現在状態に応ずる
第１ブランチ経路存在情報が現在状態と応ずる次の状態
間のブランチ経路が存しないことを示す場合、応ずる経
路削除信号を発生する経路削除信号発生器と、前記第２
ブランチ経路存在情報及び前記経路削除信号発生器によ
り発生された経路削除信号を受信し、現在状態と応ずる
以前状態間にブランチ経路が存しないことを示すため
に、経路削除信号に応じて対応する第２ブランチ経路存
在情報の値を更新する経路存在情報更新器を含む。
ために、トレリスダイヤグラム及び決定ベクトルを用い
て最終生存者経路を決定し、決定された生存者経路に応
ずる復号化されたデータを出力するビタビ復号器におけ
る生存者メモリは、各決定ベクトルが前記トレリスダイ
ヤグラムの各状態と応ずる次の状態間にブランチ経路が
存するかを示す複数個の決定ベクトルを受信し、受信さ
れた決定ベクトルを用いて前記トレリスダイヤグラムの
各状態と応ずる次の状態間にブランチ経路が存するかを
示す第１ブランチ経路存在情報を発生する経路存在情報
発生部と、前記経路存在情報発生部の出力について直列
に連結された複数個のユニットを含み、各ユニットは第
１ブランチ経路存在情報を受信及び貯蔵する経路存在情
報貯蔵器と、前記第１ブランチ経路存在情報を受信し、
それぞれの現在状態に応ずる第１ブランチ経路存在情報
が現在状態と応ずる次の状態間のブランチ経路が存しな
いことを示す場合、応ずる経路削除信号を発生する経路
削除信号発生器と、前記経路存在情報貯蔵器に貯蔵され
た第１ブランチ経路存在情報及び前記経路削除信号発生
器により発生された経路削除信号を受信し、現在状態と
応ずる以前状態間にブランチ経路がないことを示すため
に、経路削除信号に応じて対応する第２ブランチ経路存
在情報の値を更新する経路存在情報更新器を含む。ここ
で第２ブランチ経路存在情報は現在状態と応ずる以前状
態間にブランチ経路が存するかを示す。本発明の目的を
達成するために、ビタビ復号器における他の生存者メモ
リは、各決定ベクトルが前記トレリスダイヤグラムの各
状態と応ずる次の状態間にブランチ経路が存するかを示
す複数個の決定ベクトルを受信及び貯蔵し、決定ベクト
ルが受信される度に貯蔵していた決定ベクトルをシフト
させ出力する決定ベクトル貯蔵部と、前記決定ベクトル
貯蔵部に入力される決定ベクトルを受信し、受信された
決定ベクトルを用いて、前記トレリスダイヤグラムの各
状態と応ずる次の状態間にブランチ経路が存するかを示
す第１ブランチ経路存在情報を発生する第１経路存在情
報発生器と、前記第１経路存在情報発生器の出力につい
て直列に連結され、及び前記決定ベクトル貯蔵部から出
力する決定ベクトルを受信する複数個のユニットを含
み、前記の複数個のユニットのそれぞれは、前記決定ベ
クトル貯蔵部に出力される決定ベクトルを受信し、受信
された決定ベクトルを用いて、前記トレリスダイヤグラ
ムのそれぞれの現在状態と応ずる以前状態間にブランチ
経路が存するかを示す第２ブランチ経路存在情報を発生
する第２経路存在情報発生器と、前段からの第１ブラン
チ経路存在情報を受信し、それぞれの現在状態に応ずる
第１ブランチ経路存在情報が現在状態と応ずる次の状態
間のブランチ経路が存しないことを示す場合、応ずる経
路削除信号を発生する経路削除信号発生器と、前記第２
ブランチ経路存在情報及び前記経路削除信号発生器によ
り発生された経路削除信号を受信し、現在状態と応ずる
以前状態間にブランチ経路が存しないことを示すため
に、経路削除信号に応じて対応する第２ブランチ経路存
在情報の値を更新する経路存在情報更新器を含む。
【００１８】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施形態を詳述する。図５のＡＣＳ部１２
により発生される決定ベクトルにより決定される生存者
経路のうち次の状態に連結されない、すなわち次の状態
と連結されたブランチ経路のない現在状態が存する。従
って、この現在状態に入ってくる生存者経路を取り除け
ば、復号化深さではほとんど一つの生存者経路のみが生
存者メモリに残る。本発明はかかる概念を実現したもの
で、所望の入力を得るためにＡＣＳ部１２を本発明によ
り変更する必要がない利点がある。この本発明を具現し
た実施形態を説明すれば次の通りである。
明の望ましい実施形態を詳述する。図５のＡＣＳ部１２
により発生される決定ベクトルにより決定される生存者
経路のうち次の状態に連結されない、すなわち次の状態
と連結されたブランチ経路のない現在状態が存する。従
って、この現在状態に入ってくる生存者経路を取り除け
ば、復号化深さではほとんど一つの生存者経路のみが生
存者メモリに残る。本発明はかかる概念を実現したもの
で、所望の入力を得るためにＡＣＳ部１２を本発明によ
り変更する必要がない利点がある。この本発明を具現し
た実施形態を説明すれば次の通りである。
【００１９】図１は本発明の一実施形態によるビタビ復
号器の生存者メモリを示した。図１の生存者メモリは経
路存在情報発生部４１と、複数個のユニット４２1、４
２2〜４２Dを含む。各ユニット４２1、４２2〜４２Dは
経路削除信号発生器４３、経路存在情報貯蔵器４４、及
び経路存在情報更新器４５を備える。ユニットの個数Ｄ
は復号化深さにより決定される。そして、ユニットの連
結関係は使用するトレリスダイヤグラム及び後述するユ
ニットの細部構成により決定される。
号器の生存者メモリを示した。図１の生存者メモリは経
路存在情報発生部４１と、複数個のユニット４２1、４
２2〜４２Dを含む。各ユニット４２1、４２2〜４２Dは
経路削除信号発生器４３、経路存在情報貯蔵器４４、及
び経路存在情報更新器４５を備える。ユニットの個数Ｄ
は復号化深さにより決定される。そして、ユニットの連
結関係は使用するトレリスダイヤグラム及び後述するユ
ニットの細部構成により決定される。
【００２０】前述したＡＣＳ部１２により発生される決
定ベクトルは経路存在情報発生部４１に入力される。そ
れぞれの決定ベクトルはビタビ復号器で使用されるトレ
リスダイヤグラムの各状態と対応する以前状態間にブラ
ンチ経路が存するかを示す。経路存在情報発生部４１は
受信される決定ベクトルを用いてトレリスダイヤグラム
の各状態と対応する次の状態間にブランチ経路が存する
かを示すブランチ経路存在情報を発生する。かかる経路
存在情報発生部４１の詳細構成を図６の４−状態トレリ
スダイヤグラムを用いる場合に例えて説明する。
定ベクトルは経路存在情報発生部４１に入力される。そ
れぞれの決定ベクトルはビタビ復号器で使用されるトレ
リスダイヤグラムの各状態と対応する以前状態間にブラ
ンチ経路が存するかを示す。経路存在情報発生部４１は
受信される決定ベクトルを用いてトレリスダイヤグラム
の各状態と対応する次の状態間にブランチ経路が存する
かを示すブランチ経路存在情報を発生する。かかる経路
存在情報発生部４１の詳細構成を図６の４−状態トレリ
スダイヤグラムを用いる場合に例えて説明する。
【００２１】図２は経路存在情報発生部４１が図６に関
連して説明した４−状態トレリスダイヤグラムにより設
計した場合を示す。この場合、経路存在情報発生部４１
は４−状態トレリスダイヤグラムにより許される状態の
それぞれに個別的に対応するブランチ経路存在情報発生
器を備える。第１ブランチ経路存在情報発生器は現在状
態Ｓ０に応ずる決定ベクトルＤＶ１を受信する入力端、
入力端を通して入力する決定ベクトルＤＶ１の値を反転
させ、その結果値を有するブランチ経路存在情報ＰS0 0
を発生するインバータＩＮＶ１及び入力端を通して入力
する決定ベクトルＤＶ１をそのままブランチ経路存在情
報ＰS1 0に出力する出力端を備える。
連して説明した４−状態トレリスダイヤグラムにより設
計した場合を示す。この場合、経路存在情報発生部４１
は４−状態トレリスダイヤグラムにより許される状態の
それぞれに個別的に対応するブランチ経路存在情報発生
器を備える。第１ブランチ経路存在情報発生器は現在状
態Ｓ０に応ずる決定ベクトルＤＶ１を受信する入力端、
入力端を通して入力する決定ベクトルＤＶ１の値を反転
させ、その結果値を有するブランチ経路存在情報ＰS0 0
を発生するインバータＩＮＶ１及び入力端を通して入力
する決定ベクトルＤＶ１をそのままブランチ経路存在情
報ＰS1 0に出力する出力端を備える。
【００２２】第２、第３、及び第４ブランチ経路存在情
報発生器は第１ブランチ経路存在情報発生器と同様な構
造を有する。第２ブランチ経路存在情報発生器は現在状
態Ｓ２に対応する決定ベクトルＤＶ２を受信し、ブラン
チ経路存在情報ＰS1 1、及びインバータＩＮＶ２により
発生されるブランチ経路存在情報ＰS0 1を出力する。第
３ブランチ経路存在情報発生器は現在状態Ｓ１に対応す
る決定ベクトルＤＶ３を受信し、ブランチ経路存在情報
ＰS3 0及びインバータＩＮＶ３により発生されたブラン
チ経路存在情報ＰS2 0を出力する。
報発生器は第１ブランチ経路存在情報発生器と同様な構
造を有する。第２ブランチ経路存在情報発生器は現在状
態Ｓ２に対応する決定ベクトルＤＶ２を受信し、ブラン
チ経路存在情報ＰS1 1、及びインバータＩＮＶ２により
発生されるブランチ経路存在情報ＰS0 1を出力する。第
３ブランチ経路存在情報発生器は現在状態Ｓ１に対応す
る決定ベクトルＤＶ３を受信し、ブランチ経路存在情報
ＰS3 0及びインバータＩＮＶ３により発生されたブラン
チ経路存在情報ＰS2 0を出力する。
【００２３】そして、第４ブランチ経路存在情報発生器
は現在状態Ｓ３に対応する決定ベクトルＤＶ４を受信
し、ブランチ経路存在情報ＰS3 1及びインバータＩＮＶ
４により発生されたブランチ経路存在情報ＰS2 1を出力
する。ブランチ経路存在情報を表現する表記において、
下付は決定ベクトルに対応する以前状態を示し、上付は
以前状態から対応する現在状態へのブランチが上ブラン
チと下ブランチのうちいずれかを示す。前述した表１に
関連した説明と同様に、決定ベクトルは図６における高
い側の状態遷移について値“０”を有し、低い側の状態
遷移について値“１”を有することと定める。すると、
現在状態と対応する決定ベクトル間の関係は次の表２に
示される。
は現在状態Ｓ３に対応する決定ベクトルＤＶ４を受信
し、ブランチ経路存在情報ＰS3 1及びインバータＩＮＶ
４により発生されたブランチ経路存在情報ＰS2 1を出力
する。ブランチ経路存在情報を表現する表記において、
下付は決定ベクトルに対応する以前状態を示し、上付は
以前状態から対応する現在状態へのブランチが上ブラン
チと下ブランチのうちいずれかを示す。前述した表１に
関連した説明と同様に、決定ベクトルは図６における高
い側の状態遷移について値“０”を有し、低い側の状態
遷移について値“１”を有することと定める。すると、
現在状態と対応する決定ベクトル間の関係は次の表２に
示される。
【００２４】
【表２】
【００２５】表２において、二番目の行に表記された
“０”または“１”は対応する以前状態の上側レジスタ
または下側レジスタを指す。そして、ＤＶ１〜ＤＶ４は
決定ベクトルである。従って、現在状態が“００（＝Ｓ
０）”であり決定ベクトル値が“０”なら、以前状態
“００（＝Ｓ０）”の上側レジスタに貯蔵されるブラン
チ経路存在情報（ＰS0 0）は値“１”を有する。現在状
態が“１０（＝Ｓ２）”であり決定ベクトル値が“０”
なら、以前状態“００（＝Ｓ０）”の下側レジスタに貯
蔵されるブランチ経路存在情報ＰS0 1は値“１”を有す
る。従って、決定ベクトルを発生する既存のＡＣＳ部１
２を変更せず本発明を実現しうる。
“０”または“１”は対応する以前状態の上側レジスタ
または下側レジスタを指す。そして、ＤＶ１〜ＤＶ４は
決定ベクトルである。従って、現在状態が“００（＝Ｓ
０）”であり決定ベクトル値が“０”なら、以前状態
“００（＝Ｓ０）”の上側レジスタに貯蔵されるブラン
チ経路存在情報（ＰS0 0）は値“１”を有する。現在状
態が“１０（＝Ｓ２）”であり決定ベクトル値が“０”
なら、以前状態“００（＝Ｓ０）”の下側レジスタに貯
蔵されるブランチ経路存在情報ＰS0 1は値“１”を有す
る。従って、決定ベクトルを発生する既存のＡＣＳ部１
２を変更せず本発明を実現しうる。
【００２６】図２に関連して説明された経路存在情報発
生部４１の構成は図６に示したトレリスダイヤグラムの
構造に基づいたもので、他の構造のトレリスダイヤグラ
ムに適宜に経路存在情報発生部４１を変更するのは当業
者にとって自明である。経路存在情報発生部４１により
発生されたブランチ経路存在情報はユニット４２1の経
路削除信号発生器４３及び経路存在情報貯蔵器４４に入
力される。説明の便利のために、現在入力する決定ベク
トルに対応する時点を“ｊ”と定める。そして、時点ｊ
＋１、ｊ、及びｊ−１に関連してユニット４２1の詳細
構成及び動作を説明する。
生部４１の構成は図６に示したトレリスダイヤグラムの
構造に基づいたもので、他の構造のトレリスダイヤグラ
ムに適宜に経路存在情報発生部４１を変更するのは当業
者にとって自明である。経路存在情報発生部４１により
発生されたブランチ経路存在情報はユニット４２1の経
路削除信号発生器４３及び経路存在情報貯蔵器４４に入
力される。説明の便利のために、現在入力する決定ベク
トルに対応する時点を“ｊ”と定める。そして、時点ｊ
＋１、ｊ、及びｊ−１に関連してユニット４２1の詳細
構成及び動作を説明する。
【００２７】図３は図６に示した４−状態トレリスダイ
ヤグラムにより設計されたユニット４２1の詳細構成を
示す。経路存在情報貯蔵器４４は四つの第１レジスタ４
４１、４４３、４４５、及び４４７と、四つの第２レジ
スタ４４２、４４４、４４６、及び４４８とを備える。
各状態と次の時点の対応する状態間のブランチ経路につ
いて、第１レジスタは上側ブランチ経路に対応するブラ
ンチ経路存在情報を貯蔵し、第２レジスタは下側ブラン
チ経路に対応するブランチ経路存在情報を貯蔵する。経
路存在情報貯蔵器４４は貯蔵していた時点ｊ−１のブラ
ンチ経路存在情報を出力し、経路存在情報発生部４１か
ら新たに入力される時点ｊのブランチ経路存在情報を貯
蔵する。
ヤグラムにより設計されたユニット４２1の詳細構成を
示す。経路存在情報貯蔵器４４は四つの第１レジスタ４
４１、４４３、４４５、及び４４７と、四つの第２レジ
スタ４４２、４４４、４４６、及び４４８とを備える。
各状態と次の時点の対応する状態間のブランチ経路につ
いて、第１レジスタは上側ブランチ経路に対応するブラ
ンチ経路存在情報を貯蔵し、第２レジスタは下側ブラン
チ経路に対応するブランチ経路存在情報を貯蔵する。経
路存在情報貯蔵器４４は貯蔵していた時点ｊ−１のブラ
ンチ経路存在情報を出力し、経路存在情報発生部４１か
ら新たに入力される時点ｊのブランチ経路存在情報を貯
蔵する。
【００２８】経路削除信号発生器４３は時点ｊの状態に
対応するブランチ経路存在情報を受信する。経路削除信
号発生器４３は時点ｊの各状態に対応するブランチ経路
存在情報が時点ｊの状態と時点ｊ＋１の対応する状態間
にブランチ経路が全て存しない場合、時点ｊの該当状態
のための経路削除信号を発生する。時点ｊの状態と時点
ｊ＋１の対応する状態を連結するブランチ経路が存しな
い場合の時点ｊの状態に対するブランチ経路存在情報値
を“０”と表現する場合、時点ｊの各状態に対応するブ
ランチ経路存在情報を合算した値が“０”というのは、
その状態から時点ｊ＋１の対応する状態に連結されたブ
ランチ経路がないことを意味する。
対応するブランチ経路存在情報を受信する。経路削除信
号発生器４３は時点ｊの各状態に対応するブランチ経路
存在情報が時点ｊの状態と時点ｊ＋１の対応する状態間
にブランチ経路が全て存しない場合、時点ｊの該当状態
のための経路削除信号を発生する。時点ｊの状態と時点
ｊ＋１の対応する状態を連結するブランチ経路が存しな
い場合の時点ｊの状態に対するブランチ経路存在情報値
を“０”と表現する場合、時点ｊの各状態に対応するブ
ランチ経路存在情報を合算した値が“０”というのは、
その状態から時点ｊ＋１の対応する状態に連結されたブ
ランチ経路がないことを意味する。
【００２９】従って、合算動作はＯＲ演算子により実現
され、このために経路削除信号発生器４３は状態に個別
的に対応するＯＲ演算子４３１〜４３４を備える。ＯＲ
演算子４３１はブランチ経路存在情報ＰS0 0及びＰS0 1を
論理和演算する。ＯＲ演算子４３２はブランチ経路存在
情報ＰS2 0及びＰS2 1を論理和演算する。ＯＲ演算子４３
３はブランチ経路存在情報ＰS1 0及びＰS1 1を論理和演算
する。そして、ＯＲ演算子４３４はブランチ経路存在情
報ＰS3 0及びＰS3 1を論理和演算する。かかる論理和演算
により得られたブランチ経路存在情報は経路存在情報更
新器４５に供給される。
され、このために経路削除信号発生器４３は状態に個別
的に対応するＯＲ演算子４３１〜４３４を備える。ＯＲ
演算子４３１はブランチ経路存在情報ＰS0 0及びＰS0 1を
論理和演算する。ＯＲ演算子４３２はブランチ経路存在
情報ＰS2 0及びＰS2 1を論理和演算する。ＯＲ演算子４３
３はブランチ経路存在情報ＰS1 0及びＰS1 1を論理和演算
する。そして、ＯＲ演算子４３４はブランチ経路存在情
報ＰS3 0及びＰS3 1を論理和演算する。かかる論理和演算
により得られたブランチ経路存在情報は経路存在情報更
新器４５に供給される。
【００３０】経路存在情報更新器４５は経路存在情報貯
蔵器４４から出力されるブランチ経路存在情報及び経路
削除信号発生器４３により発生された経路削除信号を受
信する。経路存在情報更新器４５は時点ｊ−１のブラン
チ経路存在情報の値を対応する経路削除信号に応じて更
新する。言い換えれば、時点ｊの各状態と時点ｊ−１の
対応する状態間にブランチ経路がない場合、経路存在情
報更新器４５は時点ｊ−１の対応するブランチ経路存在
情報の値を０に変更させる。時点ｊの特定状態と時点ｊ
＋１の対応する状態を連結するブランチ経路が存しない
場合、経路削除信号の値は“０”となる。従って、時点
ｊ−１の各状態について、対応する経路削除信号の値と
対応するブランチ経路存在情報の値を論理積演算するこ
とにより、その状態のための新たなブランチ経路存在情
報が得られる。
蔵器４４から出力されるブランチ経路存在情報及び経路
削除信号発生器４３により発生された経路削除信号を受
信する。経路存在情報更新器４５は時点ｊ−１のブラン
チ経路存在情報の値を対応する経路削除信号に応じて更
新する。言い換えれば、時点ｊの各状態と時点ｊ−１の
対応する状態間にブランチ経路がない場合、経路存在情
報更新器４５は時点ｊ−１の対応するブランチ経路存在
情報の値を０に変更させる。時点ｊの特定状態と時点ｊ
＋１の対応する状態を連結するブランチ経路が存しない
場合、経路削除信号の値は“０”となる。従って、時点
ｊ−１の各状態について、対応する経路削除信号の値と
対応するブランチ経路存在情報の値を論理積演算するこ
とにより、その状態のための新たなブランチ経路存在情
報が得られる。
【００３１】これを実現するため、経路存在情報更新器
４５は時点ｊ−１の各状態について、対応する経路削除
信号の値と対応するブランチ経路存在情報の値を論理積
演算し、その結果を更新されたブランチ経路存在情報に
出力する複数個のＡＮＤ演算子４５１〜４５８を含む。
各ＡＮＤ演算子は入力する経路削除信号と対応ブランチ
経路存在情報を論理積演算し、その結果値を有する新た
なブランチ経路存在情報を発生する。経路存在情報更新
器４５により発生されたブランチ経路存在情報は次のユ
ニットに供給される。
４５は時点ｊ−１の各状態について、対応する経路削除
信号の値と対応するブランチ経路存在情報の値を論理積
演算し、その結果を更新されたブランチ経路存在情報に
出力する複数個のＡＮＤ演算子４５１〜４５８を含む。
各ＡＮＤ演算子は入力する経路削除信号と対応ブランチ
経路存在情報を論理積演算し、その結果値を有する新た
なブランチ経路存在情報を発生する。経路存在情報更新
器４５により発生されたブランチ経路存在情報は次のユ
ニットに供給される。
【００３２】隣接するユニット間の信号線連結関係は図
６に示した４−状態トレリスダイヤグラムに基づき決定
されるもので、前述した説明をよく理解する当業者にと
って自明なので、その具体的な説明は省く。ブランチ経
路存在情報は状態とその状態の決定ベクトルを用いて生
成し得る。従って、決定ベクトルのみを貯蔵し貯蔵され
た決定ベクトルを用いて経路削除動作を行える。この概
念を実現した装置を図４に基づき説明する。
６に示した４−状態トレリスダイヤグラムに基づき決定
されるもので、前述した説明をよく理解する当業者にと
って自明なので、その具体的な説明は省く。ブランチ経
路存在情報は状態とその状態の決定ベクトルを用いて生
成し得る。従って、決定ベクトルのみを貯蔵し貯蔵され
た決定ベクトルを用いて経路削除動作を行える。この概
念を実現した装置を図４に基づき説明する。
【００３３】図４は本発明の他の実施形態によるビタビ
復号器の生存者メモリを示す。図４の生存者メモリは図
６に示した４−状態トレリスダイヤグラムに基づき実現
されたもので、図１の生存者メモリと同様に、ＡＣＳ部
１２により発生された決定ベクトルを用いて経路削除動
作を行う。図４の生存者メモリは決定ベクトル貯蔵部７
１、第１経路存在情報発生器７２及び複数個のユニット
７３1〜７３Dを含む。このユニットの個数Ｄも復号化深
さにより決定される。
復号器の生存者メモリを示す。図４の生存者メモリは図
６に示した４−状態トレリスダイヤグラムに基づき実現
されたもので、図１の生存者メモリと同様に、ＡＣＳ部
１２により発生された決定ベクトルを用いて経路削除動
作を行う。図４の生存者メモリは決定ベクトル貯蔵部７
１、第１経路存在情報発生器７２及び複数個のユニット
７３1〜７３Dを含む。このユニットの個数Ｄも復号化深
さにより決定される。
【００３４】決定ベクトル貯蔵部７１はＡＣＳ部１２か
らの決定ベクトルを貯蔵する。決定ベクトル貯蔵部７１
も決定ベクトルが入力される度に貯蔵していた決定ベク
トルをシフトさせ出力する。従って、決定ベクトル貯蔵
部７１はシフトレジスタを用いて具現される。第１経路
存在情報発生器７２は決定ベクトル貯蔵部７１に入力さ
れる決定ベクトルを受信する。第１経路存在情報発生器
７２は受信された決定ベクトルを用いてトレリスダイヤ
グラムの各状態と対応する次の状態間にブランチ経路が
存するかを示すブランチ経路存在情報を発生する。この
第１経路存在情報発生器７２は図２に関連して説明され
た経路存在情報発生部４１と同様な構成を有するので、
その具体的な説明は省く。
らの決定ベクトルを貯蔵する。決定ベクトル貯蔵部７１
も決定ベクトルが入力される度に貯蔵していた決定ベク
トルをシフトさせ出力する。従って、決定ベクトル貯蔵
部７１はシフトレジスタを用いて具現される。第１経路
存在情報発生器７２は決定ベクトル貯蔵部７１に入力さ
れる決定ベクトルを受信する。第１経路存在情報発生器
７２は受信された決定ベクトルを用いてトレリスダイヤ
グラムの各状態と対応する次の状態間にブランチ経路が
存するかを示すブランチ経路存在情報を発生する。この
第１経路存在情報発生器７２は図２に関連して説明され
た経路存在情報発生部４１と同様な構成を有するので、
その具体的な説明は省く。
【００３５】ユニット７３1〜７３Dは第１経路存在情報
発生器７２の出力について直列に連結され、決定ベクト
ル貯蔵部７１から出力する決定ベクトルを受信する。各
ユニットは第２経路存在情報発生器７４、経路削除信号
発生器７５、及び経路存在情報更新器７６を含む。第２
経路存在情報発生器７４は図２に関連して説明された経
路存在情報発生部４１と同様な構成を有するもので、決
定ベクトル貯蔵部７１から出力される決定ベクトルを受
信する。第２経路存在情報発生器７４は受信された決定
ベクトルを用いてトレリスダイヤグラムの各状態と対応
する次の状態間にブランチ経路が存するかを示すブラン
チ経路存在情報を発生する。
発生器７２の出力について直列に連結され、決定ベクト
ル貯蔵部７１から出力する決定ベクトルを受信する。各
ユニットは第２経路存在情報発生器７４、経路削除信号
発生器７５、及び経路存在情報更新器７６を含む。第２
経路存在情報発生器７４は図２に関連して説明された経
路存在情報発生部４１と同様な構成を有するもので、決
定ベクトル貯蔵部７１から出力される決定ベクトルを受
信する。第２経路存在情報発生器７４は受信された決定
ベクトルを用いてトレリスダイヤグラムの各状態と対応
する次の状態間にブランチ経路が存するかを示すブラン
チ経路存在情報を発生する。
【００３６】経路削除信号発生器７５は経路削除信号発
生器４３と同様な構成を有し、ブランチ経路存在情報を
受信する。経路削除信号発生器７５は各状態に対応する
ブランチ経路存在情報がその状態と対応する次の状態間
のブランチ経路が全て存しないことを示す場合、対応す
る経路削除信号を発生する。この経路削除信号発生器７
５の詳細な動作は図３に関連して説明された経路削除信
号発生器４３と同様である。
生器４３と同様な構成を有し、ブランチ経路存在情報を
受信する。経路削除信号発生器７５は各状態に対応する
ブランチ経路存在情報がその状態と対応する次の状態間
のブランチ経路が全て存しないことを示す場合、対応す
る経路削除信号を発生する。この経路削除信号発生器７
５の詳細な動作は図３に関連して説明された経路削除信
号発生器４３と同様である。
【００３７】複数の経路削除信号発生器のうち、ユニッ
ト７３1の経路削除信号発生器７５は第１経路存在情報
発生器７４から出力するブランチ経路存在情報を受信す
る。次のユニット７３2〜７３Dは前段にあるユニットの
経路存在情報更新器７６から出力するブランチ経路存在
情報を受信する。経路存在情報更新器７６は経路存在情
報発生器７４により発生されたブランチ経路存在情報及
び経路削除信号発生器７５により発生された経路削除信
号を受信する。この経路存在情報更新器７６はブランチ
経路存在情報の値を更新するもので、図３の経路存在情
報更新器４５と同様な動作を行う。
ト７３1の経路削除信号発生器７５は第１経路存在情報
発生器７４から出力するブランチ経路存在情報を受信す
る。次のユニット７３2〜７３Dは前段にあるユニットの
経路存在情報更新器７６から出力するブランチ経路存在
情報を受信する。経路存在情報更新器７６は経路存在情
報発生器７４により発生されたブランチ経路存在情報及
び経路削除信号発生器７５により発生された経路削除信
号を受信する。この経路存在情報更新器７６はブランチ
経路存在情報の値を更新するもので、図３の経路存在情
報更新器４５と同様な動作を行う。
【００３８】図４の生存者メモリはブランチ経路存在情
報を貯蔵しない代わりに、決定ベクトル貯蔵部７１から
印加される決定ベクトルを用いてブランチ経路存在情報
を発生する。従って、１クロック内に決定ベクトル貯蔵
部７１に貯蔵された全ての決定ベクトルについてブラン
チ経路存在情報を更新できない場合が発生することもあ
る。この場合、復号化深さに当たる全ユニットを多数の
ブロックに分割し、ブロック間には以前ブロックで得ら
れたブランチ経路存在情報を貯蔵する別のバッファを使
用する。従って、バッファに貯蔵されたブランチ経路存
在情報と決定ベクトル貯蔵部７１からの決定ベクトルを
用いれば、１クロック内に復号化深さに対する経路削除
動作が行える。前述した実施形態はＧＡ−ＨＤＴＶで使
用される４−状態トレリスダイヤグラムに適宜に構成さ
れた。しかし、他の構造のトレリスダイヤグラムについ
ても本発明を適用できるのは当業者にとって自明であ
る。
報を貯蔵しない代わりに、決定ベクトル貯蔵部７１から
印加される決定ベクトルを用いてブランチ経路存在情報
を発生する。従って、１クロック内に決定ベクトル貯蔵
部７１に貯蔵された全ての決定ベクトルについてブラン
チ経路存在情報を更新できない場合が発生することもあ
る。この場合、復号化深さに当たる全ユニットを多数の
ブロックに分割し、ブロック間には以前ブロックで得ら
れたブランチ経路存在情報を貯蔵する別のバッファを使
用する。従って、バッファに貯蔵されたブランチ経路存
在情報と決定ベクトル貯蔵部７１からの決定ベクトルを
用いれば、１クロック内に復号化深さに対する経路削除
動作が行える。前述した実施形態はＧＡ−ＨＤＴＶで使
用される４−状態トレリスダイヤグラムに適宜に構成さ
れた。しかし、他の構造のトレリスダイヤグラムについ
ても本発明を適用できるのは当業者にとって自明であ
る。
【００３９】
【発明の効果】以上述べたように、本発明による生存者
メモリは簡単な基本構造の反復的な連結のみで構成され
るので、半導体回路で具現し易く出力データの遅延を最
小化しうる。また、次の状態に連結できない生存者経路
を削除する動作を決定ベクトルが入力される度に行うこ
とにより、復号化深さほどの入力についてほぼ実時間で
復号化されたデータを決定しうる。
メモリは簡単な基本構造の反復的な連結のみで構成され
るので、半導体回路で具現し易く出力データの遅延を最
小化しうる。また、次の状態に連結できない生存者経路
を削除する動作を決定ベクトルが入力される度に行うこ
とにより、復号化深さほどの入力についてほぼ実時間で
復号化されたデータを決定しうる。
【図１】 本発明の望ましい一実施形態によるビタビ復
号器の生存者メモリを示す回路図である。
号器の生存者メモリを示す回路図である。
【図２】 ブランチ経路存在情報発生部の細部構成を示
す回路図である。
す回路図である。
【図３】 ブランチ経路存在情報を更新するユニットの
細部構成を示す回路図である。
細部構成を示す回路図である。
【図４】 本発明の他の実施形態によるビタビ復号器の
生存者メモリを示す回路図である。
生存者メモリを示す回路図である。
【図５】 一般のビタビ復号器の細部構成を示したブロ
ック図である。
ック図である。
【図６】 ４−状態トレリス図である。
【図７】 従来の生存者メモリ管理方法を説明するため
の概念図である。
の概念図である。
４１，７２ 経路存在情報発生部 ４３，７４ 経路削除信号発生器 ４４，７５ 経路存在情報貯蔵器 ４５，７６ 経路存在情報更新器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 炯吉 大韓民国京畿道水原市長安區泉川洞300 番地 (56)参考文献 特開 昭63−46819（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 H04N 7/00
Claims (15)
- 【請求項１】 トレリスダイヤグラム及び決定ベクトル
を用いて最終生存者経路を決定し、決定された生存者経
路に応ずる復号化されたデータを出力するビタビ復号器
における生存者メモリにおいて、 各決定ベクトルが前記トレリスダイヤグラムの各状態と
応ずる次の状態間にブランチ経路が存するかを示す複数
個の決定ベクトルを受信し、受信された決定ベクトルを
用いて前記トレリスダイヤグラムの各状態と応ずる次の
状態間にブランチ経路が存するかを示す第１ブランチ経
路存在情報を発生する経路存在情報発生部と、 前記経路存在情報発生部の出力について直列に連結され
た複数個のユニットとを含み、 各ユニットは、第１ブランチ経路存在情報を受信及び貯
蔵する経路存在情報貯蔵器と、 前記第１ブランチ経路存在情報を受信し、それぞれの現
在状態に応ずる第１ブランチ経路存在情報が現在状態と
応ずる次の状態間のブランチ経路が存しないことを示す
場合、応ずる経路削除信号を発生する経路削除信号発生
器と、 前記経路存在情報貯蔵器に貯蔵された第１ブランチ経路
存在情報及び前記経路削除信号発生器により発生された
経路削除信号を受信し、現在状態と応ずる以前状態間に
ブランチ経路がないことを示すために、経路削除信号に
応じて対応する第２ブランチ経路存在情報の値を更新
し、ここで第２ブランチ経路存在情報は現在状態と応ず
る以前状態間にブランチ経路が存するかを示す経路存在
情報更新器とを含むことを特徴とする生存者メモリ。 - 【請求項２】 前記経路存在情報発生部は、前記トレリ
スダイヤグラムにより許される状態のそれぞれに個別的
に応ずる複数個のブランチ経路存在情報発生器を備え、 それぞれのブランチ経路存在情報発生器は、 応ずる決定ベクトルを受信する入力端と、 前記入力端を通して入力する決定ベクトルの値を反転さ
せ、その結果値を有する第１ブランチ経路存在情報を応
ずる以前状態に供給するインバータと、 前記入力端を通して入力する前記決定ベクトルの値を有
する第１ブランチ経路存在情報を応ずる他の以前状態に
供給する出力端を備えることを特徴とする請求項１記載
の生存者メモリ。 - 【請求項３】 前記複数個のユニットは、復号化深さほ
どの個数が存することを特徴とする請求項１記載の生存
者メモリ。 - 【請求項４】 前記経路存在情報貯蔵器は、前記経路削
除信号発生器に印加される第１ブランチ経路存在情報に
応ずる時点の以前時点の第２ブランチ経路存在情報を貯
蔵することを特徴とする請求項１記載の生存者メモリ。 - 【請求項５】 前記経路削除信号発生器は、現在状態と
応ずる次の状態を連結するブランチ経路が存しない時の
第１ブランチ経路存在情報の値を“０”と表現する場
合、現在状態に応ずる第１ブランチ経路存在情報を合算
してその結果値を経路削除信号として出力する合算手段
を含むことを特徴とする請求項４記載の生存者メモリ。 - 【請求項６】 前記合算手段は、第１ブランチ経路存在
情報の値を論理和するＯＲ演算子であることを特徴とす
る請求項５記載の生存者メモリ。 - 【請求項７】 前記経路存在情報更新器は、それぞれの
現状態に応ずる経路削除信号の値と現在状態に応ずる以
前状態に個別的に対応する第２ブランチ経路存在情報の
値を論理積演算して、その結果を更新された第２ブラン
チ経路存在情報として出力する複数のＡＮＤ演算子を含
むことを特徴とする請求項５記載の生存者メモリ。 - 【請求項８】 トレリスダイヤグラム及び決定ベクトル
を用いて最終生存者経路を決定し、決定された生存者経
路に応ずる復号化されたデータを出力するビタビ復号器
における生存者メモリにおいて、 各決定ベクトルが前記トレリスダイヤグラムの各状態と
応ずる次の状態間にブランチ経路が存するかを示す複数
個の決定ベクトルを受信及び貯蔵し、決定ベクトルが受
信される度に貯蔵していた決定ベクトルをシフトさせ出
力する決定ベクトル貯蔵部と、 前記決定ベクトル貯蔵部に入力される決定ベクトルを受
信し、受信された決定ベクトルを用いて、前記トレリス
ダイヤグラムの各状態と応ずる次の状態間にブランチ経
路が存するかを示す第１ブランチ経路存在情報を発生す
る第１経路存在情報発生器と、 前記第１経路存在情報発生器の出力について直列に連結
され、及び前記決定ベクトル貯蔵部から出力する決定ベ
クトルを受信する複数個のユニットとを含み、 前記の複数個のユニットのそれぞれは、 前記決定ベクトル貯蔵部に出力される決定ベクトルを受
信し、受信された決定ベクトルを用いて、前記トレリス
ダイヤグラムのそれぞれの現在状態と応ずる以前状態間
にブランチ経路が存するかを示す第２ブランチ経路存在
情報を発生する第２経路存在情報発生器と、 前段からの第１ブランチ経路存在情報を受信し、それぞ
れの現在状態に応ずる第１ブランチ経路存在情報が現在
状態と応ずる次の状態間のブランチ経路が存しないこと
を示す場合、応ずる経路削除信号を発生する経路削除信
号発生器と、 前記第２ブランチ経路存在情報及び前記経路削除信号発
生器により発生された経路削除信号を受信し、現在状態
と応ずる以前状態間にブランチ経路が存しないことを示
すために、経路削除信号に応じて対応する第２ブランチ
経路存在情報の値を更新し、ここで第２ブランチ経路存
在情報は現在状態と応ずる次の状態間にブランチ経路が
存することを示す経路存在情報更新器とを含むことを特
徴とする生存者メモリ。 - 【請求項９】 前記第１経路存在情報発生器は、前記ト
レリスダイヤグラムにより許される状態のそれぞれに個
別的に応ずる複数個のブランチ経路存在情報発生器を備
え、 それぞれのブランチ経路存在情報発生器は、 前記決定ベクトル貯蔵部に入力される決定ベクトルを受
信する入力端と、 前記入力端を通して入力する決定ベクトルの値を反転さ
せ、その結果値を有する第１ブランチ経路存在情報を応
ずる以前状態に供給するインバータと、 前記入力端を通して入力する決定ベクトルの値を有する
第１ブランチ経路存在情報を応ずる他の以前状態に供給
する出力端とを備えることを特徴とする請求項８記載の
生存者メモリ。 - 【請求項１０】 前記複数個のユニットは、復号化深さ
ほどの個数が存することを特徴とする請求項８記載の生
存者メモリ。 - 【請求項１１】 前記第２経路存在情報貯蔵器は、前記
経路削除信号発生器に印加される第１ブランチ経路存在
情報に応ずる時点の以前時点の第２ブランチ経路存在情
報を発生することを特徴とする請求項８記載の生存者メ
モリ。 - 【請求項１２】 前記第２経路存在情報発生器は、前記
トレリスダイヤグラムにより許される状態のそれぞれに
個別的に応ずる複数個のブランチ経路存在情報発生器を
備え、 それぞれのブランチ経路存在情報発生器は、 前記決定ベクトル貯蔵部からの決定ベクトルを受信する
入力端と、 前記入力端を通して入力する決定ベクトルの値を反転さ
せ、その結果値を有する第１ブランチ経路存在情報を応
ずる以前状態に供給するインバータと、 前記入力端を通して入力する決定ベクトルの値を有する
第１ブランチ経路存在情報を応ずる他の以前状態に供給
する出力端とを備えることを特徴とする請求項８記載の
生存者メモリ。 - 【請求項１３】 前記経路削除信号発生器は、現在状態
と応ずる次の状態を連結するブランチ経路が存しない時
の第１ブランチ経路存在情報の値を“０”と表現する場
合、第１ブランチ経路存在情報を合算してその結果値を
経路削除信号として出力する合算手段を含むことを特徴
とする請求項１２記載の生存者メモリ。 - 【請求項１４】 前記合算手段は、第１ブランチ経路存
在情報の値を論理和するＯＲ演算子であることを特徴と
する請求項１３記載の生存者メモリ。 - 【請求項１５】 前記経路存在情報更新器は、それぞれ
の現状態に応ずる経路削除信号の値と現在状態に応ずる
以前状態に個別的に対応する第２ブランチ経路存在情報
の値を論理積演算して、その結果を更新された第２ブラ
ンチ経路存在情報として出力する複数のＡＮＤ演算子を
含むことを特徴とする請求項１４記載の生存者メモリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004986A KR970063964A (ko) | 1996-02-28 | 1996-02-28 | 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치 |
| KR19964986 | 1996-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041831A JPH1041831A (ja) | 1998-02-13 |
| JP3264855B2 true JP3264855B2 (ja) | 2002-03-11 |
Family
ID=19452000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4648797A Expired - Fee Related JP3264855B2 (ja) | 1996-02-28 | 1997-02-28 | トーレス削除方法を用いるビタビ復号器における生存者メモリ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5796756A (ja) |
| EP (1) | EP0793353A3 (ja) |
| JP (1) | JP3264855B2 (ja) |
| KR (2) | KR970063964A (ja) |
| CN (1) | CN1168571A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141384A (en) * | 1997-02-14 | 2000-10-31 | Philips Electronics North America Corporation | Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder |
| JP3343201B2 (ja) * | 1997-06-12 | 2002-11-11 | 株式会社日立製作所 | 復号回路および情報処理装置 |
| KR100332408B1 (ko) * | 1999-09-14 | 2002-04-13 | 서평원 | 비터비 디코더의 생존경로 메트릭 메모리 장치 |
| US6769090B1 (en) | 2000-08-14 | 2004-07-27 | Virata Corporation | Unified technique for multi-rate trellis coding and decoding |
| US6693975B2 (en) | 2001-01-26 | 2004-02-17 | Virata Corporation | Low-order HDSL2 transmit filter |
| JP3532884B2 (ja) * | 2001-05-18 | 2004-05-31 | 松下電器産業株式会社 | ビタビ復号器 |
| US7076514B2 (en) * | 2001-12-18 | 2006-07-11 | Conexant, Inc. | Method and system for computing pre-equalizer coefficients |
| US7043682B1 (en) * | 2002-02-05 | 2006-05-09 | Arc International | Method and apparatus for implementing decode operations in a data processor |
| WO2003090361A1 (en) * | 2002-04-17 | 2003-10-30 | Thomson Licensing S.A. | A memory management algorithm for trellis decoders |
| US20070230606A1 (en) * | 2006-03-31 | 2007-10-04 | Anders Mark A | Viterbi traceback |
| US20080123210A1 (en) * | 2006-11-06 | 2008-05-29 | Wei Zeng | Handling synchronization errors potentially experienced by a storage device |
| JP5088304B2 (ja) * | 2008-11-27 | 2012-12-05 | 富士通株式会社 | 通信システム |
| US8402342B2 (en) * | 2010-02-26 | 2013-03-19 | Research In Motion Limited | Method and system for cyclic redundancy check |
| US8433004B2 (en) | 2010-02-26 | 2013-04-30 | Research In Motion Limited | Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward |
| CN105479031A (zh) * | 2016-01-29 | 2016-04-13 | 谢拂晓 | 无铅钎料 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280489A (en) * | 1992-04-15 | 1994-01-18 | International Business Machines Corporation | Time-varying Viterbi detector for control of error event length |
| US5537424A (en) * | 1994-08-12 | 1996-07-16 | International Business Machines Corporation | Matched spectral null codes with partitioned systolic trellis structures |
-
1996
- 1996-02-28 KR KR1019960004986A patent/KR970063964A/ko active Search and Examination
-
1997
- 1997-02-22 KR KR1019970005394A patent/KR100197633B1/ko not_active IP Right Cessation
- 1997-02-28 CN CN97111227A patent/CN1168571A/zh active Pending
- 1997-02-28 JP JP4648797A patent/JP3264855B2/ja not_active Expired - Fee Related
- 1997-02-28 EP EP19970301346 patent/EP0793353A3/en not_active Withdrawn
- 1997-02-28 US US08/808,663 patent/US5796756A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1168571A (zh) | 1997-12-24 |
| EP0793353A2 (en) | 1997-09-03 |
| JPH1041831A (ja) | 1998-02-13 |
| EP0793353A3 (en) | 2002-04-17 |
| KR970063963A (ko) | 1997-09-12 |
| KR100197633B1 (ko) | 1999-06-15 |
| KR970063964A (ko) | 1997-09-12 |
| US5796756A (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
| JP3264855B2 (ja) | トーレス削除方法を用いるビタビ復号器における生存者メモリ | |
| KR100195745B1 (ko) | 비터비 복호화기의 가산 비교 선택 장치 | |
| JP3515720B2 (ja) | ビタビ復号器 | |
| EP1135877A4 (en) | COMPONENT DECODER AND ASSOCIATED METHOD IN A MOBILE COMMUNICATION SYSTEM | |
| JPH10107651A (ja) | ビタビ復号装置 | |
| JP2755045B2 (ja) | ビタビ復号器 | |
| JP2000209106A (ja) | 高速ビタビ復号器の最小量のメモリによる実現 | |
| US8566683B2 (en) | Power-reduced preliminary decoded bits in viterbi decoders | |
| US8301990B2 (en) | Programmable compute unit with internal register and bit FIFO for executing Viterbi code | |
| JP2000341140A (ja) | 復号方法及び復号装置 | |
| US20040044947A1 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| US5751734A (en) | Decoding method and apparatus using trace deletion for Viterbi algorithm | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| Chandel et al. | Viterbi decoder plain sailing design for TCM decoders | |
| JP2000341137A (ja) | 復号装置 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| Jung et al. | A new survivor memory management method in viterbi decoders: trace-delete method and its implementation | |
| KR20000049852A (ko) | 비터비복호기 | |
| KR0169777B1 (ko) | 고속 비터비 복호기의 구현을 위한 정규화 방법 및 장치 | |
| JPH10200419A (ja) | ビタビ復号方法および装置 | |
| JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
| KR0140779B1 (ko) | 비터비 복호기 | |
| KR100659777B1 (ko) | 시스톨릭 패스 메모리, 이를 이용한 비터비 디코더의 패스메모리 및 비터비 디코더 | |
| US20020056068A1 (en) | Device and method to carry out a viterbi-algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011120 |
|
| LAPS | Cancellation because of no payment of annual fees |