CN1168571A - 使用踪迹消除方法的维特比译码器的生存者存储器 - Google Patents

使用踪迹消除方法的维特比译码器的生存者存储器 Download PDF

Info

Publication number
CN1168571A
CN1168571A CN97111227A CN97111227A CN1168571A CN 1168571 A CN1168571 A CN 1168571A CN 97111227 A CN97111227 A CN 97111227A CN 97111227 A CN97111227 A CN 97111227A CN 1168571 A CN1168571 A CN 1168571A
Authority
CN
China
Prior art keywords
path
information
state
individual
individual path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97111227A
Other languages
English (en)
Inventor
崔炯辰
赵圣培
郑硕镇
李炯吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1168571A publication Critical patent/CN1168571A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H03M13/4176—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback using a plurality of RAMs, e.g. for carrying out a plurality of traceback implementations simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开一种使用踪迹消除方法的维特比译码器，包括以下部分：路径存在信息发生部；多个单元，该多个单元包括路径存在信息存储器、路径消除信号发生器、路径存在信息更新器。本发明仅以简单的基本结构反复地连接而成，应用半导体电路，能够使输出数据的延迟小。

Description

使用踪迹消除方法的 维特比译码器的生存者存储器
本发明涉及维特比译码器的生存者存储器，尤其是有关这样构成的生存者存储器，即在格码图(Trellis diagram)中，除去通过设有与下一个状态连接的状态连接以前状态的分支路径。
通常在数据通信时，从发射部传送的信号，受在信道上所产生的噪声的影响，变成与原信号不同的信号由接收部接收。所以，数字通信系统为了减少在信号中产生错误而使用纠错码。
利用作为纠错码技术的卷积编码和调制技术获得的TCM信号，由解调器和体现维特比算法的译码器译码。维特比算法不仅进行TCM信号的检测，而且高效地实现MLSE(最大似然连续估计maximum like lihood sequenceestimation)，在卷积码的检测中也使用，其应用范围极宽。该维特比算法作基本最佳译码，是使用格码图使所必需的计算量大幅度减少的计算法。维特比算法通过在各种状态下输入的路径和输入信号的相似性比较，在一种状态下仅存在一条生存者路径(survivor path)。这样的过程随整个格码图时向进行。下面参照图1及图2说明普通的维特比译码器。
图1表示普通维特比译码器。图2表示有4种状态的单位格码图。图2所示的格码图是GA(大联盟Grand-Alliance)-HDTV传输系统的格码图。图2所示的“00”、“10”、“01”及“11”分别表示状态S0、S2、S1及S3。
BMG(分支评价发生器Branch Metric Generator)部11对有关输入数据，用图2的格码图中从特定时刻的状态向下一个时刻的状态转移所产生的分支评价量进行计算。该分支评价量对应于能够向特定时刻的一种状态转移的分支。对应于特定时刻的状态具有能够向下一时刻状态转移的分支，由格码图确定该分支的个数。
接收从BMG部11施加的分支评价量的ACS部12，就有关当前时刻的各状态，确定具有最佳部分路径评价量的生存者路径。具体来说，ASC部12对当前时刻各状态中的各个分支添加与分支评价量相应的状态评价量。由于状态评价量对应于以前时刻的生存者路径，而以前时刻的生存者路径与当前时刻各状态中的单个分支相连接，所以状态评价量是构成以前时刻的生存者路径的分支路径的分支评价量之和。并且，分支评价量是连接相邻时刻的分支所具有的评价量。ACS部12比较由与分支评价量对应的状态评价量之和所得到的部分路径评价量，选择对应于最佳部分路径评价量的部分路径作为对应于当前时刻的该状态的生存者路径。以二进制对称信道(BinarySymmetric Channel)情况为例，生存者路径是具有最小的部分路径评价量的路径，当前时刻的全部状态的每个都具有相应的生存者路径。为便于说明，把“分支”定义为从某一时刻状态能够向下一个时刻状态转移的路径，并且把“分支路径”定义为在生存者路径上的相邻时刻之间的局部生存者路径。
若确定了单个地对应当前时刻的状态的生存者存者路径，则ACS部12向生存者存储器13输出表示重新给各生存者路径追加的分支路径的确定向量。在使用图2所示的格码图情况下，把单个地对应于有效状态转移等确定向量值展示于表1。
[表1]
    以前状态当前状态     00     10     01     11
    00100111     00--     --00     11--     --11
在表1中，确定向量的值是存在于当前状态的值和以前状态的值相交处的值。若确定向量值为0，则表示图2的高侧状态转移，若其值为1，则表示低侧状态转移。从而，根据该确定向量值和当前状态值知道与当前状态连接的以前状态。
生存者存储器13存储从ACS部12输出的确定向量，根据解码深度确定最终生存者路径。用于维特比译码的现有的反向跟踪方法(Trace backmethod)，在输入达到译码深度的确定向量时，使用其确定向量，进行用于得到最终留下的生存者路径的反向跟踪工作，利用反向跟踪，从最后输入的确定向量开始对达到译码深度的输入的确定向量作逆跟踪。利用该反向跟踪过程最后确定被传输的数据。根据图3说明体现反向跟踪方法的生存者存储器13的管理方式。
图3是用于说明根据已有的反向跟踪方法形成的生存者存储器管理方式的简图。维特比算法虽然能以无限长格码图作为对象进行译码，但对此在硬件中难以体现。因此，生存者存储器13如图3所示，被分成写入区域和读出区域。写入区域在连续存储从ACS部12输出的确定向量时使用，读出区域用于使用存储的确定向量值反向跟踪生存者路径的时候。
在读出区域，在进行对生存者路径的反向跟踪工作期间，把新输入的确定向量记录在写入区域上。读出区域被分成合并字区(merge block)和译码字区。通过反向跟踪使合并字区中的具有高概率的生存者路径合并，由这样的合并，推断在译码字区开始译码时的初期状态。在译码字区域中，利用在合并字区中所作的初始状态的推断进行用于译码的反向跟踪，推断译码数据。
为了连续计算对应于输入数据的译码数据，ACS部12计算确定向量的工作和生存者存储器13计算译码数据的工作应以同样的速度进行。下面说明的是满足这样条件的已有的两种结构。“一个指示字反向跟踪结构”利用一个读出指示字进行反向跟踪，并在写入区域写满前结束反向跟踪。“K个指示字反向跟踪结构”利用K个读出指示字，同时对K个生存者路径作反向跟踪。当对一个存储体的写入工作结束时，则开始对该存储体进行反向跟踪，该反向跟踪在其他存储体上独立且连续地进行。
然而，为了管理生存者存储器而采用已有的反向跟踪方法的时候，由于为了确定被译码的数据，必须从最后输入的确定向量开始反向跟踪工作，所以要求存储首先输入的确定向量。因此，最好使用LIFO(后进先出Last-Infirst-out)缓冲器。
一个指示字跟踪结构，为了合并字区及译码字区中的反向跟踪，用于读出区域的读出工作时钟应比用于写入区域的写入工作时钟要快得多。因此，生存者存储器13必然需要多重时钟，所以使高速维特比译码器难以实现。
K个指示字反向跟踪结构需要2K个独立的存储体，由于每个该存储体由称之为“确定深度”的合并字区长度(D)求得大致的D/(K-1)的长度，所以需要大存储容量，并且由于应用多重读出指示字，所以提高了线路的复杂程度。
本发明正是为了解决上述问题而做出的，其目的在于提供一种维特比译码器的生存者存储器，通过进入与下一个状态无连接的状态的以前状态，消除分支路径，以此能够简化硬件设备和减少存储容量。
为了实现上述目的，本发明提供了一种维特比译码器的生存者存储器，使用格码图及确定向量来确定最终生存者路径，输出根据确定的生存者路径的译码后的数据，其特征在于包括以下部分：
路径存在信息发生部，接收多个确定向量、各确定向量表示在所述格码图的各状态和相应的下一个状态之间是否存在分支路径，并利用接收到的确定向量，产生表示在所述格码图的各状态和相应的下一个状态之间是否存在分支路径的第1分支路径存在信息；
多个单元，将所述路径存在信息发生部的输出串联连接；
各个单元包括以下部分：
路径存在信息存储器，接收并存储第1分支路径存在信息；
路径消除信号发生器，接收所述第1分支路径在信息，当对应各当前状态的第1分支路径存在信息表示不存在当前状态和相应的下一个状态之间的分支路径的情况下，产生相应的路径消除信号；
路径存在信息更新器，接收存储于所述路径存在信息存储器中的第1分支路径存在信息和由所述路径消除信号发生器产生的路径消除信号，且由于表示在当前状态和相应的以前状态之间没有分支路径、故根据路径消除信号更新对应的第2分支路径存在信息的值，其中第2分支路径存在信息表示在当前状态和相应的以前状态期之间是否存在分支路径。
为了实现本发明，另外维特比译码器的生存者存储器包括以下部分：
确定向量存储部，接收及存储多个确定向量、各确定向量表示在所述格码图的各状态和相应下一个状态期间分支路径是否存在，每当接收确定向量时将存储的确定向量移位输出；
第1路径存在信息发生器，接收向所述确定向量存储部输入的确定向量，利用接收到的确定向量，产生表示在所述格码图的各状态和对应的下一个状态之间是否存在分支路径的第1分支路径存信息；
多个单元，将所述第1路径存在信息发生器的输出串联连接，并接收从所述确定向量存储部输出的确定向量；
所述多个单元的各个单元包括以下部分：
第2路径存在信息发生器，接收由所述确定向量存储部输出的确定向量，利用接收的确定向量，产生表示在所述格码图的每个当前状态和对应的以前状态期间是否存在分支路径的第2分支路径存在信息；
路径消除信号发生器，接收来自前级的第1分支路径存在信息，当对应各个当前状态的第1分支路径存在信息表示在当前状态和对应的下一个状态之间的分支路径不存在时，产生相应的路径消除信号；
路径存在信息更新器，接收所述第2分支路径存在信息和由所述路径消除信号发生器所产生的路径消除信号，且由于表示在当前状态和相应的以前状态之间不存在分支路径、故根据路径消除信号更新对应的第2分支路径存在信息的值，其中第2分支路径存在信息表示在当前状态和相应的下一个状态之间存在分支路径。
图1是表示一般的维特比译码器构成的方框图；
图2是4种状态的格码图；
图3是说明已有的生存者存储器管理方法的概念图；
图4是表示本发明一个最佳实施例的维特比译码器的生存者存储器的线路图；
图5是表示分支路径存在信息发生部的具体结构的线路图；
图6是表示更新分支路径存在信息的单元具体结构的线路图；
图7是表示本发明其他实施例的维特比译码器的生存者存储器的线路图。
下面参照附图详述本发明的最佳实施例。
由图1的ACS部产生的确定向量所决定的生存者路径内，存在不与下一个状态连接，即不具有与下一个状态连接的分支路径的当前状态。从而，若除去该当前状态中的生存者路径，则在译码深度中几乎仅有一个生存者路径留在生存者存储器中。本发明正是实现了这样的概念，其优点在于，为得到所要求的输入，根据本发明不必变更ACS部12。以下说明体现本发明的实施例。
图4表示本发明一实施例的维特比译码器的生存者存储器。图4的生存者存储器包括路径存在信息发生部41和多个单元421、422～42D。各单元421、422～42D具有路径消除信号发生器43、路径存在信息存储器44及路径存在信息更新器45。单元的个数D由译码深度确定。并且，通过使用的格码图以及后述的单元具体结构确定单元的连接关系。向路径存在信息发生部41输入由上述ACS部12产生的确定向量。各个确定向量表示在维特比译码器中使用的格码图各状态和对应的以前状态期间，分支路径是否存在。路径存在信息发生部41利用接收的确定向量，产生表示在格码图的各状态和对应的下一个状态期间是否存在分支路径的分支路径存在信息。以使用图2所示的4种状态格码图为例说明上述的路径存在信息发生部41的详细构成。
图5表示路径存在信息发生部41利用与图2所示的4种状态格码图进行设计的情况。该情况下，路径存在信息发生部41具有分支路径存在信息发生器，该分支路径存在信息发生器单个地与由4种状态格码图所允许的状态的一种相对应。第1分支路径存在信息发生器具有输入端，接收对应于当前状态S0的确定向量DV1；及输出端，使通过输入端输入的确定向量DV1的值反相，并按原值直接向分支路径存在信息PS10输出确定向量DV1，确定向量DV1是由产生具有上述反相后结果值的分支路径存在信息PS00的反相器INV1及输入端输入的。第2、第3及第4分支路径存在信息发生器具有与第1分支路径存在信息发生器同样的结构。第2分支路径存在信息发生器接收对应于当前状态S2的确定向量DV2，输出分支路径存在信息PS11和由反相器INV2产生的分支路径存在信息PS01。第3分支路径存在信息发生器接收对应于当前状态S1的确定向量DV3，输出分支路径存在信息PS30和由反相器INV3产生的分支路径存在信息PS20。并且，第4分支路径存在信息发生器接收对应于当前状态S3的确定向量DV4，输出分支路径存在信息PS31和由反相器INV4产生的分支路径存在信息PS21。在表现分支路径存在信息的标记中，下标表示对应于确定向量的以前状态，上标表示从以前状态至对应的当前状态的分支是上分支与下分支中的任一个。
同上述表1的相关说明一样，确定向量规定为：在图2中，对高侧的状态转移其值为“0”，对低侧的状态转移其值为“1”。于是，与当前状态对应的确定向量之间的关系如表2所示。
表2
    以前状态当前状态         00         10         01           11
    0     1     0     1     0     1     0     1
00  DV1＝0 PN0 0＝1
    ＝1 PS1 0＝1
10  DV2＝0 PN1 1＝1
    ＝1 PS1 1＝1
01  DV3＝0 PS2 0＝1 PS10＝1
    ＝1
11  DV4＝0 PS2 1＝1
    ＝1 PS2 1＝1
在表2中，在第2行所记的“0”或“1”是指对应的以前状态的上侧寄存器或下侧寄存器。并且，DV1～DV4是确定向量。因此，若当前状态为“00(＝S0)”且确定向量值为“0”，则在以前状态“00(＝S0)”的上侧寄存器中存储的分支路径存在信息(PS00)具有“1”值。若当前状态为“10(＝S2)”且确定向量值为“0”，则在以前状态“00(＝S0)”的下侧寄存器中存储的分支路径存在信息P01具有“1”值。从而，不变更产生确定向量的已有的ACS部，就能实现本发明。
有关图5所述的路径存在信息发生部的构成是基于图2所示的格码图的结构，因此在其他结构的格码图中对路径存在信息发生部41应作相应的变化，这对于普通技术人员来说是显而易见的。
由路径存在信息发生部42产生的分支路径存在信息被输入到单元421的路径消除信号发生器43及路径存在信息存储器44。为便于说明，对应当前输入的确定向量的时刻定为“j”。然后，结合时刻j+1，j及j-1，说明单元421的详细构成及器工作过程。
图6表示利用图2所示的4种状态格码图设计的单元421的详细构成。
路径存在信息存储器44具有四个第1寄存器441、443、445以及447，和四个第2寄存器442、444、446及448。就各状态和对应于下一个时刻的状态之间的分支路径，第一寄存器存储对应于上侧分支路径的分支路径存在信息，第2寄存器存储对应于下侧分支路径的分支路径存在信息。路径存在信息存储器44输出存储的时刻j-1的分支路径存在信息，并存储由路径存在信息发生部41新输入的时刻j的分支路径存在信息。
路径消除信号发生器43接收对应于时刻j状态的分支路径存在信息。当对应时刻j各状态的分支路径存在信息在时刻j的状态和对应时刻j+1的状态期间分支路径完全不存在的情况下，路径消除信号发生器43产生用于对应时刻j的状态的路径消除信号。在连接对应时刻j的状态和对应时刻j+1的状态的分支路径不存在情况下将当对应于时刻j状态的分支路径存在信息值表示为“0”的时候，合算对应于时刻j各状态的分支路径存在信息的值为“0”意味着不存在连接从该状态到对应时刻j+1的状态的分支路径。从而合算工作由OR算子实现，为此，路径消除信号发生器43具有单个地对应各状态的OR算子431～434。OR算子431逻辑或运算分支路径存在信息PS00及PS01。OR算子432对分支路径存在信息PS20及PS21进行逻辑或运算。OR算子433对分支路径存在信息PS10及PS11进行逻辑或运算。并且OR算子434对分支路径存在信息PS30及PS31进行逻辑或运算，并向路径存在信息更新器45提供由这些逻辑或运算得到的分支路径存在信息。
路径存在信息更新器45接收从路径存在信息存储器44输出的分支路径存在信息及由路径消除信号发生器43产生的路径消除信号。路径存在信息更新器45根据对应的路径消除信号更新时刻j-1的分支路径存在信息的值。换言之，在时刻j各状态和对应时刻j-1的状态之间不存在分支路径的情况下，路径存在信息更新器45使对应时刻j-1的分支路径存在信息的值变为“0”。当连接时刻j的特定状态和对应时刻j+1的状态的分支路径不存在的情况下，路径消除信号的值为“0”。因此，对于时刻j-1各状态，通过对相应的路径消除信号的值和对应的分支路径存在信息的值进行逻辑与运算，获得用于该状态的新的分支路径存在信息。为实现这一点，路径存在信息更新器45包括多个AND算子451～458，它们对于时刻j-1的各状态，将相应的路径消除信号的值和对应的分支路径存在信息的值进行逻辑与运算，将该结果输出到被更新的分支路径存在信息中。各AND算子对输入的路径消除信号和相应的分支路径存在信息进行逻辑与运算，产生具有该结果值的新的分支路径存在信息，并向下一个单元提供由路径存在信息更新器45产生的分支路径存在信息。相邻的单元间的信号线连接关系根据图2所示的4种状态格码图确定，对于能较好地理解上述说明的普通技术人员来说是显而易见的，所以对其具体分析从略。
分支路径存在信息是利用状态及其状态的确定向量产生的。因此，只存储确定向量、并利用存储的确定向量能进行路径消除工作。图7说明的是实现此定义的装置。
图7表示根据本发明其它实施例的维特比译码器的生存者存储器。图7的生存者存储器是基于图2所示的4种状态格码图实现的，同图4的生存者存储器一样，使用由ACS部12产生的确定向量进行路径消除工作。图7的生存者存储器包括确定向量存储部71、第1路径存在信息发生器72及多个单元731～73D。该单元的个数也由译码深度确定。
确定向量存储部71存储来自ACS部12的确定向量。确定向量存储部71也使每次输入确定向量时将存储的确定向量移位输出。从而，确定向量存储部71由移位寄存器来实现。第1路径存在信息发生器72接收向确定向量存储部71输入的确定向量。第1路径存在信息发生器72利用接收的确定向量，产生表示在格码图的各种状态和对应的下一个状态之间是否存在分支路径的分支路径存在信息。由于该第1路径存在信息发生器72与图5所示的路径存在信息发生部41的构成相同，所以详细说明从略。
单元731～73D由第1路径存在信息发生器72的输出被串联连接，并接收从确定向量存储部71输出的确定向量。各单元包括第2路径存在信息发生器74，路径消除信号发生器75及路径存在信息更新器76。第2路径存在信息发生器74具有与图5所示的路径存在信息发生部41相同的结构，接收从确定向量存储部71输出的确定向量。第2路径存在信息发生器74利用接收到的确定向量，产生表示在格码图的各状态和对应的下一个状态期间分支路径是否存在的分支路径存在信息。路径消除信号发生器75具有与路径消除信号发生器43相同的结构，并接收分支路径存在信息。当与各状态对应的分支路径存在信息是表示在其状态和对应的下一个状态期间的分支路径都不存在的时候，路径消除信号发生器75产生对应的路径消除信号。该路径消除信号发生器75的详细工作过程与图6所示的路径消除信号发生器43相同。在多个路径消除信号发生器中，单元731的路径消除信号发生器75接收由第1路径存在信息发生器74输出的分支路径存在信息。后面的单元732～73D接收由前级的单元中的路径存在信息更新器76输出的分支路径存在信息。路径存在信息更新器76接收由路径存在信息发生器74产生的分支路径存在信息和由路径消除信号发生器75产生的路径消除信号。该路径存在信息更新器76更新分支路径存在信息的值，与图6所示的路径存在信息更新器45的工作过程相同。
图7的生存者存储器虽然没有存储分支路径存在信息，但使用由确定向量存储部71施加的确定向量产生分支路径存在信息。从而，就有关在一个字区内在确定向量存储部71中存储的所有确定向量，往往还发生不能更新分支路径存在信息的情况。这时，把适合于译码深度的所有单元分成多个字区，在字区之间使用存储着在前面字区得到的分支路径存在信息的其他缓冲器。因此，一旦使用存储在缓冲器中的分支路径存在信息和来自确定向量存储部71的确定向量，能够在一个字区内进行对译码深度的路径消除工作。
上述的实施例的结构对于在GA-HDTV中使用的4种状态格码图来说是适宜的。然而，对于其他结构的格码图也适用本发明，这对普通技术人员来说是显而易见的。
如上所述，本发明的生存者存储器是仅将简单的基本结构反复地连接而成的，所以能够由半导体电路实现且易于实现输出数据的延迟最小化。并且，根据每当输入确定向量时进行消除不能与下一个状态连接的生存者路径的工作，对达到译码深度的输入，能够大体实时地确定被译码的数据。

Claims (15)

1.一种维特比译码器的生存者存储器，使用格码图及确定向量来确定最终生存者路径，输出根据确定的生存者路径的译码后的数据，其特征在于它包括以下部分：
路径存在信息发生部，接收多个确定向量、各确定向量表示在所述格码图的各状态和相应的下一个状态之间是否存在分支路径，并利用接收到的确定向量，产生表示在所述格码图的各状态和相应的下一个状态之间是否存在分支路径的第1分支路径存在信息；
多个单元，将所述路径存在信息发生部的输出串联连接；
各个单元包括以下部分：
路径存在信息存储器，接收并存储第1分支路径存在信息；
路径消除信号发生器，接收所述第1分支路径在信息，当对应各当前状态的第1分支路径存在信息表示不存在当前状态和相应的下一个状态之间的分支路径的情况下，产生相应的路径消除信号；
路径存在信息更新器，接收存储于所述路径存在信息存储器中的第1分支路径存在信息和由所述路径消除信号发生器产生的路径消除信号，且由于表示在当前状态和相应的以前状态之间没有分支路径、故根据路径消除信号更新对应的第2分支路径存在信息的值，其中第2分支路径存在信息表示在当前状态和相应的以前状态期之间是否存在分支路径。
2.如权利要求1所述的生存者存储器，其特征在于所述路径存在信息发生部具有多个分支路径存在信息发生器，所述分支路径存在信息发生器单个地对应于所述格码图所允许的状态的一个；
各分支路径存在信息发生器包括：
输入端，接收相应的确定向量；
反相器，使由所述输入端输入的确定向量值反相，将具有该结果值的第1分支路径存在信息提供给相应的以前状态；
输出端，将具有通过所述输入端输入的所述确定向量的值的第1分支路径存在信息，提供给相应的其它的以前状态。
3.如权利要求1所述的生存者存储器，其特征在于所述多个单元具有达到译码深度的个数。
4.如权利要求1所述的生存者存储器，其特征在于所述路径存在信息存储器存储以前时刻的第2分支信号路径存在信息，所述以前时刻是与施加到所述路径消除信号发生器上的第1分支路径存在信息相对应时刻的以前时刻。
5.如权利要求4所述的生存者存储器，其特征在于所述路径消除信号发生器包括合算部，在连接当前状态和相应的下一个状态的分支路径不存在时的第1分支路径存在信息的值表现为“0”时，合算对应现在状态的第1分支路径存在信息，将其结果值作为路径消除信号而输出。
6.如权利要求5所述的生存者存储器，其特征在于所述合算部是将第1分支路径存在信息的值进行逻辑或运算的OR算子。
7.如权利要求5所述的生存者存储器，其特征在于所述路径存在信息更新器包括多个AND算子，将对应各当前状态的路径消除信号的值和同对应当前状态的以前状态单个对应的第2分支路径存在信息的值作逻辑与运算，把其结果作为更新的第2分支路径存在信息输出。
8.一种维特比译码器的生存者存储器，使用格码图及确定向量来确定最终生存者路径，输出根据确定的生存者路径的译码后的数据，其特征在于包括以下部分：
确定向量存储部，接收及存储多个确定向量、各确定向量表示在所述格码图的各状态和相应下一个状态期间分支路径是否存在，每当接收确定向量时将存储的确定向量移位输出；
第1路径存在信息发生器，接收向所述确定向量存储部输入的确定向量，利用接收到的确定向量，产生表示在所述格码图的各状态和对应的下一个状态之间是否存在分支路径的第1分支路径存信息；
多个单元，将所述第1路径存在信息发生器的输出串联连接，并接收从所述确定向量存储部输出的确定向量；
所述多个单元的各个单元包括以下部分：
第2路径存在信息发生器，接收由所述确定向量存储部输出的确定向量，利用接收的确定向量，产生表示在所述格码图的每个当前状态和对应的以前状态期间是否存在分支路径的第2分支路径存在信息；
路径消除信号发生器，接收来自前级的第1分支路径存在信息，当对应各个当前状态的第1分支路径存在信息表示在当前状态和对应的下一个状态之间的分支路径不存在时，产生相应的路径消除信号；
路径存在信息更新器，接收所述第2分支路径存在信息和由所述路径消除信号发生器所产生的路径消除信号，且由于表示在当前状态和相应的以前状态之间不存在分支路径、故根据路径消除信号更新对应的第2分支路径存在信息的值，其中第2分支路径存在信息表示在当前状态和相应的下一个状态之间存在分支路径。
9.如权利要求8所述生存者存储器，其特征在于所述第1路径存在信息发生器具有多个分支路径存在信息发生器，所述分支路径存在信息发生器单个地对应于所述格码图所允许的状态的一个；
各个分支路径存在信号发生器包括：
输入端，接收由所述确定向量存储部输入的确定向量；
反相器，使由所述输入端输入的确定向量值反相，将具有该结果值的第1分支路径存在信息，提供给相应的以前状态；
输出端，将具有由所述输入端输入的确定向量的值的第1分支路径存在信息，提供给相应的其它的以前状态。
10.如权利要求8所述的生存者存储器，其特征在于所述多个单元具有达到译码深度的个数。
11.如权利要求8所述的生存者存储器，其特征在于所述第2路径存在信息存储器产生以前时刻的第2分支路径存在信息，所述以前时刻是与施加到所述路径消除信号发生器上的第1分支路径存在信息相对应时刻的以前时刻。
12.如权利要求8所述的生存者存储器，其特征在于所述第2路径存在信息发生器具有多个分支路径存在信息发生器，所述分支路径存在信息发生器单个地对应于所述格码图所允许的状态的一个；
各个分支路径存在信号发生器包括：
输入端，接收由所述确定向量存储部输入的确定向量；
反相器，使由所述输入端输入的确定向量值反相，将具有该结果值的第1分支路径存在信息，提供给相应的以前状态；
输出端，将具有由所述输入端输入的确定向量的值的第1分支路径存在信息，提供给相应的其它的以前状态。
13.如权利要求12所述的生存者存储器，其特征在于所述径路消除信号发生器包括合算部，在连接当前状态和相应的下一个状态的分支路径不存在的、第1分支路径存在信息值表现为“0”时，合算第1分支路径存在信息，将其结果值作为路径消除信号而输出。
14.如权利要求13所述的生存者存储器，其特征在于所述合算部是将第1分支路径存在信息的值进行逻辑或运算的OR算子。
15.如权利要求14所述的生存者存储器，其特征在于所述路径存在信息更新器包括多个AND算子，将对应各个当前状态的路径消除信号的值和同对应于当前状态的以前状态单个地对应的第2分支路径存在信息的值进行逻辑与运算，将该结果作为更新的第2分支路径存在信息输出。
CN97111227A 1996-02-28 1997-02-28 使用踪迹消除方法的维特比译码器的生存者存储器 Pending CN1168571A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960004986A KR970063964A (ko) 1996-02-28 1996-02-28 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
KR4986/96 1996-02-28

Publications (1)

Publication Number Publication Date
CN1168571A true CN1168571A (zh) 1997-12-24

Family

ID=19452000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111227A Pending CN1168571A (zh) 1996-02-28 1997-02-28 使用踪迹消除方法的维特比译码器的生存者存储器

Country Status (5)

Country Link
US (1) US5796756A (zh)
EP (1) EP0793353A3 (zh)
JP (1) JP3264855B2 (zh)
KR (2) KR970063964A (zh)
CN (1) CN1168571A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105479031A (zh) * 2016-01-29 2016-04-13 谢拂晓 无铅钎料

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
JP3343201B2 (ja) * 1997-06-12 2002-11-11 株式会社日立製作所 復号回路および情報処理装置
KR100332408B1 (ko) * 1999-09-14 2002-04-13 서평원 비터비 디코더의 생존경로 메트릭 메모리 장치
US6769090B1 (en) 2000-08-14 2004-07-27 Virata Corporation Unified technique for multi-rate trellis coding and decoding
US6693975B2 (en) 2001-01-26 2004-02-17 Virata Corporation Low-order HDSL2 transmit filter
JP3532884B2 (ja) * 2001-05-18 2004-05-31 松下電器産業株式会社 ビタビ復号器
AU2002364572A1 (en) * 2001-12-18 2003-07-09 Globespan Virata Incorporated System and method for rate enhanced shdsl
US7043682B1 (en) * 2002-02-05 2006-05-09 Arc International Method and apparatus for implementing decode operations in a data processor
MXPA04010142A (es) * 2002-04-17 2005-01-25 Thomson Licensing Sa Un algoritmo de administracion de memoria para descodificadores de entramado.
US20070230606A1 (en) * 2006-03-31 2007-10-04 Anders Mark A Viterbi traceback
US20080123210A1 (en) * 2006-11-06 2008-05-29 Wei Zeng Handling synchronization errors potentially experienced by a storage device
JP5088304B2 (ja) * 2008-11-27 2012-12-05 富士通株式会社 通信システム
US8402342B2 (en) * 2010-02-26 2013-03-19 Research In Motion Limited Method and system for cyclic redundancy check
US8433004B2 (en) 2010-02-26 2013-04-30 Research In Motion Limited Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280489A (en) * 1992-04-15 1994-01-18 International Business Machines Corporation Time-varying Viterbi detector for control of error event length
US5537424A (en) * 1994-08-12 1996-07-16 International Business Machines Corporation Matched spectral null codes with partitioned systolic trellis structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105479031A (zh) * 2016-01-29 2016-04-13 谢拂晓 无铅钎料

Also Published As

Publication number Publication date
KR970063964A (ko) 1997-09-12
US5796756A (en) 1998-08-18
EP0793353A2 (en) 1997-09-03
JP3264855B2 (ja) 2002-03-11
JPH1041831A (ja) 1998-02-13
KR970063963A (ko) 1997-09-12
EP0793353A3 (en) 2002-04-17
KR100197633B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
EP3381128B1 (en) Memory management and path sorting in a polar code successive cancellation list decoder
CN1168571A (zh) 使用踪迹消除方法的维特比译码器的生存者存储器
EP0983679B1 (en) Metric sifting in breadth-first decoding of convolutional coded data
JPH10107651A (ja) ビタビ復号装置
US20070266303A1 (en) Viterbi decoding apparatus and techniques
KR20060068168A (ko) 저 복잡도 ｌｄｐｃ복호 장치 및 그 방법
US6810094B1 (en) Viterbi decoder with pipelined parallel architecture
US20150236723A1 (en) Parallel VLSI architectures for constrained turbo block convolutional decoding
CN1808912A (zh) 纠错译码器
JP2007510337A (ja) 移動通信システムのビタビ／ターボ統合デコーダ
KR20020048975A (ko) 비터비 디코더 용 고속 ａｃｓ 유닛
US7590928B2 (en) Apparatus and method for Viterbi decoding
US9793944B2 (en) System and apparatus for decoding tree-based messages
JP2004511162A (ja) チャネルコード化のためのシステム及び方法
WO2003009480A2 (en) Method and apparatus for decoding multi-level trellis coded modulation
US20010054170A1 (en) Apparatus and method for performing parallel SISO decoding
CN1446406A (zh) 在高速acs维特比译码器实现的存储器中有效读取和存储状态量度的方法和设备
US7035356B1 (en) Efficient method for traceback decoding of trellis (Viterbi) codes
US20040044947A1 (en) Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit
CN1311620A (zh) 在维特比译码器中储存线路节拍的方法
CN1309471A (zh) 在支路度量计算处理中具有减少的位数的维特比解码器
CN103986477A (zh) 矢量viterbi译码指令及viterbi译码装置
US6263473B1 (en) Viterbi decoder and Viterbi decoding method
JP4049620B2 (ja) ビットシーケンスを復号するための方法および装置
CN106452461A (zh) 一种通过矢量处理器实现viterbi解码的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication