KR100333336B1 - 비터비 복호기의 역추적 방법 - Google Patents
비터비 복호기의 역추적 방법 Download PDFInfo
- Publication number
- KR100333336B1 KR100333336B1 KR1019990035611A KR19990035611A KR100333336B1 KR 100333336 B1 KR100333336 B1 KR 100333336B1 KR 1019990035611 A KR1019990035611 A KR 1019990035611A KR 19990035611 A KR19990035611 A KR 19990035611A KR 100333336 B1 KR100333336 B1 KR 100333336B1
- Authority
- KR
- South Korea
- Prior art keywords
- evaluation amount
- traceback
- viterbi decoder
- backtracking
- decoded data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000011156 evaluation Methods 0.000 claims description 30
- 230000004083 survival effect Effects 0.000 claims description 13
- 238000004364 calculation method Methods 0.000 claims description 6
- 239000000700 radioactive tracer Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000010295 mobile communication Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
비터비 복호기의 역추적 방법에 있어서, 입력단으로 미리 설정된 개수의 코드워드가 입력되는 동안 한번의 역추적이 이루어지며, 역추적 수행시 미리 설정된 여러개의 복호 데이터를 출력함으로, 비터비 복호기의 역추적 길이를 늘리면서도 복호 속도의 저하를 방지하며 소비전력을 줄인다.
Description
본 발명은 이동통신 분야에서 널리 이용되는 비터비 복호기에 관한 것으로, 특히 우수한 복호 성능을 얻기 위해 역추적 길이를 길게 하고도 복호 속도의 저하를 막을 수 있는 비터비 복호기 역추적 방법에 관한 것이다.
이동통신 채널에서의 잡음으로 인한 오류를 정정하기 위해 일반적으로 비터비 복호기(Viterbi decoder)가 사용된다. 비터비복호기는 길쌈부호(convolutional code)로 부호화된 데이터를 최우(最尤; maximum likelihood)복호기법을 채용한 비터비알고리즘으로 복호화하는 장치이다. 이 비터비복호기는 미리 결정된 부호기의 부호순서와 수신된 데이터의 부호순서를 비교하여 가장 근접한 부호순서의 경로를 선택하고, 이 선택된 경로들로부터 송신된 부호를 복호해 낸다.
도 1은 통상적인 비터비복호기의 블록구성을 보여주는 도면으로서, 지로평가량연산부(Branch Metric Calculation unit: BMC)(10), 가산비교선택부(Add - Compare - Select unit: ACS)(12), 오버플로우제어부(Overflow Control unit)(18), 상태평가량메모리(State Metric Memory: SMM)(19), 패스메모리(Path Memory: PM)(14) 및 역추적부(TraceBack unit: TB)(16)로 구성된다.
수신데이터가 지로평가량연산부(10)에 인가되면, 지로평가량연산부(10)는 인가된 수신데이터와 부호기(encoder)로부터 출력 가능한 미리 설정된 부호순서 간의 근사도를 계산하여 지로평가량(branch metric) BM을 출력한다. 가산비교선택부(12)는 지로평가량연산부(10)에 의해서 계산된 지로평가량과 상태평가량메모리(19)에 저장되어 있던 이전상태의 평가량 OSM을 입력으로 가산 및 비교를 수행하여 송신된 부호순서와 가장 근접한 각 상태의 생존경로를 선택하고, 그 생존경로의 상태평가량 NSM을 계산한다. 상기 선택된 생존경로 정보는 패스메모리(14)에 저장되고, 상기 계산된 상태평가량 NSM은 오버플로우제어부(18)를 통해 상태평가량메모리(19)에저장된다. 오버플로우제어부(18)는 상태평가량메모리(19)의 오버플로우를 방지하기 위해 모든 상태에 대한 가산 비교 선택이 수행된 후의 모든 평가량에서 가장 작은 상태평가량을 빼준다.
역추적부(16)는 패스메모리(14)에 저장된 생존경로 정보를 이용해서 송신부호기의 송신데이터와 가장 근접한 경로를 찾아내어 복호화된 데이터를 출력한다.
비터비복호화 처리에서, 수신된 데이터중 하나의 심볼당 총 상태수 N은 2K-1(여기서, K는 구속장(constraint length))으로 정의된다. 각 상태의 생존경로를 선택하고, 그 생존경로의 상태평가량을 계산하는 도 1의 가산비교선택부(12)는 심볼당 총 상태수 N만큼이 구비되었을 때 그 처리속도가 가장 빠르게 된다. 이는 하나의 심볼에 대해서 N개의 가산비교선택기가 동시에 가산비교선택의 연산을 수행하기 때문이다. 복호화 처리속도의 관점에는, N개의 상태수를 가지는 심볼에 대한 가산비교선택의 연산을 N개의 가산비교선택기들을 사용하는 것이 바람직하다. 그렇지만 N이 클 경우 N개의 가산비교선택기가 구비된 가산선택비교부를 하드웨어로 구현한다는 것은 실제로 불가능하다. 그것은 그 구현되는 하드웨어가 너무나 복잡하고 방대하기 때문이다. 그러므로 상태수 N이 큰값일 경우 가산비교선택기의 개수를 적절히 선택할 필요성이 있다.
부호분할 다원접속방식(CDMA: Code Division Multiple Access)시스템에서는 일반적으로 하나의 가산비교선택기로 구성된 비터비복호기(SVD: Serial Viterbi Decoder)를 사용하고 있다. 일반적으로 부호분할 다원접속방식 시스템에서는 구속장 K가 9인 길쌈부호를 사용하기 때문에 상태 수는 29-1=256개가 된다. 부호분할 다원접속방식 시스템은 하나의 가산비교선택기에서 한 채널당 256개의 상태에 대한 가산과 비교 및 선택을 수행함으로써 다수의 채널을 처리할 경우에 그 연산량에 의해서 복호 처리속도가 떨어지게 된다. 즉, 하나의 가산비교선택기로 구성된 비터비복호기는 하드웨어 구현이 간단하다는 장점이 있는 반면 처리속도가 매우 느린 단점이 있다.
이러한 단점을 해소하기 위한 기술이, 1990년 본원 출원인에 의해서 대한민국에 특허출원된 출원번호 제20808호(발명의 명칭: 상태평가량 기억장치)에 자세히 개시되어 있다. 상기 기술은 가산비교선택기를 하나만 사용하는 일반적인 비터비복호기에서 상태평가량의 빠른 입출력처리를 수행하는 것이다.
한편 고속처리 가능한 비터비 복호기 구현시 4개의 가산비교선택기를 사용하도록 하는 기술이 본원 발명자에 의해 발명되고 본원 출원인에게 양도되어 대한민국에 선출원된 특허 96-7208호(발명의 명칭: 바이터비 복호기의 가산비교 선택장치)에 자세히 개시되어 있다. 선출원된 특허 96-7208호는 4개의 가산비교선택기를 사용한 연산 처리를 구현하여 복호 처리속도를 향상 시켰다.
이동통신 단말기의 경우 휴대의 용이성을 위해 저전력 설계가 필수적이며 따라서 저전력 비터비 복호기 구조가 필요하다. 비터비 복호기에서 소모되는 전력중 많은 비중을 차지하고 있는 부분은 뎃셈, 비교, 그리고 선택(add-compare-select; ACS)연산과 메모리 천이에 의해 발생되는 동적전력(dynamic power)이다. 그렇지만도 1에 도시된 통상적인 비터비 복호기 및 상기 일예로 언급한 특허들에서는 하나의 데이터가 입력되면 가산 비교 선택부(12)는 모든 상태에 대해서 가산 비교 선택 연산을 수행하므로 많은 데이터의 천이가 발생하여 전력 소모가 많아진다.
따라서 본 발명의 목적은 비터비 복호기의 역추적 길이를 늘리면서도 복호 속도의 저하를 방지하며 소비전력을 줄이는 역추적 방법을 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 수신데이터와 부호기로부터 출력 가능한 미리 설정된 부호순서 간의 근사도를 계산하여 지로평가량을 출력하는 지로평가량연산부와, 지로평가량과 이전의 상태평가량을 입력으로 가산비교선택연산을 수행하여 상태평가량 및 송신된 부호순서와 가장 근접한 각 상태의 생존경로를 출력하는 가산비교선택부와, 상태평가량을 저장하는 상태평가량메모리와, 생존경로를 저장하는 패스메모리와, 패스메모리에 저장된 생존경로를 이용해서 송신부호기의 송신데이터와 가장 근접한 경로를 찾아내어 복호화된 데이터를 출력하는 역추적부로 구성되는 비터비 복호기의 역추적 방법에 있어서, 입력단으로 미리 설정된 개수의 코드워드가 입력되는 동안 한번의 역추적이 이루어지며, 역추적 수행시 미리 설정된 여러개의 복호 데이터를 출력함을 특징으로 한다.
도 1은 비터비 복호기의 블록 구성도,
도 2는 일반적인 비터비 복호기의 역추적 방식과 패스메모리를 설명하기 위한 도면
도 3은 일반적인 비터비 복호기의 복호 연산 방식의 일 예시도
도 4는 일반적인 비터비 복호기의 복호 연산 방식의 다른 예시도
도 5는 본 발명의 일 실시예에 따른 비터비 복호기의 역추적 방식과 패스메모리를 설명하기 위한 도면
도 6은 본 발명의 일 실시예에 따른 비터비 복호기의 복호 연산 방식의 예시도
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.먼저 본 발명이 적용되는 비터비복호기는 도 1에 도시된 바와 유사한 구조를 가진다. 도 1을 참조하면, 본 발명이 적용되는 비터비복호기는 지로평가량연산부(Branch Metric Calculation unit: BMC)(10), 가산비교선택부(Add - Compare - Select unit: ACS)(12), 오버플로우제어부(Overflow Control unit)(18), 상태평가량메모리(State Metric Memory: SMM)(19), 패스메모리(Path Memory: PM)(14) 및 역추적부(TraceBack unit: TB)(16)로 구성된다.상기 지로평가량연산부(10)는 입력되는 부호어와 각 가지(branch)의 부호어와의 유클리드 거리를 계산하여 지로평가량(Branch Metric, BM)을 구한다. 가산비교선택부(12)는 확률이 높은 경로를 선택하고 상태평가량메모리(19)의 각 상태값을 갱신한다. 이때 선택한 생존경로 정보는 패스메모리(14)에 저장된다. 역추적부(16)는 상기 가산비교선택부(12)의 패스메모리(14)에 저장된 정보를 바탕으로 송신된 원래 경로와 같을 확률이 높은 경로를 역추적하여 복호한다.
이동통신 시스템에 주로 사용되는 길쌈부호화의 구속장 K는 9이다. 이를 비터비 복호기를 사용하려면 가산비교선택기(12)를 상태수 만큼인 2^(K-1)개를 사용하여야 하나 하드웨어의 크기가 상당히 증가한다. 일반적으로 이보다 작은 개수(2^n개 여기서 n(K-1))를 사용하여 순차적으로 몇번에 걸쳐서 연산한다. 이때 하나의 코드워드가 입력될 때 필요한 가산비교선택 연산수는 2^(K- n-1)이다. 이 연산이 수행되는 동안 동시에 역추적을 수행하여 복호 데이터를 얻는다. 종래의 역추적 수행은 역추적 길이만큼의 연산이 필요하며 한번의 역추적에 대해서는 하나의 복호 데이터를 얻는다.
예를 들어, K=9이고 가산비교선택기(12)의 개수가 4이고 역추적부(16)의 역추적 길이가 64라면 하나의 코드워드가 입력될 때마다 64번의 가산비교선택 연산이 순차적으로 일어나야 하고 64번의 역추적 연산이 순차적으로 일어나야 한다. 따라서 가산비교선택 연산과 역추적 연산의 횟수가 같아지므로 같은 동작 클럭을 사용하여 상호 지연없이 복호를 수행할 수 있다. 그런데 역추적의 길이를 128로 해야 할 경우, 역추적에 128번의 연산이 필요하므로 같은 동작 클럭을 사용하면 가산비교 연산이 64번 일어난 후 나머지 역추적연산이 진행되는 64 클럭동안은 정지해야 한다. 따라서 복호 속도가 1/2로 저하된다. 이러한 지연을 없애기 위해 역추적부의 동작 클럭을 2배로 하면 되나 이는 소비 전력의 증가를 야기 시킨다.
비터비 복호기는 입력 코드워드를 받아 패스 평가량 연산을 수행한 후 모든 상태에 대한 가산비교선택 연산을 수행하여 모든 상태에 대한 패스 선택 신호를 패스메모리(14)에 저장한다. 역추적 길이만큼 패스 선택 신호를 저장하려면 매 입력 코드워드마다 저장된 패스 선택 신호를 이용, 역추적을 수행하여 하나의 복호 데이터를 출력 시킨다. 도 2에 도시된 바와 같이 역추적을 수행하는 도중 가산비교선택부(12)에서 출력되는 패스선택신호(24)는 지속적으로 패스메모리(14)에 저장된다. 도 2에서 참조부호 22는 복호 데이터를 나타내며, 참조부호 26은 역추적동안 새로이 저장되는 패스 선택신호를 나타낸다. 역추적 길이는 길면 길수록 좋은 성능을 나타내나 패스메모리(14)의 증가로 인해 하드웨어의 크기가 증가한다. 비터비 복호기의 역추적 길이는 일반적으로 K의 5~6배를 사용해야 이론적인 복호 성능에 가까워진다고 알려져 있다. 그런데, 펑크처링(puncturing)된 데이터의 복호에는 이보다 더욱 긴 역추적 길이를 요구한다. 역추적 길이의 증가는 역추적 연산횟수를 증가시킨다.
예를 들어 길쌈 부호의 구속장 K가 9이고 가산비교선택기를 4개 사용하고 역추적 길이를 64로 한다면 가산비교선택 연산과 역추적 연산의 수행은 도 3에 개시된 바와 같다. 도 3의 (a)는 코드워드 입력을 나타내며, (b)는 가산비교선택 연산, (c)은 역추적 연산, (d)은 복호 데이터를 나타낸다. K=9이므로 총 상태수는 256이고 가산비교선택기가 4개이므로 가산비교선택 연산은 256/4=64회 수행되어야 한다. 따라서 가산비교선택 연산과 역추적 연산이 연속적으로 끊김없이 수행될 수 있다.하드웨어로 설계한다면 하나의 입력 코드워드에 대해 총 64클럭이 필요하게 된다. 그런데 역추적 길이를 128로 한다면 가산비교선택 연산수는 변하지 않는 반면 한번의 역추적에 필요한 연산이 128로 증가되어 도 4에 나타난 바와 같이 64번의 가산비교선택 연산후 역추적이 끝날때까지 64번의 연산시간을 대기하고 있어야 한다. 도 4의 (a)는 코드워드 입력을 나타내며, (b)는 가산비교선택 연산, (c)은 역추적 연산, (d)은 복호 데이터를 나타낸다.
본 발명에서는 상기 역추적부(16)에서의 한번의 역추적 수행을 통해 여러개의 복호 데이터를 출력시킨다. 도 5및 도 6에 도시된 바와 같이 두개의 입력 코드워드 시간동안, 즉 128 가산비교선택 연산 동안 한번의 역추적을 수행하여 마지막 연속 2개의 데이터를 복호 데이터로 출력시킨다. 도 5에서 참조부호 54는 저장된 패스 선택신호를 나타내며, 참조부호 52는 복호 데이터, 참조부호 56은 역추적동안 새로이 저장되는 패스 선택신호를 나타낸다. 도 6의 (a)는 코드워드 입력을 나타내며, (b)는 가산비교선택 연산, (c)은 역추적 연산, (d)은 복호 데이터를 나타낸다.
상기 도 5 및 도 6에 개시된 본 발명에서 엄밀하게는 2개의 복호 데이터는 서로 다른 역추적 길이를 갖는다. 두개의 복호 데이터 중 앞서 출력되는 복호 데이터의 역추적 길이는 127이로 마지막으로 출력되는 복호 데이터의 역추적 길이는 128이다. 그러나 이는 역추적 길이가 충분히 크다고 가정하면 이러한 차이는 복호 성능에 크게 영향을 미치지 않는다. 만약 역추적 길이를 256으로 한다면 4개의 입력 코드워드 시간동안, 즉 256 가산비교선택 연산동안 한번의 역추적을 수행하여 마지막 연속 4개의 데이터를 복호 데이터로 출력시킨다.예를 들어, 도 6의 (b)에 도시된 바와 같이 가산비교선택부(12)에서 64회 연산이 두번 수행될 동안, 역추적부(16)의 128회의 역추적 연산이 (c)에 개시된 바와 같이 한번 수행되어 2개의 복호 데이터 출력된다.상기와 같은 구성에 의해 본 발명의 특징에 따른 비터비 복호기의 역추적이 이루어질 수 있다.
한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구의 범위의 균등한 것에 의하여 정하여져야 할 것이다.
상기한 바와 같이 본 발명은 비터비 복호기의 역추적 방법에 있어서, 입력단으로 미리 설정된 개수의 코드워드가 입력되는 동안 한번의 역추적이 이루어지며, 역추적 수행시 미리 설정된 여러개의 복호 데이터를 출력함으로, 비터비 복호기의 역추적 길이를 늘리면서도 복호 속도의 저하를 방지하며 소비전력을 줄일 수 있다.
Claims (3)
- 수신데이터와 부호기로부터 출력 가능한 미리 설정된 부호순서 간의 근사도를 계산하여 지로평가량을 출력하는 지로평가량연산부와, 지로평가량과 이전의 상태평가량을 입력으로 가산비교선택연산을 수행하여 상태평가량 및 송신된 부호순서와 가장 근접한 각 상태의 생존경로를 출력하는 가산비교선택부와, 상태평가량을 저장하는 상태평가량메모리와, 생존경로를 저장하는 패스메모리와, 패스메모리에 저장된 생존경로를 이용해서 송신부호기의 송신데이터와 가장 근접한 경로를 찾아내어 복호화된 데이터를 출력하는 역추적부로 구성되는 비터비 복호기의 역추적 방법에 있어서,입력단으로 미리 설정된 개수의 코드워드가 입력되는 동안 한번의 역추적이 이루어지는 과정과,상기 역추적 수행시 미리 설정된 여러개의 복호 데이터를 출력하는 과정을 가짐을 특징으로 하는 역추적 방법.
- 제1항에 있어서, 상기 입력단으로 입력되는 코드워드가 개수가 두개인 경우에, 상기 역추적 수행시 마지막 연속 두개의 복호 데이터를 출력함을 특징으로 하는 역추적 방법.
- 제1항에 있어서, 상기 입력단으로 입력되는 코드워드가 개수가 4개인 경우에, 상기 역추적 수행시 마지막 연속 4개의 복호 데이터를 출력함을 특징으로 하는 역추적 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990035611A KR100333336B1 (ko) | 1999-08-26 | 1999-08-26 | 비터비 복호기의 역추적 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990035611A KR100333336B1 (ko) | 1999-08-26 | 1999-08-26 | 비터비 복호기의 역추적 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010019278A KR20010019278A (ko) | 2001-03-15 |
KR100333336B1 true KR100333336B1 (ko) | 2002-04-18 |
Family
ID=19608757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990035611A KR100333336B1 (ko) | 1999-08-26 | 1999-08-26 | 비터비 복호기의 역추적 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100333336B1 (ko) |
-
1999
- 1999-08-26 KR KR1019990035611A patent/KR100333336B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010019278A (ko) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
KR100580160B1 (ko) | 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기 | |
JP3677257B2 (ja) | 畳込み復号装置 | |
US5881075A (en) | Viterbi decoder | |
US5446746A (en) | Path memory apparatus of a viterbi decoder | |
JPH09232973A (ja) | ビタビ復号器 | |
US5878092A (en) | Trace-back method and apparatus for use in a viterbi decoder | |
US6408420B1 (en) | Viterbi decoding method and apparatus thereof | |
JP3924093B2 (ja) | ビタビ復号器および送信装置 | |
EP1650874A1 (en) | Viterbi decoder | |
EP3996285A1 (en) | Parallel backtracking in viterbi decoder | |
KR100437697B1 (ko) | 다수준 격자부호변조방식의 복호 방법 및 장치 | |
US6697442B1 (en) | Viterbi decoding apparatus capable of shortening a decoding process time duration | |
KR100737648B1 (ko) | 비터비 복호장치 및 비터비 복호방법 | |
KR100387089B1 (ko) | 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더 | |
KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
KR100333336B1 (ko) | 비터비 복호기의 역추적 방법 | |
US7225393B2 (en) | Viterbi decoder and Viterbi decoding method | |
US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
US6411663B1 (en) | Convolutional coder and viterbi decoder | |
KR0180303B1 (ko) | 비터비 디코더의 정규화 방법 및 장치 | |
Chandel et al. | Viterbi decoder plain sailing design for TCM decoders | |
JP4295871B2 (ja) | 誤り訂正復号器 | |
KR100726171B1 (ko) | 비터비 복호 장치 및 방법 | |
JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080328 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |