KR100726171B1 - 비터비 복호 장치 및 방법 - Google Patents
비터비 복호 장치 및 방법 Download PDFInfo
- Publication number
- KR100726171B1 KR100726171B1 KR1020050097676A KR20050097676A KR100726171B1 KR 100726171 B1 KR100726171 B1 KR 100726171B1 KR 1020050097676 A KR1020050097676 A KR 1020050097676A KR 20050097676 A KR20050097676 A KR 20050097676A KR 100726171 B1 KR100726171 B1 KR 100726171B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- path
- unit
- bit string
- branch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3916—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding for block codes using a trellis or lattice
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
- H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (15)
- 채널로부터 길쌈 부호 방식의 부호화 비트열을 수신하는 수신 버퍼부;상기 수신 버퍼부로부터 부호화 단위에 해당되는 부호화 비트열을 입력받아 상기 부호화 비트열에 상기 부호화 비트열의 일부 또는 전부를 1회 이상 순환적으로 추가한 확장된 부호화 비트열을 생성하는 수신 비트열 확장부;상기 확장된 부호화 비트열을 입력받아 레지스터 교환 방식의 비터비 복호를 수행하여 복호 데이터를 출력하는 비터비 복호부;상기 복호 데이터에서 상기 부호화 단위에 해당하는 개수의 말단 비트열을 선택하여 출력하는 말단 비트열 선택부; 및상기 말단 비트열의 순서를 재정렬하여 최종 복호 데이터를 생성하는 재정렬부를 포함하는 비터비 복호 장치.
- 제1항에 있어서,상기 비터비 복호부는,상기 확장된 부호화 비트열과 0 및 1의 대표값과의 거리값을 통해 상태 천이 과정에서 발생하는 모든 가지에 대해 가지값을 계산하는 가지값 계산부;상기 트렐리스 상에서 선택되는 경로에 대한 경로값을 저장하는 경로값 저장부;상기 송신단 길쌈 부호화기의 상태의 개수에 해당하는 수의 교환 레지스터를 포함하는 교환 레지스터 블록부;상기 경로값 저장부로부터의 이전 상태의 경로값과 상기 가지값 계산부로부터의 가지값을 더하여 현재 상태에 이르는 각 가지로부터의 경로값을 계산하고, 현재 상태에 이르는 각 가지로부터의 경로값의 비교 결과를 상기 교환 레지스터 블록부의 현재 상태에 해당하는 교환 레지스터에 저장하고, 상기 비교 결과에 따라 선택되는 경로의 경로값을 상기 경로값 저장부에 저장하는 ACS 연산부;상기 경로값 저장부에 저장된 경로값 중 최소의 경로값에 해당하는 상태인 최적 상태를 추출하는 최적 상태 판단부; 및상기 교환 레지스터 블록부가 포함하는 교환 레지스터 중에서 상기 최적 상태에 해당하는 교환 레지스터에 저장된 값을 상기 말단 비트열 선택부에 출력하는 출력 레지스터 선택부를 포함하는 비터비 복호 장치.
- 제2항에 있어서,상기 교환 레지스터는 상기 부호화 단위보다 적은 수의 단위 레지스터를 포함하고,상기 출력 레지스터 선택부는 상기 교환 레지스터가 포함하는 단위 레지스터 수 만큼의 복호가 완료될 때마다 상기 최적 상태에 해당하는 교환 레지스터에 저장된 값을 출력하는 비터비 복호 장치.
- 제2항에 있어서,상기 비터비 복호부는 트랠리스를 진행해 나감에 따라 누적되는 경로값의 오버플로우를 막는 정규화 인자를 생성하는 정규화 인자 생성부를 더 포함하고,상기 ACS 연산부는 상기 정규화 인자를 통해 이전 상태의 경로값을 정규화하는 비터비 복호 장치.
- 제4항에 있어서,상기 정규화 인자 생성부는 이전 상태의 경로값 중에 최소의 경로값으로 정규화 인자를 생성하고,상기 ACS 연산부는 이전 상태의 경로값에서 상기 정규화 인자를 감산하는 비터비 복호 장치.
- 제2항 내지 제5항 중 어느 한 항에 있어서,상기 ACS 연산부는 현재 상태에 이르는 각 가지로부터의 경로값이 상기 경로값 저장부의 메모리 공간보다 큰 경우 상기 메모리 공간이 수용가능한 최대치로 상기 경로값을 변경하는 비터비 복호 장치.
- 제2항에 있어서,상기 가지값 계산부는,상기 수신 비트열 확장부로부터 입력받은 부호화 비트열과 0 및 1의 대표값과의 거리값을 계산하는 거리 계산부;상기 거리 계산부에서 계산된 거리값을 통해 상태 천이 과정에서 발생하는 모든 가지값을 생성하는 가지값 덧셈부를 포함하는 비터비 복호 장치.
- 제7항에 있어서,상기 가지값 계산부는,상기 가지값 덧셈부에서 생성된 가지값을 저장하는 가지값 저장부를 더 포함하는 비터비 복호 장치.
- a) 채널로부터 길쌈 부호 방식의 부호화 비트열을 수신하는 단계;b) 상기 부호화 비트열을 부호화 단위로 입력받아 상기 부호화 비트열에 상기 부호화 비트열의 일부 또는 전부를 1회 이상 순환적으로 추가한 확장된 부호화 비트열을 생성하는 단계;c) 상기 확장된 부호화 비트열을 입력받아 레지스터 교환 방식의 비터비 복호를 수행하여 복호 데이터를 출력하는 단계;d) 상기 복호 데이터에서 상기 부호화 단위에 해당하는 개수의 말단 비트열을 선택하여 출력하는 단계; 및e) 상기 말단 비트열의 순서를 재정렬하여 최종 복호 데이터를 생성하는 단계를 포함하는 비터비 복호 방법.
- 제9항에 있어서,상기 c) 단계는,상기 확장된 부호화 비트열과 0 및 1의 대표값과의 거리값을 통해 상태 천이 과정에서 발생하는 모든 가지에 대해 가지값을 계산하는 단계;상기 가지값과 이전 상태의 경로값을 더하여 현재 상태에 이르는 각 가지로부터의 경로값을 계산하고 현재 상태에 이르는 각 가지로부터의 경로값의 비교 결과를 현재 상태에 해당하는 교환 레지스터에 저장하는 단계;상기 경로값 중 최소의 경로값에 해당하는 상태인 최적 상태를 추출하는 단계; 및상기 최적 상태에 해당하는 교환 레지스터에 저장된 값을 출력하는 단계를 포함하는 비터비 복호 방법.
- 제10항에 있어서,상기 교환 레지스터는 상기 부호화 단위보다 적은 수의 단위 레지스터를 포함하고,상기 교환 레지스터에 저장된 값을 출력하는 단계는 상기 교환 레지스터가 포함하는 단위 레지스터 수 만큼의 복호가 완료될 때마다 상기 최적 상태에 해당하는 교환 레지스터에 저장된 값을 출력하는 비터비 복호 방법.
- 제10항에 있어서,상기 c) 단계는트랠리스를 진행해 나감에 따라 누적되는 경로값의 오버플로우를 막는 정규화 인자를 생성하는 단계;상기 정규화 인자를 통해 이전 상태의 경로값을 정규화하는 단계를 더 포함하는 비터비 복호 방법.
- 제12항에 있어서,상기 정규화 인자는 이전 상태의 경로값 중에 최소의 경로값이고,상기 정규화하는 단계는 이전 상태의 경로값에서 상기 정규화 인자를 감산하는 비터비 복호 방법.
- 제10항에 있어서,상기 c) 단계는 현재 상태에 이르는 각 가지로부터의 경로값이 상기 경로값을 저장하는 메모리 공간보다 큰 경우 상기 메모리 공간이 수용가능한 최대치로 상기 경로값을 변경하는 단계를 더 포함하는 비터비 복호 방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/529,412 US7765459B2 (en) | 2005-09-28 | 2006-09-28 | Viterbi decoder and viterbi decoding method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050090358 | 2005-09-28 | ||
KR1020050090358 | 2005-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070035912A KR20070035912A (ko) | 2007-04-02 |
KR100726171B1 true KR100726171B1 (ko) | 2007-06-11 |
Family
ID=38158351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050097676A KR100726171B1 (ko) | 2005-09-28 | 2005-10-17 | 비터비 복호 장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100726171B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120134549A (ko) | 2011-06-02 | 2012-12-12 | 삼성전자주식회사 | Simd 프로세서를 이용한 병렬 연산 처리 장치 및 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139678A (ja) * | 1995-11-16 | 1997-05-27 | Sony Corp | 最尤復号化器および情報再生装置 |
-
2005
- 2005-10-17 KR KR1020050097676A patent/KR100726171B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139678A (ja) * | 1995-11-16 | 1997-05-27 | Sony Corp | 最尤復号化器および情報再生装置 |
Non-Patent Citations (3)
Title |
---|
미국특허 제5802115호 |
미국특허 제6877132호 |
일본공개특허 평09-139678호 |
Also Published As
Publication number | Publication date |
---|---|
KR20070035912A (ko) | 2007-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7765459B2 (en) | Viterbi decoder and viterbi decoding method | |
KR100580160B1 (ko) | 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기 | |
JP3677257B2 (ja) | 畳込み復号装置 | |
US20070266303A1 (en) | Viterbi decoding apparatus and techniques | |
JPH07273813A (ja) | ソフトシンボルの生成方法と装置 | |
EP1135877A1 (en) | Component decoder and method thereof in mobile communication system | |
KR100346529B1 (ko) | 디지탈신호프로세서 | |
EP2339757B1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
US8904266B2 (en) | Multi-standard viterbi processor | |
US8055986B2 (en) | Viterbi decoder and method thereof | |
US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
US20070113161A1 (en) | Cascaded radix architecture for high-speed viterbi decoder | |
EP3996285A1 (en) | Parallel backtracking in viterbi decoder | |
KR100390416B1 (ko) | 터보 디코딩 방법 | |
KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
KR100726171B1 (ko) | 비터비 복호 장치 및 방법 | |
US7225393B2 (en) | Viterbi decoder and Viterbi decoding method | |
KR100726170B1 (ko) | 비터비 복호 장치 및 방법 | |
JP2010206570A (ja) | 復号装置、復号方法 | |
US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
KR101134806B1 (ko) | 부호 복호 방법 | |
Arun et al. | Design and VLSI implementation of a Low Probability of Error Viterbi decoder | |
El-Dib et al. | Memoryless viterbi decoder | |
Ahmed et al. | Viterbi algorithm performance analysis for different constraint length | |
Chandel et al. | Viterbi decoder plain sailing design for TCM decoders |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130520 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150519 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160519 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170519 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 13 |