KR100612648B1 - Ctc 복호화 장치 및 방법 - Google Patents
Ctc 복호화 장치 및 방법 Download PDFInfo
- Publication number
- KR100612648B1 KR100612648B1 KR1020030096772A KR20030096772A KR100612648B1 KR 100612648 B1 KR100612648 B1 KR 100612648B1 KR 1020030096772 A KR1020030096772 A KR 1020030096772A KR 20030096772 A KR20030096772 A KR 20030096772A KR 100612648 B1 KR100612648 B1 KR 100612648B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- output
- state metric
- metric
- decoding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (22)
- 송신단으로부터 CTC(Convolutional Turbo Code) 코드에 의해 부호화하여 전송되는 송신 심볼을 복호화하기 위한 CTC 복호화 장치에 있어서,순방향 상태 메트릭과 역방향 상태 메트릭에 대한 연산을 동시에 수행하여 상기 심볼에 대해 하나의 단위 시간당 2 비트를 복호하는 MAP 복호기;상기 MAP 복호기의 복호 시에 입력 및 출력을 조정하는 다중화기;상기 다중화기로부터 출력된 값을 다음 복호시 적용되는 심볼의 순서와 일치시키는 인터리버/디인터리버;상기 MAP 복호기로부터 복호한 후 계산된 대수우도비를 디인터리빙하는 디인터리버; 및상기 디인터리버로부터 출력된 값에 기초하여 상기 최종 복호 비트를 추정하는 경판정기를 포함하는 CTC 복호화 장치.
- 제 1항에 있어서,상기 MAP 복호기는,상기 심볼에 대한 현재 복호될 비트값이 4가지 확률에 대한 순방향 상태 메트릭과 역방향 상태 메트릭 연산을 병렬로 수행하고 그 결과값을 각각의 메모리에 저장하여 시간 N/2인 시점부터 확률적 가중치 연산을 수행하는 순방향 연산부 및 역방향 연산부를 포함하고,상기 순방향 연산부와 상기 역방향 연산부는 상하 대칭 구조인 것을 특징으로 하는 CTC 복호화 장치.
- 제 2항에 있어서,상기 순방향 연산부는,순차적으로 입력되는 수신심볼에 대한 복호될 비트 값들이 4가지 확률에 대한 가지 메트릭을 수행하는 상단 가지 메트릭 연산부;상기 상단 가지 메트릭 연산부의 결과값과 이전 상태 메트릭 값을 이용하여 현재의 상태 메트릭을 계산하는 순방향 상태 메트릭 연산부;상기 순방향 상태 메트릭 연산부로부터 계산된 상태 메트릭값을 저장하는 제1 메모리;상기 이전 상태 메트릭 값과 상기 가지 메트릭 값 및 현재 상태 메트릭 값을 이용하여 각각의 확률적 가중치를 계산하는 상단 확률적 가중치 연산부; 및상기 상단 확률적 가중치 연산부로부터 출력된 확률적 가중치에 기초하여 잉여 정보를 발생시키는 상단 잉여 정보 연산부를 포함하는 CTC 복호화 장치.
- 제 3항에 있어서,상기 역방향 연산부는,역순으로 입력되는 수신심볼에 대한 복호될 비트 값들이 4가지 확률에 대한 가지 메트릭을 수행하는 하단 가지 메트릭 연산부;상기 하단 가지 메트릭 연산부의 결과값과 이전 상태 메트릭 값을 이용하여 현재의 상태 메트릭을 계산하는 역방향 상태 메트릭 연산부;상기 역방향 상태 메트릭 연산부로부터 계산된 상태 메트릭값을 저장하는 제2 메모리;상기 이전 상태 메트릭 값과 상기 하단 가지 메트릭 값 및 현재 상태 메트릭 값을 이용하여 각각의 확률적 가중치를 계산하는 하단 확률적 가중치 연산부; 및상기 하단 확률적 가중치 연산부로부터 출력된 확률적 가중치에 기초하여 잉여 정보를 발생시키는 하단 잉여 정보 연산부를 포함하고,상기 순방향 상태 메트릭 및 상기 역방향 상태 메트릭을 동시에 수행하는 것을 특징으로 하는 CTC 복호화 장치.
- 제 3항 또는 제 4항에 있어서,상기 상태 메트릭 연산부는,상기 4가지 확률에 대한 이전 상태 메트릭 값과 가지 메트릭값을 더한 값으을 출력하는 제1 및 제2 덧셈기;상기 제1 및 제2 덧셈기의 출력으로부터 최소 지연을 갖는 값을 출력하는 연산을 하여 출력하는 앤드 게이트;상기 앤드 게이트의 연산에 기초하여 출력된 각 비트들이 입력되는 결합기; 및상기 결합기로부터 출력된 값과 상기 4가지 확률에 대한 이전 상태 메트릭값과 가지 메트릭값을 더한 값에 기초하여 최소값을 출력하는 제2 다중화기를 포함하는 CTC 복호화 장치.
- 제 3항 또는 제 4항에 있어서,상기 순방향 상태 메트릭 연산부 또는 역방향 상태 메트릭 연산부는, 출력된 상태 메트릭값을 필요 비트 수보다 더 추가하여 상태 메트릭 연산 완료 후 각 메트릭 값의 최상위 비트를 검사하여 정규화하는 것을 특징으로 하는 CTC 복호화 장치.
- 제 7항에 있어서,상기 순방향 상태 메트릭 연산부 또는 역방향 상태 메트릭 연산부는 모든 상태 메트릭의 최상위 비트 검사 결과에 기초하여 오버플로우를 판단하고 상기 오버플로우가 발생한 경우, 상기 모든 최상위 비트 값을 특정값으로 리셋하는 것을 특징으로 하는 CTC 복호화 장치.
- 제 3항 또는 제 4항에 있어서,상기 잉여 정보 연산부는, 상기 계산된 확률적 가중치로부터 입력 사전 확률값(APP)을 뺀 값의 크기를 1/2로 줄이는 것을 특징으로 하는 CTC 복호화 장치.
- 제 1항에 있어서,상기 인터리버는,순차적으로 증가시키면서 CTC 코드 블록 사이즈의 1/2까지 카운트하는 카운터;상기 카운트 값의 최하위 2비트를 제어값으로 입력받아 상수값을 출력하는 제1 다중화기;상기 제1 다중화기의 출력값과 외부의 데이터값을 입력받아 덧셈연산하는 제1 덧셈기;상기 제1 덧셈기 및 상기 제1 다중화기의 출력값을 덧셈 연산하여 출력하는 제2 덧셈기;상기 제2 덧셈기로부터 출력된 값과 기준값과의 비교 결과에 기초하여 출력값을 발생시키는 제1 비교기;상기 제1 비교기로부터의 출력값과 제1 및 제2 덧셈기로부터의 출력값을 입력받아 하나의 출력값을 선택하는 제2 다중화기;상기 제2 다중화기의 출력을 입력받는 제1 D 플립플롭;상기 상수값과 상기 제1 D 플립플롭을 통한 출력값을 더하는 제3 덧셈기;상기 제3 덧셈기 및 상기 제1 다중화기의 상수값을 덧셈 연산하여 출력하는 제4 덧셈기;상기 제4 덧셈기로부터의 출력값과 기준값과의 비교 결과에 기초하여 출력값을 발생시키는 제2 비교기;상기 제2 비교기로부터의 출력값 및 상기 제3 및 제4 덧셈기로부터의 출력값을 입력받아 하나의 출력값을 선택하는 제3 다중화기;제3 다중화기로부터 출력된 값을 저장하는 제2 D 플립플롭을 포함하는 것을 특징으로 하는 CTC 복호화 장치.
- 제 10항에 있어서,상기 인터리버는,상기 제1 다중화기로부터의 출력값과 상기 제2 D 플립플롭의 출력값을 입력받아 덧셈연산하는 제5 덧셈기;상기 제5 덧셈기의 출력값과 기준값과의 비교 결과에 기초하여 출력값을 발생시키는 제3 비교기; 및상기 제5 덧셈기의 입출력값과 상기 제3 비교기로부터의 출력값을 입력받아 하나의 출력값을 선택하는 제4 다중화기를 더 포함하며,상기 제4 다중화기는 인터리빙 주소를 출력하는 것을 특징으로 하는 CTC 복호화 장치.
- 제 1항에 있어서,상기 MAP 복호기로부터의 출력을 저장하는 제1 및 제2 메모리부를 더 포함하며,첫 번째 복호 수행시, 수신되는 심볼과 상기 제2 메모리부에 저장된 값을 더한 값이 입력되고, 두 번째 복호 수행시, 상기 제1 메모리에 저장된 값이 입력되는 것을 특징으로 하는 CTC 복호화 장치.
- 제 1항에 있어서,상기 다중화기는,상기 MAP 복호기의 입력을 조정하는 제1 및 제2 다중화기; 및상기 MAP 복호기의 출력을 조정하는 제3 다중화기를 포함하며,상기 MAP 복호기는 제1 및 제2 다중화기로부터 입력되는 값을 입력받아 대수우도비를 출력하고, 상기 MAP 복호기로부터 출력되는 확률적 가중치는 상기 제3 다중화기로 입력되는 것을 특징으로 하는 CTC 복호화 장치.
- 제13항에 있어서,상기 MAP 복호기 앞단에 위치한 제1 다중화기로의 입력을 조정하는 제1 가산기; 및상기 제3 다중화기로의 확률적 가중치 입력을 조정하는 제2 및 제3 가산기를 더 포함하는 CTC 복호화 장치.
- 송신단으로부터 CTC(Convolutional Turbo Code) 코드에 의해 부호화하여 전송되는 송신 심볼을 복호화하기 위한 CTC 복호화 방법에 있어서,a) 상기 CTC 코드에 의해 부호화되어 수신된 송신 심볼을 멀티플렉싱하여 수신하는 단계;b) 상기 a)단계로부터 수신된 심볼에 대한 복호될 비트 값들이 4가지 확률에 대한 제1 확률적 가중치를 계산하는 1차 복조 단계;c) 상기 제1 확률적 가중치로부터 출력된 잉여 정보 및 상기 계산된 제1 확률적 가중치를 조정한 값을 입력으로 받아 제2 확률적 가중치를 연산하여 출력하는 2차 복조 단계; 및d) 상기 2차 복호 후 출력된 확률적 가중치로부터 경판정하여 최종 복호 비트를 결정하는 단계를 포함하고,상기 복호 단계마다 입력 및 출력이 조정되는 것을 특징으로 하며,상기 b)단계는,ⅰ) 상기 a)단계로부터 수신되는 심볼값에 기초하여 1차 복호에 따른 제1 확률적 가중치를 출력하는 단계;ⅱ) 상기 제1 확률적 가중치의 출력값을 조정하여 멀티플렉싱하여 출력하는 단계; 및ⅲ) 상기 ⅱ)단계로부터 출력된 값을 인터리빙한 후 저장하는 단계를 포함하는 CTC 복호화 방법.
- 삭제
- 제 15항에 있어서,상기 c)단계는,ⅳ) 상기 a)단계로부터 수신되는 심볼값에 기초하여 2차 복호에 따른 제2 확률적 가중치를 출력하는 단계;ⅴ) 상기 제2 확률적 가중치의 출력값을 조정하여 멀티플렉싱하여 특정값을 출력하는 단계; 및ⅵ) 상기 ⅴ)단계로부터 출력된 특정값을 인터리빙한 후 저장하는 단계를 포함하는 CTC 복호화 방법.
- 제 15항에 있어서,상기 a) 단계에서, 상기 1차 복호와 상기 2차 복호를 위한 입력값이 각각 다르게 입력되도록 조정하는 것을 특징으로 하는 CTC 복호화 방법.
- 제 15항, 제17항 및 제18항 중 어느 한 항에 있어서,상기 확률적 가중치 연산 단계는,순차적 또는 역순으로 각각 수신되는 심볼의 4가지 확률 경로에 대해 가지 메트릭 연산을 수행하는 가지 메트릭 연산 단계;상기 순차적으로 입력되는 수신 심볼에 대한 4가지 확률 경로에 대해 각각 입력된 이전 상태 메트릭 값과 가지 메트릭 값을 더한 값에서 논리 연산에 의해 최소값을 현재의 상태 메트릭 값으로 결정하는 상태 메트릭 연산 단계;상기 이전 상태 메트릭값과 상기 가지 메트릭값 및 현재 상태 메트릭 값을 이용하여 각각의 확률적 가중치를 결정하는 확률적 가중치 연산 단계; 및상기 확률적 가중치에 기초하여 잉여 정보를 발생시키는 잉여 정보 연산 단계를 포함하며,순차적으로 입력되는 수신 심볼의 4가지 확률 경로에 대한 순방향 상태 메트릭값과 상기 역순으로 입력되는 수신 심볼의 4가지 확률 경로에 대한 역방향 상태 메트릭값을 동시에 연산하여 하나의 단위 시간 당 2비트를 복호하는 것을 특징으로 하는 CTC 복호화 방법.
- 제 19항에 있어서,상기 상태 메트릭 연산 단계에서,상기 결정된 모든 상태 메트릭값을 필요 비트수보다 하나 더 추가하는 단계;상기 상태 메트릭 연산 완료 후, 각 메트릭값의 최상위 비트를 검사하는 단계; 및상기 검사 결과, 수신 심볼의 4가지 확률 경로에 대한 모든 상태 메트릭의 최상위 비트가 제1 값을 가진 경우 모든 최상위 비트의 값을 제2 값으로 리셋하는 단계를 포함하는 CTC 복호화 방법.
- 제 20항에 있어서,상기 모든 상태 메트릭의 최상위 비트가 제1 값을 가지면, 오버플로우가 발생한 것으로 간주하는 것을 특징으로 하는 CTC 복호화 방법.
- 제 19항에 있어서, 상기 잉여 정보 연산 단계는,상기 연산된 확률적 가중치로부터 입력되는 사전정보값을 차감하여 잉여 정보를 발생시키는 단계; 및상기 발생된 잉여 정보값에 1/2을 곱하여 정규화하는 단계를 포함하는 CTC 복호화 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096772A KR100612648B1 (ko) | 2003-12-24 | 2003-12-24 | Ctc 복호화 장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096772A KR100612648B1 (ko) | 2003-12-24 | 2003-12-24 | Ctc 복호화 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050065874A KR20050065874A (ko) | 2005-06-30 |
KR100612648B1 true KR100612648B1 (ko) | 2006-08-16 |
Family
ID=37257024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030096772A KR100612648B1 (ko) | 2003-12-24 | 2003-12-24 | Ctc 복호화 장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100612648B1 (ko) |
-
2003
- 2003-12-24 KR KR1020030096772A patent/KR100612648B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20050065874A (ko) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3640924B2 (ja) | 移動通信システムにおける構成復号装置及び方法 | |
US5349608A (en) | Viterbi ACS unit with renormalization | |
US6999531B2 (en) | Soft-decision decoding of convolutionally encoded codeword | |
US20040153942A1 (en) | Soft input soft output decoder for turbo codes | |
US20040044946A1 (en) | Higher radix Log MAP processor | |
US20090077330A1 (en) | Modified branch metric calculator to reduce interleaver memory and improve performance in a fixed-point turbo decoder | |
KR101051933B1 (ko) | 트렐리스의 버터플라이 구조를 이용한 맵 디코딩을 위한메트릭 계산 | |
US7200798B2 (en) | Unified serial/parallel concatenated convolutional code decoder architecture and method | |
US20070113161A1 (en) | Cascaded radix architecture for high-speed viterbi decoder | |
US6614858B1 (en) | Limiting range of extrinsic information for iterative decoding | |
KR20070065831A (ko) | 연산 회로 | |
Chen et al. | Design of a low power viterbi decoder for wireless communication applications | |
KR100606023B1 (ko) | 고속 터보 복호화 장치 | |
KR100612648B1 (ko) | Ctc 복호화 장치 및 방법 | |
CN1129257C (zh) | 串行回溯的最大似然解码方法及其使用该方法的解码器 | |
US6757859B1 (en) | Parallel turbo trellis-coded modulation | |
EP1317071A2 (en) | Turbo decoder extrinsic normalization | |
KR100625242B1 (ko) | 터보 복호화 장치 및 방법 | |
KR101134806B1 (ko) | 부호 복호 방법 | |
US7120851B2 (en) | Recursive decoder for switching between normalized and non-normalized probability estimates | |
Benaissa et al. | Reconfigurable hardware architectures for sequential and hybrid decoding | |
KR100305293B1 (ko) | 터보 복호기에서 최소 메모리를 이용하여 대수 근사화 확률비를구하는 방법 | |
CN113258939A (zh) | 一种基于MAP算法的卷积Turbo码译码器及译码方法 | |
Han et al. | A power efficient reconfigurable max-log-MAP turbo decoder for wireless communication systems | |
Kim et al. | Reduction of computational complexity in two-step SOVA decoder for turbo code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130719 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150717 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160719 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180716 Year of fee payment: 13 |