KR100437818B1 - 디코더의acs회로 - Google Patents
디코더의acs회로 Download PDFInfo
- Publication number
- KR100437818B1 KR100437818B1 KR1019980007301A KR19980007301A KR100437818B1 KR 100437818 B1 KR100437818 B1 KR 100437818B1 KR 1019980007301 A KR1019980007301 A KR 1019980007301A KR 19980007301 A KR19980007301 A KR 19980007301A KR 100437818 B1 KR100437818 B1 KR 100437818B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- overflow
- error
- gate
- scale
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 오버플로우(Overflow)의 처리 방법으로 오버플로우를 일으킨 스테이트(State)에서의 에러 누적 값과 에러 누적 값이 작은 값의 차이 정도에 따라 프리-스케일(Pre-scale) 또는 특정 값으로 포화를 시키는 방법을 사용하므로 작은 값의 정확도를 증가시켜 ACS회로의 신뢰성을 향상시키기 위한 디코더의 ACS회로에 관한 것이다.
본 발명의 디코터의 ACS회로는 다수 개의 이전 에러 누적 값들을 입력받으며 오버플로우 발생시 그 값을 스케일링하는 스케일부, 상기 스케일부의 출력과 다수 개의 에러들을 입력받으며 상기 각 이전 에러 누적 값과 그에 상응하는 상기 각 에러 값을 더하여 현재 에러 누적 값을 결정하는 연산부와, 상기 연산부의 출력을 입력받으며 오버플로우신호와 스케일신호에 따라 에러 누적 값들을 프리-스케일 또는 특정 값으로 포화시키는 출력신호를 상기 스케일부에 출력하는 오버플로우조사부를 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 디코더의 ACS회로에 관한 것으로, 특히 ACS회로의 신뢰성을 향상시키는 디코더의 ACS회로에 관한 것이다.
일반적으로 디코더(Decoder)내의 에러(Error) 값 누적을 위한 ACS(Add Compare Select)회로에서 오버플로우(Overflow)가 발생하면 특정 값으로서 포화 값의 의미가 없어지므로 상기 오버플로우는 상당히 중요하다.
그래서, 상기 ACS 회로는 상기 오버플로우의 발생을 방지하기 위하여 스케일링(Scaling) 등의 방법을 이용한다.
도 1은 종래 기술에 따른 ACS 회로를 나타낸 블록도이고, 도 2는 종래 기술에 따른 ACS 회로의 오버플로우조사부를 나타낸 회로도이다.
종래 기술에 따른 ACS 회로는 도 1에서와 같이, 다수 개의 이전 에러 누적 값들을 입력받으며 오버플로우 발생시 그 값을 스케일링하는 스케일(Scale)부(11), 상기 스케일부(11)의 출력과 다수 개의 에러들을 입력받으며 상기 각 이전 에러 누적 값과 그에 상응하는 상기 각 에러 값을 더하여 다수 개의 현재 에러 누적 값을 결정하는 연산부(12)와, 상기 연산부(12)의 출력을 입력받아 오버플로우 신호를 상기 스케일부(11)에 출력하는 오버플로우조사부(13)로 구성된다.
여기서, 상기 오버플로우조사부(13)는 도 2에서와 같이, 에러의 최대 값이 7이라고 가정한 상태에서, 상기 각각 의 현재 에러 누적 값의 상위 5비트(Bit)에 연결된 앤드 게이트(AND Gate)(14), 상기 앤드 게이트(14)들의 결과 값을 입력 받는 하나의 오아(OR) 게이트(15)로 구성된다.
상기와 같이 구성된 종래의 ACS 회로의 동작 설명은 다음과 같다.
종래의 ACS 회로는 인코터(Encoder)의 콘볼루션 코딩(Convolution Coding)에 의해 정해지는 스테이트(State) 수 즉 예를 들면 제한 길이(K)가 3일 때 존재하는 4개의 스테이트 수 만큼 존재하며 모든 스테이트에서 동시에 동작이 수행된다.
즉 ACS 회로의 상기 오버플로우조사부(13)의 오버플로우조사는 4개의 스테이트에서 각각 존재하는 에러의 누적 값들 중 하나라도 오버플로우의 발생 가능성이 있는 경우 오버플로우 신호를 출력하여 프리-스케일(Pre-scale)하므로 오버플로우의 발생을 막기 위한 것으로, 먼저 상기 스케일부(11)는 다수 개의 이전 에러 누적 값들을 입력받는다.
그리고, 상기 연산부(12)는 상기 이전 에러 누적 값들과 다수 개의 에러들을 입력받아 상기 각 이전 에러 누적 값과 그에 상응하는 상기 각 에러 값 즉 제 1의 이전 에러 누적 값과 제 1 에러를 더하고 제 2의 이전 에러 누적 값과 제 2 에러를 더하여 작은 것을 선택하여 현재 에러 누적 값으로 결정한다.
이어, 상기 오버플로우조사부(13)는 도 2에서와 같이, 양자화 되어 들어오는 에러의 최대 값이 7일 경우에 상기 앤드 게이트(14)에 연결된 상기 각각 현재 에러 누적 값의 상위 5비트가 모두 1이면 즉 오버플로우의 가능성이 있는 경우 상기 오아 게이트(15)를 거쳐 오버플로우 신호를 발생한다.
그리고, 상기 스케일부(11)는 상기 오버플로우조사부(13)의 출력을 입력받으며 상기 오버플로우 신호가 발생할 경우, 상기 오버플로우 신호가 발생된 현재 에러 누적 값을 나눗셈 2의 효과가 발생하도록 쉬프트(Shift)시킨다.
이때, 상기 스케일부(11)에 의해 상기 오버플로우 신호가 발생된 현재 에러 누적 값의 쉬프트로 오버플로우의 발생을 막는다.
그러나 종래의 디코더의 ACS회로는 에러 누적 값이 작은 값을 선택하기 때문에 작은 값의 의미가 있지만 오버플로우의 처리 방법으로 프리-스케일 방법을 사용하므로, 오버플로우의 조사시 큰 값에만 조사하여 프리-스케일을 하기 때문에 즉 두 개의 스테이트에서 누적된 에러의 값이 0과 1이라 가정하고 오버플로우가 발생하는 경우는 프리-스케일되어 즉 값을 1/2시켜 누적된 에러 값이 모두 0이된 것과 같이 작은 값의 정확도가 감소하여 ACS회로의 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 오버플로우의 처리 방법으로 오버플로우를 일으킨 스테이트에서의 에러 누적 값과 에러 누적 값이 작은 값의 차이 정도에 따라 프리-스케일 또는 특정 값으로 포화를 시키는 방법을 사용하여 작은 값의 정확도가 증가하므로 ACS회로의 신뢰성을 향상시키는 디코더의 ACS회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 ACS 회로를 나타낸 블록도
도 2는 종래 기술에 따른 ACS 회로의 오버플로우조사부를 나타낸 회로도
도 3은 본 발명의 실시예에 따른 ACS회로를 나타낸 블록도
도 4는 본 발명의 실시예에 따른 ACS회로의 스테이트마다 누적된 에러 값의 오버플로우조사부를 나타낸 회로도
도 5는 본 발명의 실시예에 따른 ACS회로의 전체 오버플로우조사부를 나타낸 회로도
도 6은 코딩율이 1/2이고 제한길이가 3인 경우의 콘볼루션 엔코더의 트렐리스 다이어그램
도면의 주요부분에 대한 부호의 설명
31: 스케일부 32: 연산부
33: 오버플로우조사부 34: 제 1 앤드 게이트
35: 제 2 앤드 게이트 36: 제 1 오아 게이트
37: 제 3 앤드 게이트 38: 제 4 앤드 게이트
39: 제 5 앤드 게이트 40: 제 2 오아 게이트
41: 제 6 앤드 게이트
본 발명의 디코더의 ACS회로는 다수 개의 이전 에러 누적 값들을 입력받으며 오버플로우 발생시 그 값을 스케일링하는 스케일부, 상기 스케일부의 출력과 다수개의 에러들을 입력받으며 상기 각 이전 에러 누적 값과 그에 상응하는 상기 각 에러 값을 더하여 현재 에러 누적 값을 결정하는 연산부와, 상기 연산부의 출력을 입력받으며 오버플로우신호와 스케일신호에 따라 에러 누적 값들을 프리-스케일 또는 특정 값으로 포화시키는 출력신호를 상기 스케일부에 출력하는 오버플로우조사부를 포함하여 구성됨을 특징으로 한다.
상기와 같은 본 발명에 따른 디코더의 ACS회로의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 ACS회로를 나타낸 블록도이고, 도 4는 본 발명의 실시예에 따른 ACS회로의 스테이트마다 누적된 에러 값의 오버플로우조사부를 나타낸 회로도이다.
그리고, 도 5는 본 발명의 실시예에 따른 ACS회로의 전체 오버플로우조사부를 나타낸 회로도이며, 도 6은 코딩율이 1/2이고 제한길이가 3인 경우의 콘볼루션 엔코더의 트렐리스 다이어그램이다.
본 발명의 실시예에 따른 ACS회로는 도 3에서와 같이, 다수 개의 이전 에러 누적 값들을 입력받으며 오버플로우 발생시 그 값을 스케일링하는 스케일부(31), 상기 스케일부(31)의 출력과 다수 개의 에러들을 입력받으며 상기 각 이전 에러 누적 값과 그에 상응하는 상기 각 에러 값을 더하여 다수 개의 현재 에러 누적 값을 결정하는 연산부(32)와, 상기 연산부(32)의 출력을 입력받아 오버플로우 신호를 상기 스케일부(31)에 출력하는 오버플로우조사부(33)로 구성된다.
여기서, 스테이트마다 누적된 에러 값의 오버플로우조사부(33)는 도 4에서와같이, 에러는 3비트이고 에러 누적은 8비트이며 에러의 최대 값이 7이라고 가정한 상태에서, 상기 각각의 현재 에러 누적 값의 7 ~ 5비트에 연결된 제 1 앤드 게이트(34), 4비트와 3비트에 연결된 제 2 앤드 게이트(35)와 제 1 오아 게이트(36), 상기 제 1, 제 2 앤드 게이트(34,35)의 결과 값을 입력 받으며 오버플로우 신호를 출력하는 제 3 앤드 게이트(37)와, 상기 제 1 앤드 게이트(34)와 제 1 오아 게이트(36)의 결과 값을 입력 받으며 “에러의 최대 값 × 2K”보다 작은 에러 값이 존재하는 지를 조사하기 위한 스케일 신호를 출력하는 제 4 앤드 게이트(38)로 구성된다.
여기서, 상기 K는 제한 길이이다.
그리고, 상기 전체 오버플로우조사부(33)는 도 5에서와 같이, 도 4의 각 스테이트 오버플로우조사부(33)의 스케일 신호를 입력 받는 제 5 앤드 게이트(39), 각 스테이트 오버플로우조사부(33)의 오버플로우 신호를 입력 받는 제 2 오아 게이트(40)와, 상기 제 5 앤드 게이트(39)와 제 2 오아 게이트(40)의 출력을 입력 받으며 최종 스케일 신호를 출력하는 제 6 앤드 게이트(41)로 구성된다.
상기와 같이 구성된 본 발명의 실시예에 따른 ACS회로의 동작 설명은 다음과 같다.
오버플로우가 발생한 가능성을 미리 조사하여 조건적으로 프리-스케일하여 오버플로우의 발생을 막기 위한 것으로, 먼저 상기 스케일부(31)는 다수 개의 이전 에러 누적 값들을 입력받는다.
그리고, 상기 연산부(32)는 상기 이전 에러 누적 값들과 다수 개의 에러들을 입력받아 상기 각 이전 에러 누적 값과 그에 상응하는 상기 각 에러 값 즉 제 1의 이전 에러 누적 값과 제 1 에러를 더하고 제 2의 이전 에러 누적 값과 제 2 에러를 더하여 작은 것을 선택하여 현재 에러 누적 값으로 결정한다.
이어, 상기 오버플로우조사부(33)는 작은 에러의 누적 값을 의미있게 하면서 오버플로우 발생 방지를 위하여 오버플로우를 일으킨 스테이트에서의 에러 누적 값과 에러 누적 값이 작은 값의 차이 정도에 따라 프리-스케일 또는 특정 값으로 포화를 시키는 방법을 사용한다.
즉 양자화 되어 들어오는 에러의 최대 값이 7일 경우에 오버플로우를 일으킨 스테이트의 에러 누적 값과 에러 누적 값이 작은 스테이트 값의 차이가 7 × 2K보다 작은 경우 상기 오버플로우를 일으킨 스테이트를 선택하지 않고 상기 에러 누적 값이 작은 스테이트를 선택하므로 오버플로우를 일으킨 스테이트는 포화 상태가 되어 프리-스케일이 필요 없다.
도 4와 도 5에서와 같이, 스테이트마다 누적된 에러 값의 오버플로우조사에서 상기 제 1, 제 2 앤드 게이트(34,35)에 연결한 상기 각각 현재 에러 누적 값의 상위 5비트가 모두 1이면 상기 제 3 앤드 게이트(37)를 거쳐 오버플로우 신호를 발생한다.
그리고, 상기 제 1 앤드 게이트(34)에 연결한 각각의 현재 에러 누적 값의 7 ~ 5비트가 모두 1이고 상기 제 1 오아 게이트(36)에 연결한 4비트와 3비트가 모두1이거0나 한 비트라도 1이면 상기 제 4 앤드 게이트(38)를 거쳐 스케일 신호를 발생한다.
이어, 전체 오버플로우조사부는 상기 제 4 앤드 게이트(38)의 출력인 스케일 신호를 입력 받는 제 5 앤드 게이트(39)와 상기 제 3 앤드 게이트(37)의 출력인 오버플로우 신호를 입력 받는 제 2 오아 게이트(40)의 출력을 입력 받아 상기 제 6 앤드 게이트(41)를 거쳐 최종 스케일 신호를 출력한다.
그리고, 상기 스케일부(31)는 상기 오버플로우조사부(33)의 출력인 최종 스케일 신호를 입력받으며 상기 오버플로우 신호가 발생할 경우, 상기 오버플로우 신호가 발생된 현재 에러 누적 값을 나눗셈 2의 효과가 발생하도록 쉬프트시킨다.
이때, 상기 스케일부(31)에 의해 상기 오버플로우 신호가 발생된 현재 에러 누적 값의 쉬프트로 오버플로우의 발생을 막는다.
도 6에서와 같이, 제 0 스테이트에서의 에러 누적 값은 이전의 제 0 스테이트와 제 2 스테이트에서의 에러 누적 값에 에러 값을 누적한 것중 작은 값을 선택하며, 제 1, 제 2, 제 3 스테이트에서도 동일한 방법으로 선택한다.
여기서, 도 6의 굵은선과 같이 제 0 스테이트에서 제 1, 제 2 경로가 있어도 3번의 에러 누적이후에는 다시 만나게 되므로, 제 1 경로의 에러 누적 값이 0이고 제 2 경로의 에러 누적 값이 최대인 21(7×3)일 때 에러의 누적 값은 에러 누적 값이 0인 제 1 경로를 선택한다.
이때, 최대 에러 누적의 차이는 21이므로, 임의의 스테이트에서의 에러 누적 값이 오버플로우를 발생하더라도 그 값보다 21이상이 작은 에러 누적 값이 존재한다면 프리-스케일이 필요없다.
본 발명의 디코더의 ACS회로는 에러 누적 값이 작은 값을 선택하기 때문에 작은 값에 의미가 있어 오버플로우의 처리 방법으로 스테이트마다 누적된 에러 값의 오버플로우조사의 출력인 오버플로우 신호와 스케일 신호의 상태에 따른 조건적 프리-스케일 방법을 사용하므로, 오버플로우를 일으킨 스테이트의 에러 누적 값과 에러 누적 값이 작은 스테이트 값의 차이가 ‘에러의 최대 값 × 2K’(K=제한길이)보다 작은 경우 상기 오버플로우를 일으킨 스테이트를 선택하지 않고 상기 에러 누적 값이 작은 스테이트를 선택하므로 오버플로우를 일으킨 스테이트는 포화 상태가 되어 프리-스케일이 필요 없으므로 작은 값의 정확도가 증가하여 ACS회로의 신뢰성을 향상시키는 효과가 있다.
Claims (4)
- 다수 개의 이전 에러 누적 값들을 입력받으며 오버플로우 발생시 그 값을 스케일링하는 스케일부;상기 스케일부의 출력과 다수 개의 에러들을 입력받으며 상기 각 이전 에러 누적 값과 그에 상응하는 상기 각 에러 값을 더하여 현재 에러 누적 값을 결정하는 연산부;상기 연산부의 출력을 입력받으며 오버플로우신호와 스케일신호에 따라 스테이트마다 현재 에러 누적 값들을 프리-스케일 또는 특정 값으로 포화시키는 출력신호를 상기 스케일부에 조사하는 오버플로우조사부를 포함하여 구성됨을 특징으로 하는 디코더의 ACS회로.
- 제 1 항에 있어서,상기 오버플로우조사부는 스테이트마다 누적된 현재 에러 값을 조사하거나 전체적인 에러 누적 값을 조사함을 특징으로 하는 디코더의 ACS회로.
- 제 2 항에 있어서,상기 스테이트마다 누적된 에러 값의 오버플로우조사부는 각각의 현재 에러 누적 값의 7 ~ 5비트에 연결된 제 1 앤드 게이트, 4비트와 3비트에 연결된 제 2 앤드 게이트, 제 1 오아 게이트, 상기 제 1, 제 2 앤드 게이트의 결과 값을 입력 받으며 오버플로우 신호를 출력하는 제 3 앤드 게이트와, 상기 제 1 앤드 게이트와 제 1 오아 게이트의 결과 값을 입력 받으며 “에러의 최대 값 × 2K”보다 작은 에러 값이 존재하는 지를 조사하기 위한 스케일 신호를 출력하는 제 4 앤드 게이트로 구성됨을 특징으로 하는 디코더의 ACS회로.
- 제 2 항에 있어서,상기 전체적인 에러 누적 값의 오버플로우조사부는 상기 각 스테이트 오버플로우조사부의 스케일 신호를 입력 받는 제 5 앤드 게이트, 각 스테이트 오버플로우조사부의 오버플로우 신호를 입력 받는 제 2 오아 게이트와, 상기 제 5 앤드 게이트와 제 2 오아 게이트의 출력을 입력 받으며 최종 스케일 신호를 출력하는 제 6 앤드 게이트로 구성됨을 특징으로 하는 디코더의 ACS회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007301A KR100437818B1 (ko) | 1998-03-05 | 1998-03-05 | 디코더의acs회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007301A KR100437818B1 (ko) | 1998-03-05 | 1998-03-05 | 디코더의acs회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990079025A KR19990079025A (ko) | 1999-11-05 |
| KR100437818B1 true KR100437818B1 (ko) | 2004-07-16 |
Family
ID=37348935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980007301A KR100437818B1 (ko) | 1998-03-05 | 1998-03-05 | 디코더의acs회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100437818B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910017795A (ko) * | 1990-03-26 | 1991-11-05 | 빈센트 죠셉 로너 | 비트 직렬 비타비 디코더 가산/비교/선택 배열 장치 |
| JPH07202724A (ja) * | 1993-12-29 | 1995-08-04 | Toshiba Corp | ビタビ復号器 |
| KR950035178A (ko) * | 1994-05-31 | 1995-12-30 | 김광호 | 비트시리얼 비터비 디코더의 가산/비교/선택 어레이 |
| JPH09247001A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | Ａｃｓ演算装置 |
| KR19980072765A (ko) * | 1997-03-07 | 1998-11-05 | 구자홍 | 비터비 디코더의 가산-비교-선택(acs)장치 |
-
1998
- 1998-03-05 KR KR1019980007301A patent/KR100437818B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910017795A (ko) * | 1990-03-26 | 1991-11-05 | 빈센트 죠셉 로너 | 비트 직렬 비타비 디코더 가산/비교/선택 배열 장치 |
| JPH07202724A (ja) * | 1993-12-29 | 1995-08-04 | Toshiba Corp | ビタビ復号器 |
| KR950035178A (ko) * | 1994-05-31 | 1995-12-30 | 김광호 | 비트시리얼 비터비 디코더의 가산/비교/선택 어레이 |
| JPH09247001A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | Ａｃｓ演算装置 |
| KR19980072765A (ko) * | 1997-03-07 | 1998-11-05 | 구자홍 | 비터비 디코더의 가산-비교-선택(acs)장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990079025A (ko) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6257756B1 (en) | Apparatus and method for implementing viterbi butterflies | |
| JPH05145431A (ja) | ビタビ復号装置 | |
| JPH05327524A (ja) | ビット・シリアル・ヴィタービ（ｖｉｔｅｒｂｉ）デコーダの加算／比較／選択アレイ | |
| US6754870B2 (en) | CRC operation unit and CRC operation method | |
| US6343105B1 (en) | Viterbi decoder | |
| US20030026347A1 (en) | Path metric normalization | |
| KR100737648B1 (ko) | 비터비 복호장치 및 비터비 복호방법 | |
| KR100437818B1 (ko) | 디코더의acs회로 | |
| US7437657B2 (en) | High speed add-compare-select processing | |
| US20010044921A1 (en) | Viterbi decoder with high speed processing function | |
| KR20010067413A (ko) | 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더 | |
| KR20020096621A (ko) | 아날로그 신호 처리 셀의 순환형 2차원 배열에 의한초고속 비터비 디코더 | |
| KR100298528B1 (ko) | 디지털연산회로 | |
| KR20000022987A (ko) | 부호화 장치와 방법, 복호화 장치와 방법, 제공 매체, 및데이터 대치 위치 정보를 발생하는 방법 | |
| KR101134806B1 (ko) | 부호 복호 방법 | |
| JPS6319097B2 (ko) | ||
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JP3272173B2 (ja) | 誤り訂正符号／復号化装置 | |
| KR101114667B1 (ko) | 비터비 복호 장치 및 방법 | |
| KR20040028045A (ko) | 비터비 복호기 및 비터비 복호기에서의 가지 값 계산 방법 | |
| JP2516248B2 (ja) | ビタビ復号回路 | |
| JPH07147546A (ja) | ビタビ復号器 | |
| KR100218370B1 (ko) | 비터비 디코더 | |
| KR20020048963A (ko) | 비터비 복호기 | |
| KR100338773B1 (ko) | 비터비 복호기를 저전력화하는 상태평가량 연산장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 11 |
|
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 14 |
|
| EXPY | Expiration of term |