JP3906073B2 - ビタビ復号におけるフル・パス・メトリックを計算する方法 - Google Patents
ビタビ復号におけるフル・パス・メトリックを計算する方法 Download PDFInfo
- Publication number
- JP3906073B2 JP3906073B2 JP2001388490A JP2001388490A JP3906073B2 JP 3906073 B2 JP3906073 B2 JP 3906073B2 JP 2001388490 A JP2001388490 A JP 2001388490A JP 2001388490 A JP2001388490 A JP 2001388490A JP 3906073 B2 JP3906073 B2 JP 3906073B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- value
- metric
- stage
- maximum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6583—Normalization other than scaling, e.g. by subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6583—Normalization other than scaling, e.g. by subtraction
- H03M13/6586—Modulo/modular normalization, e.g. 2's complement modulo implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の属する技術分野】
本発明は、ビタビ復号方法に関し、特にビタビ復号を実行するときにフル・パス・メトリックを計算する方法に関する。
【0002】
【従来技術】
ビタビ・アルゴリズムは、最尤シーケンス検出を実行するための方法であり、これを畳み込み符号により発生した受信符号の復号に使用することができる。畳み込み符号は、当該技術分野において周知なので、ここでは、これを簡単に説明するだけとするが、詳細な説明は、1995年、ニューヨークのマックグロー・ヒル出版からプロアキス(J.G.Proakis)による「ディジタル通信、第3版」を含め、多くの発行に見出すことができる。ビタビ復号に関する技術的なアプリケーションの詳細な説明は、例えば1996年6月、米国テキサス州ダラス、テキサス・インスツルメンツ(株)のヘンドリックス(H.Hendrix)によるDSPアプリケーション・ノートSPRA071における「TMS320C54xファミリーによるビタビ復号技術」のような刊行物に見出すことができる。
【0003】
畳み込み符号は、有限状態機械(finite state machine)であり、図1に示すトレリス線図は、16状態の符号化率1/nを有する単一のシフト・レジスタ符号を示す。これらの状態表示を行に示し、各行即ちステージは、入力ビット対出力ビットのマッピングに対応し、これらのブランチは、左から右へ移動する可能遷移である。符号化処理において、入力ビットを各段階(stage)に割り付け、各状態を抜け出した2ブランチ間で選択をし、各選択は、小さなn出力ビット・セットを発生する。処理は、公知の状態(通常は状態0)から開始し、与えられたフレームの複数の入力ビットは、それらのトレリスを通って一本の固有パスを発生する。
【0004】
ビタビ復号を実行するときの問題は、固有のパスを判断することであり、それらの入力ビット及び初期状態は、受信データを使用することにより、トレリスを通るようにされ、これが送信された出力ビットの予測となる。送信中に発生した雑音及び擾乱のために、この受信データは、典型的には、エンコーダの出力ビットを汚損したものとなる。従って、通常、絶対的な確実さにより復号することは不可能である。その代わりとして、典型的な解決方法は、「最尤データ・シーケンス即ちパス」を判断することである。これは、最小距離を有するトレリスを通るパスを見付けることによって実行される。この最小距離は、パスに沿ったブランチ・メトリックの和により定義される。ブランチ・メトリックは、受信データから判断され、それぞれは、特定の出力ビット値の選択に関する尤度を表している。各ブランチは、1ブランチ・メトリック(BM:branch metric)を有し、1トレリス段におけるBM数は、1段における固有な出力ビットの選択数に等しい。
【0005】
ビタビ・アルゴリズムは、この「最尤パス」を見付けるのに非常に効果的な方法である。ビタビ・アルゴリズムは、時間の進行に従って、トレリス上の段階毎に一組の状態マトリックス(状態マトリックスをパス・メトリックと云うこともできる)により処理することにより、ステップ方式で動作する。各ステップ即ち段階において、ブランチ・メトリックを使用して各状態メトリックを更新し、実際には、前の段階状態に対して最適パスを使用してその状態に対する最適パスを判断する。これは、各状態を取り、かつ前の段階から2可能性のうちで最適の1ステップ即ちブランチを選択することにより実行される。最適ブランチは、そのブランチ・メトリックを、ブランチが生起した状態の状態メトリックに加算することにより定義された、最小の次の状態メトリックを与えることになるブランチである。これは、加算、比較及び選択処理(ACS)として知られている。各ブランチは、一組の可能出力ビットに対応し、そのメトリックは、これらの出力ビットから受信データまでの距離値である。実際において、これらのビットは、コンステレーション・ポイント(constellation point)にマッピングして送信されるのが一般的であり、そのメトリックは、受信データとこのコンステレーション・ポイントとの間のユークリッド距離である。
【0006】
以上の処理を実行すると、各段階における各状態について選択したブランチが記録され、従って、各状態に対する完全な最適パスを知る。しかしながら、以上の入力ビットに対して最尤マッチとなるデコーダ出力を発生するために、状態を選択し、かつ記録されたブランチにより与えられるパス後の段階を通って逆方向に進む。フレームの終り(End of Frame)でこの処理を開始すると、選択したトレースバック状態の開始は、エンコーダの既知のエンディング状態となる。そこで、直ちに出力ビットを発生する。
【0007】
フレームの終りの前でトレースバック処理を開始すると、任意の状態を選択し、そこから開始することができるが、更によいパフォーマンスを得るために、最小状態メトリックにより状態を選択するのが良い。収束距離(convegence distance)として知られている一定の距離後に、他の状態からの全ての最適パスは、高い確率により1本のパスに収束する。このポイント後は、トレースバック処理により有効な出力ビットを得ることができる。
【0008】
ビタビ・アルゴリズムは、フレーム全体を復号した後、更にトレリスを通る最小パス距離即ちフル・パス・メトリックを得る。これは、その「最良」パスに沿った尤度測定値の和であるので、復号シーケンスの正しさの尤度を表していることは、明らかである。従って、受信機のデータ再生処理にとって、即ちエンド・ユーザにとって非常に有用な情報となり得る。
【0009】
ビタビ・アルゴリズムを実施するときに、特に設計した装置において、又は小型のプロセッサ上のソフトウェアとして、何らかの問題が発生する。第1の問題は、正負のブランチ・メトリックにより最小化対最大化に関連する。標準的な理論な導出から、ブランチ・メトリックは正である。しかしながら、ごく一般的な設計アプリケーション・セットでは、ブランチ・メトリックが共に正及び負となれるように、ブランチ・メトリックの計算を大幅に簡単化することができ、それでもアルゴリズムは、最尤トレリス・パスを正しく認識する。更に、BM計算から負符号を取り除き、加算したメトリックを最小化する代わりに、最大化することも数学的に等価なので、一般的なことである。このシナリオは、どちらの解決方法も利用できるが、殆どの部分に対して、その他のアプリケーションに想定される。
【0010】
他の設計問題は、これらのメカニズムが提供する有効な数値範囲内に状態メトリックの値を保持することに関連する。通常、割り付けられたメモリ領域によって提供される範囲には制限が存在するので、これは必要なことであり、また状態メトリックは、各トレリス段階で連続的に値が増大する。しかしながら、任意のトレリス段階において、最大−最小は、常に、ある有界数(bounded number)となる性質があり、この有界数は、エンコーダのメモリの長さ、及びブランチ・メトリックの最大可能値(largest possible magnitude)の線形関数である。従って、簡単な正規化を使用することができる。
【0011】
使用する2者に共通の正規化方法は、減法によるスケール設定、及びモジュロ正規化である。減法によるスケール設定は、全ての状態メトリックからある値を単純に反復して減算することによりこれらを所望の範囲内に保持する。モジュロ正規化は、例えばヘクストラ(A.P.Hekstra)による「ビタビ・デコーダにおけるメトリック再スケール設定に対する代案(An alternative to metric rescaling in Viterbi decorders)(1989年11月、IEEE通信学会報告、第37巻第11号、第1220頁〜第1222頁)に記載されており、状態メトリック差を常に正しく計算可能とする大きが十分なモジュロ・リングにおいて、演算を実行するように規制しているだけである。これは、状態メトリックの値における最大可能差がモジュロ・リングのサイズの1/2以下となるように確保することだけで達成される。モジュロ加算及び減算は、当然ながらディジタル・ロジックにより実行することができる。
【0012】
【発明が解決しようとする課題】
ビタビ・デコーダにおける状態メトリックの更新処理にモジュロ正規化を使用すると、フル・パス・メトリックの復号を不可能にするような重要情報の喪失がある。このメトリックは、エンコーダが動作している大規模システム(例えば、セルラ電話等)内において重大な影響があると思われる。従って、当該技術分野には、ビタビ復号を実行するときにフル・パス・メトリックを計算することにより、従来技術に発生する問題のいくつかを克服できる方法に対する要望がある。
【0013】
新しいと信ずる本発明の特徴は、特に付記する特許請求の範囲に詳細に記述されている。本発明は、添付する図面に関連させて以下の説明を参照することにより、最もよく理解でき、そのうちの複数の図において、同一参照番号は、同一の構成要素を示す。
【0014】
【発明の実施の形態】
この明細書は、新しいとみなされる本発明の特徴を定義する特許請求の範囲により締め括っているが、本発明は、図面に連係して以下の説明を考慮することにより最もよく理解可能とされると思われ、これらの図では、同一の参照番号を引き継いでいる。
【0015】
以下で更に説明するように、有用となる特定のビタビ処理の特性は、復号処理におけるあらゆる段階において、最大状態メトリックが前の段階のものより大きく又は等しくなることである。これは、図2に示すトレリスのバタフライ(線がバタフライのように見えるためにこのように呼ぶ)についてACS動作を解析することにより、示すことができる。最も一般的なシナリオとして各バタフライのブランチ・メトリックは、図2に示す対称特性を有する。特に、上側の水平ブランチに関するブランチ・メトリックがTであるときは、更に下側の水平ブランチに関するブランチ・メトリックもTとなり、かつ対角線ブランチに関するブランチ・メトリックは、共にTとなる。状態a及びbに関する次の状態メトリックは、次式となる。
【0016】
【数2】
Na=max(Pa+T, Pb-T)
Nb=max(Pa-T, Pa+T)
【0017】
従って、最大Na及びNbは、次式となる。
【0018】
【数3】
MN=max(Na, Nb)=max(Pa+T, Pb-T, Pa-T, Pa+T)
【0019】
Mp=max(Pa,Pb)のときは、MN ≧Mpと容易に理由付けすることができる。これは、MpがPa又はPr となることから明らかであり、MNをMp+T又はMp−Tから選択することができる。従って、MNは、Mpより大きいか又は等しい必要がある。
【0020】
フル・パス・メトリックの計算
正規化を使用すると、フル・パス・メトリックを完全に計算することができない。これは、フレームの終りにおける状態メトリックの真の値が未知のためである。正規化処理は、しばしば、フレームの終りに達する前にパス・メトリックの累算を再スケール設定することが発生する。従って、状態メトリック間の相対な差の精度は保持されたが、しかしメトリック値の開始に関する精度は保持されていない。
【0021】
減法によるスケール設定を使用すると、処理において、これら減算した値を加算により累算し、その結果の値を最終的な状態メトリックに加算して真のフレームの終りの値を判断することができる。
【0022】
モジュロ正規化を使用すると、処理において正規化を監視し、かつ補助カウンタを制御する方法を開発することができる。このような一方法は、順方向の処理が機能しているので、トレリスを通る簡単な状態シーケンスに従うことになる。このシーケンスは、各状態がこのシーケンスにおける前の状態と次の状態へブランチするものとなる。0状態のみからなるシーケンスは、十分となる。
【0023】
このようなシーケンスの0状態を考えると、この方法は、以下、図3のフロー・チャートに示すように動作する。ステップ302において、ゼロ状態に対する次の各状態メトリック値を計算したときは、ステップ304においてこの値と状態0に対する前の状態メトリックとを比較する。ステップ306において、新しい状態メトリックが交差−1により例えば負の数から正の数へ(正方向へ)移動してマーカ・ポイントを横切ったときは、ステップ308において、例えばカウンタを1だけ増加させる。他方、ステップ310において、新しい状態メトリックが、例えば交差0により正の数から負の数(負方向)へ移動して他の(第2の)マーカ・ポイントを横切ったときは、ステップ312において、カウンタを1だけ減数させる。この方法では、何回、状態メトリック値グループがナンバー・リング(モジュロ・ラップ・アラウンド(modulo wrap−around)とも呼ばれる)周りを完全に移動したかのカウントを単純に保持する。状態メトリックACS動作がモジュロ正規化を使用していなければ、SMワード表示における次の高位ビットを増加させることになる。ステップ414において、この処理の終了時にこのカウンタ値を単純に左へシフト(乗算)して、正しいビット数を状態0に関する最終的な状態メトリック値へ加算(付加)する。この方法は、ときどき、状態メトリック値を前の状態メトリック値に相対して減少させることも可能なので、カウンタを減少させるステップを含むという重要なことに注意すべきである。
【0024】
モジュロ正規化の場合に他の方法を本発明により開発することができ、カウンタを減少させることも、状態メトリックの成長のこれら反転について監視することも必要でない。この第2の方法は、各トレリス段階の最大メトリック値を使用する。長いフレームのためにフレームの終りの前にトレースバックを実行する必要があるときは、通常、トレースバック処理がこの状態を使用しているので、通常の処理において、しばしばこの値とこれに対応する状態が判断される。以上で述べたように、この最大状態メトリック値は、前のトレリス段階の最大値に対して値を減少できない特性であったことを想起すべきである。
【0025】
この方法は、以下、図4のフロー・チャートに示すように動作する。
【0026】
トレリスを標準的な順方向へ横切り、状態メトリックの更新をし、ステップ402において、トレリス段階で最大状態メトリックを判断する。この最大値を見出すことは、メモリにこれを記憶する前を除き、段階の計算後に、又はその計算中に、状態メトリックを逐次的に比較することにより、容易に達成できる。
【0027】
ステップ403において、この段階における最大SMを前の段階における最大SMと比較してモジュロ・ラップ・アラウンドが発生した(マーカ・ポイントを横切った)か否かを判断する。これは、2の補数としてSMを調べることにより、新しいSMが正、かつ前の段階のSMが負であるか否かを容易に検出できる。ステップ404において、このようなラップ・アラウンドが発生したときは、ステップ406において補助カウンタを1だけ増加させる。
【0028】
実際において、このような監視は、1段階から次の段階へ最大SM値の遷移を比較するマーカ・ポイント即ちしきい値として、−1の値を使用するのが好ましい。理論的には、残りの計算において適当な調整により、その数値範囲にある任意値をしきい値として使用できる。ステップ407において、フレームの終りに達したか否かを判断し、達していなかったときは、ステップ409において、ルーチンがトレリスにおける次の段階に移行し、前に述べたステップを反復する。
【0029】
ステップ408において、フレームの終りにおけるフル・パス・メトリック(FPM)を下記の式から判断することができる。
【0030】
【数4】
FPM=(M+Cadj)-I-D
ただし、
D=(M-E)mod(K)・
【0031】
以上において、「M」は、フレームの終りにおける最後の段階に対する最大SM値である。「E」は、トレースバックに使用したフレームの終了状態(即ち、復号パスにおけるエンディング状態、更にエンコーダにおける既知のエンディング状態)に対するSM値である。これに代わって、「I」は、フレームの初期状態(即ち、既知の初期エンコーダ状態)に対するSM値、K=2tは、モジュロ・リングのサイズである。ただし、「t」はSM値を表すために使用したビット数である。補助カウンタの値をtビットにより左シフトして(固定値により乗算することと同等)調整値Cadjを得る。Cadjの性質により加算により、又はより簡単に付加により、量M+Cadjを得ることができる。FPMの計算は、そのオぺランドを符号なしの量として取り扱い、かつモジュロ処理は使用しないものとして、実行される。
【0032】
実際においてしばしば、初期状態及びエンディング状態が共に状態0である。更に、初期条件は、訂正すべき結果に対して正しくセットされていると仮定している。数学的な観点から最短距離の解決方法は、最初のトレリス段階後に行う比較をまず監視のために、フレームの始りで初期SM値の最大値を判断し、かつこの値を前の段階の最大SMとして使用することである。実際的な観点から、簡単な解決方法は、全ての初期SM値が0より大きいか又は等しく、かつ2t/2以下であり、また初期最大SM値を0にセットすることが必要である。
【0033】
方法の拡張
以上の全般的な方法は、最大SMを計算し、かつトレリスにおけるあらゆる段階より、むしろ選択した段階でのみで、監視処理を実行することを必要としないモードで動作可能とする簡単な方法によって、拡張可能とされる。この拡張は、マルチ・トレリス段階上で同時に動作するビタビ・デコーダのアーキテクチャーにこの方法を使用することができ、またこのために、連続するトレリス段階の各特定グループの後でのみ、最大SM値を判断するのがより簡単となるので、重要である。このようなビタビ・デコーダのアーキテクチャーは、「無線アプリケーション用に柔軟性をもたせたビタビ・デコーダ(Flexible Viterbi Decorder For Wireless Applications)」と題し、1999年1月29日に出願され、出願番号第60/117,763号を有する米国特許出願、及び「無線アプリケーション用に機能拡張したビタビ・デコーダ(Enhanced Viterbi Decorder for Wireless Applications」と題し、1999年12月30日に出願され、出願番号第60/173,995号を有する米国特許出願に開示されている。ここでは、両特許出願が十分に説明されているものとして、引用により組み込まれる。
【0034】
拡張方法は、現段階の最大SM、及び前段階の最大SMをそれぞれ現段階グループのうちの最終段階に対する最大SM、及び前段階グループのうちの最終段階により置換することを除き、前述した処理と同一の動作をする。カウンタの監視及び条件増加は、このような各段階グループが完了した後にのみに行われる。
【0035】
この手順は、最大SMが各段階グループの終りにおける観察により検出可能とされるものより高速にラップ・アラウンドをしない条件である限り、正常に機能する。この条件は、SM値、即ち2t/2以下に対して設けた1/2以下の数値範囲で、任意の1段階グループを越えて最大SMが常に増加するのであれば、満足される。総合的に(最大可能ブランチ・メトリック)X(このような任意の段階グループにおけるトレリス段階の最大数)が1/2の数値範囲以下であれば、最大SM値における増加は、所要条件を満足する。
【0036】
前述したように、以上で説明した実施例は、最大化に代えて、最小化の用語により公式化されてもよく、説明した手順及び式は、当該技術分野に習熟する者に知られた適当な数学的な変更を行うことにより、そのまま適用される。
【0037】
本発明の好ましい実施例を例示し、かつ説明したが、本発明がこれに限定されないことは、明らかである。多数の変形、変化、変更、置換及び等価物は、付記する特許請求の範囲に定義したように本発明の精神及び範囲から逸脱することなく、当該技術分野に習熟する者が想起すべきことである。
【図面の簡単な説明】
【図1】拘束長5を有する符号率1/nの符号について示す従来技術のトレリス図である。
【図2】本発明によるブランチ・メトリックの対称性を示すACS動作について示すトレリス・バラフライ構造の図である。
【図3】本発明の一実施例によるフル・パス・メトリックの計算を実行するステップを示すフロー・チャートである。
【図4】本発明の他の実施例によるフル・パス・メトリックの計算を実行するステップを示すフロー・チャートである。
Claims (1)
- モジュロ正規化を使用するビタビ・デコーダによりフル・パス・メトリック(FPM)を計算する方法において、
(a)各段階で最大状態メトリック値を判断するステップと、
(b)各段階で前記最大状態メトリックを前の段階における最大状態メトリックと比較してマーカ・ポイントを横切ったか否かを判断するステップと、
(c)ステップ(b)において前記マーカ・ポイント横切ったときは、カウンタを増加させるステップと、
(d)式:
を備え、前記式において、D=(M−E)mod(k)、”M"はフレームの終りで最終段階に対する最大状態メトリック値、”E”はトレースバックに使用したフレームのエンディング状態(例えば、復号されたパスにおける最終状態、更に前記エンコーダにおける既知のエンディング状態)に対する状態メトリック値、”I”はそのフレームの初期状態に対する状態メトリック値、K=2tはモジュロ・リングのサイズ、”t”はこの状態メトリック値を表すために使用したビット数、及びCadjはカウンタが”t”ビットにより左シフトしたときのカウンタの値とする、ビタビ復号におけるフル・パス・メトリックを計算する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US249036 | 1988-09-26 | ||
US24903600P | 2000-11-15 | 2000-11-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002232301A JP2002232301A (ja) | 2002-08-16 |
JP3906073B2 true JP3906073B2 (ja) | 2007-04-18 |
Family
ID=22941772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001388490A Expired - Fee Related JP3906073B2 (ja) | 2000-11-15 | 2001-11-15 | ビタビ復号におけるフル・パス・メトリックを計算する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6934343B2 (ja) |
EP (1) | EP1207626B1 (ja) |
JP (1) | JP3906073B2 (ja) |
DE (1) | DE60117421T2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002357739A1 (en) * | 2001-11-16 | 2003-06-10 | Morpho Technologies | Viterbi convolutional coding method and apparatus |
US7173985B1 (en) * | 2002-08-05 | 2007-02-06 | Altera Corporation | Method and apparatus for implementing a Viterbi decoder |
US10075194B2 (en) * | 2016-05-13 | 2018-09-11 | Qualcomm Incorporated | Tail biting convolutional code (TBCC) enhancement with state propagation and list decoding |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4087752A (en) * | 1977-04-25 | 1978-05-02 | Rockwell International Corporation | Digital communications tree searching detection |
JPS62183226A (ja) * | 1986-02-07 | 1987-08-11 | Fujitsu Ltd | シ−ケンシャル復号器 |
US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
JPH03195129A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 最尤系列推定装置 |
US5375129A (en) * | 1990-07-19 | 1994-12-20 | Technophone Limited | Maximum likelihood sequence detector |
GB2255482B (en) * | 1991-05-01 | 1995-05-10 | Silicon Systems Inc | Maximum likelihood sequence metric calculator |
JP3120511B2 (ja) * | 1991-11-21 | 2000-12-25 | ソニー株式会社 | ビタビ復号装置 |
US5878098A (en) | 1996-06-27 | 1999-03-02 | Motorola, Inc. | Method and apparatus for rate determination in a communication system |
JPH10107651A (ja) * | 1996-09-27 | 1998-04-24 | Nec Corp | ビタビ復号装置 |
US6490327B1 (en) * | 1998-12-30 | 2002-12-03 | Ericsson Inc. | System and method for self-adaptive maximum likelihood sequence detection using a T-algorithm |
JP3700818B2 (ja) * | 1999-01-21 | 2005-09-28 | Necエンジニアリング株式会社 | 誤り訂正回路 |
US6137845A (en) * | 1999-04-16 | 2000-10-24 | Motorola, Inc. | Method of determining an encoding rate in a communication system |
US6707849B1 (en) * | 2000-02-08 | 2004-03-16 | Ericsson Inc. | Methods, receivers and equalizers having increased computational efficiency |
AU2002357739A1 (en) * | 2001-11-16 | 2003-06-10 | Morpho Technologies | Viterbi convolutional coding method and apparatus |
-
2001
- 2001-11-13 EP EP01000625A patent/EP1207626B1/en not_active Expired - Lifetime
- 2001-11-13 US US10/007,977 patent/US6934343B2/en not_active Expired - Lifetime
- 2001-11-13 DE DE60117421T patent/DE60117421T2/de not_active Expired - Lifetime
- 2001-11-15 JP JP2001388490A patent/JP3906073B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002232301A (ja) | 2002-08-16 |
DE60117421D1 (de) | 2006-04-27 |
EP1207626B1 (en) | 2006-03-01 |
US20020057749A1 (en) | 2002-05-16 |
EP1207626A1 (en) | 2002-05-22 |
US6934343B2 (en) | 2005-08-23 |
DE60117421T2 (de) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5537444A (en) | Extended list output and soft symbol output viterbi algorithms | |
JP2002033670A (ja) | 確率依存グラフにおいて汎用の符号を復号化するための方法および装置 | |
US20070089043A1 (en) | Viterbi decoder and Viterbi decoding method | |
EP0800280A1 (en) | Soft decision viterbi decoding in two passes with reliability information derived from a path-metrics difference | |
JP4806673B2 (ja) | 復号装置及び復号方法 | |
US5912908A (en) | Method of efficient branch metric computation for a Viterbi convolutional decoder | |
US6460160B1 (en) | Chase iteration processing for decoding input data | |
KR100346529B1 (ko) | 디지탈신호프로세서 | |
JP5075642B2 (ja) | トレリス線図のバタフライ構造を用いたmap復号化のためのメトリック計算 | |
US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
JP3906073B2 (ja) | ビタビ復号におけるフル・パス・メトリックを計算する方法 | |
CN108768412B (zh) | 一种低延时Viterbi译码方法及系统 | |
EP0807336B1 (en) | Method for forming transition metrics and a receiver of a cellular radio system | |
US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
JP2000224050A (ja) | ビタビ復号器 | |
KR100490815B1 (ko) | 비터비 복호기 | |
JP2591332B2 (ja) | 誤り訂正復号装置 | |
US7287212B2 (en) | Methods and systems for Viterbi decoding | |
JP3720251B2 (ja) | ヴィタビ復号器 | |
JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
KR100726171B1 (ko) | 비터비 복호 장치 및 방법 | |
KR100531840B1 (ko) | 비터비 디코더의 가지 메트릭 계산 방법 및 그 회로 | |
JP4372298B2 (ja) | ビタビ復号器 | |
Laddha et al. | Implementation of Adaptive Viterbi Decoder through FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3906073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |