JP2004512775A - 実信号系列の復号方法およびデバイス、信頼性検出ユニットおよびビタビ復号ユニット - Google Patents
実信号系列の復号方法およびデバイス、信頼性検出ユニットおよびビタビ復号ユニット Download PDFInfo
- Publication number
- JP2004512775A JP2004512775A JP2002538663A JP2002538663A JP2004512775A JP 2004512775 A JP2004512775 A JP 2004512775A JP 2002538663 A JP2002538663 A JP 2002538663A JP 2002538663 A JP2002538663 A JP 2002538663A JP 2004512775 A JP2004512775 A JP 2004512775A
- Authority
- JP
- Japan
- Prior art keywords
- path
- signal value
- maximum likelihood
- unit
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
- H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
- H03M13/4153—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding two-step SOVA decoding, i.e. the soft-output is determined by a second traceback operation after the determination of the hard decision like in the Berrou decoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本発明は、実信号系列を復号化する方法に関し、この方法によってビタビアルゴリズムが２度実行される。ビタビアルゴリズムが２度目に実行されると、第１の走行において検出された信号値の信頼度が、以下の方法にて、最大尤度パスについて反復して決定される。トレリスのサブセクションが選択され、トレリスのサブセクションにおける少なくと１つのさらなるパスが決定され、（これが最大尤度パスの最終サブ信号を終了させる）、信頼度が、最大尤度パスにおける各信号値について決定される。さらなるパス上の各信号値は、最大尤度パス上の信号値と比較され、信頼度またはその信頼度からの最小値および最終サブ信号の信頼度が所定の基準により選択される。
【選択図】図１
【選択図】図１
Description
【０００１】
本発明は、実信号系列の復号方法およびデバイスに関する。
【０００２】
このような方法およびデバイスは、［１］から公知である。
【０００３】
［１］は、いわゆるビタビ（Ｖｉｔｅｒｂｉ）アルゴリズムの原理を記述する。
【０００４】
このビタビアルゴリズムは、外乱に影響される受信実信号の復号チャネルによく用いられ、受信信号に対していわゆるトレリス（ｔｒｅｌｌｉｓ）に沿って信号値系列を決定する。受信実信号系列に対応する、決定された信号値系列の確率は、各場合において、信号値系列に対し最大である。［１］で公知のこの手順は、信号値が第１のバイナリ値かまたは第２のバイナリ値を有するかどうかに関し、各信号値に対しバイナリ基底の決定を行うために用いれられる。
［１］で公知のこの手順は、特有の短所を有し、この短所は、この復号プロセス中に、この決定が、各決定された信号値が実際、元の送信信号に対応しているかどうかに関し、どの程度信頼されるかが証明されていない。
従って、［１］の方法は、チャネル復号プロセスの品質において、何らの信頼性情報をも提供しない。
［１］からの公知の方法を改善するために、［２］では、各決定された信号値に対して、信頼性情報が割り付けられ、そして、この情報は、受信された、雑音を含む（すなわち、外乱に影響される）実信号のチャネル復号の過程において、下述の記載で、信頼度として参照されることが知られている。各場合の信頼度は、受信信号をこの対応信号として分類するようになされた各決定の信頼度を示す。これは、この信頼度は、受信信号がどの度合いで第１のバイナリ信号値かまた第２のバイナリ信号値に類似しているかを示していることを、明らかに意味する。信頼度は、例えば、いわゆる状態メトリックの関数として形成され、これはチャネル復号プロセスにおけるトレリスを経由する過程に計算される。
［２］での公知の方法では、信頼度はビタビアルゴリズムを介して、１回の走行の過程で決定される。
しかし、この手順が、特に最適でなく、そしてさらにハードウエアでの実現に関しても最適でないと理解されている。
［２］での公知の手順を改善するために、［３］で記述されている方法が開発され、そしてこの方法ではビタビアルゴリズムが２回走行されるが、この方法は、第１回目の「走行（ｒｕｎ）」の過程で信号値のみが決定され、信頼度は第２回目の走行の過程で決定される。第１回目の「走行」の結果は、「最大尤度パス（ｍａｘｉｍｕｍ ｌｉｋｅｌｉｈｏｏｄ ｐａｔｈ）」であり、これは、パストレースバック方法（ｐａｔｈ ｔｒａｃｅｂａｃｋ ｍｅｔｈｏｄ（ｂａｃｋｔｒａｃｅ ｍｅｔｈｏｄ））を用いて決定されたこれらの信号値を含む。最大尤度パス上に配置された信号値は復号化された実信号として用いられる。
［３］での公知の手順において、ビタビアルゴリズムの第２回目の走行は、全トレリスに沿って、さらなる多数のパスに対して行われ、このさらなるパスのすべては最大尤度パスと同じ長さ、すなわち、受信した実信号系列に対応する長さを有するが、信頼度は決定され、そして信号値に関連する各信頼度は、最大尤度パスの信号値の信頼度とさらなるパスの信号値に対して決定された信頼度との関数として決定される。
この手順は、極めて複雑でありそして、実際、実信号の復号において実時間では用いられ得ない。特に移動無線の分野では用いられ得ない。
さらに、［４］と［５］においても公知であるが、ビタビアルゴリズムが実信号の全系列に対して実行されず、部分系列に対しておよびトレリスに沿って、ステップ毎に決定される信号値に対してだけ実行され、これに伴って、さらなるパスは、ビタビアルゴリズムの過程において形成されかつ、さらなる信頼度はこれらのさらなるパスの決定された信号値に割り付けられ、さらなる信頼度は最大尤度パス上の信号値の信頼度と比較され、この時点ではまだ完全には決定されてないが、これに基づいて、決定された信号値に関連する最終の信頼度が選らばれる。
［４］および［５］での公知の方法は、特別の短所を有し、これは、ビタビアルゴリズムの収斂が、さらなるパスを決定するために、考慮された各サブ領域に対して常に保証されるわけではないことである。
最大尤度パスを決定する別の方法は、［６］において公知である。この方法では、第１の最大尤度パスが決定され、そしてさらなる準最大尤度パスが次いで選択され、そしてその信頼度が第１の最大尤度パスの信頼度と比較される。
別のビタビ復号器が［７］に記述される。
本発明は、このようにして、ビタビアルゴリズムの過程における信号値の信頼度の決定問題をベースにし、これに伴って、この決定された信頼度は、確率プロセスの意味において公知の方法の信頼度よりも良好であるかまたは少なくともこれと等価である信頼性を有する。さらに、これは、移動無線のためにこの方法を用いることが可能であることが意図され、この場合、ソフトウエアおよびソフトウエアの両面の計算の複雑さができるだけ小さくなることが所望される。
この問題は、独立の特許請求項の特長を有する方法、デバイス、信頼度決定ユニット、およびビタビ復号ユニットによって解決される。
実信号系列を復号する方法において、ビタビアルゴリズムは、第１回目に、すべての実信号に対し実行される。ビタビアルゴリズムのこの第１回目の「走行」の結果は、最大尤度パスを生じさせ、これは、結果としてビタビアルゴリズムに従う全トレリスに沿って決定される。最大尤度パスは、各実信号に対して１個の信号値を有する。信頼度は、ビタビアルゴリズムを用いて決定された最大尤度パスの各信号値に対して決定される。ビタビアルゴリズムでは、次に、第２回目が実行され、これに伴って、次の方法ステップが、決定されたトレリスのすべてで信号値が考慮されるまで、繰り返し実行される。
・トレリスの１つのサブ領域が選択され、これに伴って、このサブ領域は、最大尤度パス上の部分初期信号値および部分エンド（ｅｎｄ）信号値を有し、
・少なくとも１つのさらなるパスは、トレリスのそのサブ領域で決定され、そのトレリスはその最大尤度パス上の部分エンド信号値で終了し、
・さらなるパスの各信号値は決定され、そして同じ時間に関連する最大尤度パス上の対応の信号値と比較され、
・この比較結果に依存し、最大尤度パス上の信号値は、以前の繰り返しステップで決定された信頼度かまたは、この最小値および部分エンド信号値の信頼度に割り付けられ、
・続く繰り返しステップにおいて、トレリスのサブ領域は、好ましくは、少なくとも１時間単位だけシフトされる。
【０００５】
決定された信号値およびこの信号値に関連する選択された信頼度は、これはビタビアルゴリズムの第２回目の実行をベースにして決定されたものだが、これらは、復号系列として用いられ、格納されそして／または出力される。
【０００６】
実信号系列を符号化するデバイスは、実信号系列の復号化方法において、上述の方法ステップが実行され得るように、セットアップされたプロセッサを有する。
ビタビアルゴリズムの過程で、信頼度を決定する信頼度決定ユニットは、ビタビアルゴリズムに従う最大尤度パスの信号を格納する第１のパスメモリを有する。さらに、第２のパスメモリは、ビタビアルゴリズムに従うさらなるパスの信号値を格納するために提供される。第１の選択ユニットは、第１のパスメモリおよび第２のパスメモリに結合され、そして第１のパスメモリおよび第２のパスメモリからの信号値を評価するのに用いられる。比較ユニットは、この選択ユニットに結合され、そして第１のパスメモリから選ばれた信号値および第２のパスメモリからの信号値とを相互に比較するために用いられる。第２の選択ユニットは、制御入力、第１入力および第２入力を有する。この制御入力は、比較ユニットの出力に結合される。第１入力は、第３の選択ユニットの出力に結合されている。さらに、信頼度メモリは、信頼度を格納するために提供される。さらに提供される制御ユニットは、以前に決定かつ格納された第１の信頼度（最大尤度パス上の信号値に関連している）が信頼度メモリから読み出され得、そして第３の選択ユニットの第１入力に供給され得るために、セットアップされる。さらに、制御ユニットは、以前に決定かつ格納された第２の信頼度（最大尤度パス上の信号値に関連している）が信頼度メモリから第３の選択ユニットの第２入力に供給され得るために、セットアップされる。制御ユニットは、第１の信頼度が第２の選択ユニットの第２入力に供給され得るために、さらにセットアップされる。第１のパスメモリから選択された信号値と第２のパスメモリから選択された信号値とが同じでない場合、比較ユニットが制御信号を第２の選択ユニットに供給し得、その結果、第２の選択ユニットは、その第１の入力に現われそして第３の選択ユニットで選ばれた信頼度を選択し得る。
ビダビ復号ユニットは、上述の信頼度決定ユニットを有する。
本発明の結果は、ビタビアルゴリズムを用いて、実信号系列の改善された復号化を生む。特に、品質、すなわち各信号値に関連する信頼度の確率過程の信頼性が向上され、そしてビタビ復号器による軟判定値として出力され、これらの結果としてさらなる処理ための個々の信号値の信頼性が向上される。
なお、本発明によると、最大尤度パスは、第２回目のビタビアルゴリズムが実行される前に、ビタビアルゴリズムに従った結果の全体のトレリスに沿うて決定され、そしてさらなるパスの信号値が第２回目の走行の過程での最大尤度パスの信号値と比較される。
本発明の好ましい開発は、従属請求項の中で理解され得る。
次の記載において記述される本発明の洗練さは、方法、デバイス、および信頼度決定ユニットだけでなく、ビタビ復号ユニットにも関連する。
バイナリ値は、信号値として用いられ得る。この洗練さは、本発明のインプリメンテションを簡素化する。なぜなら、バイナリ値だけが処理される必要があり、この結果、例えば、たった１ビットだけが信号値の格納の目的のために、各信号値に対して要求されるからである。
本発明のさらなる洗練さは、実信号系列の開始点で予め決定された、少なくとも１個の初期値、そして／または実信号系列の終了点で予め決定された、少なくとも１個のエンド値を提供する。
信号値の予め決定された数の信号値を有する領域は、選択されるべきトレリスのサブ領域として選択され得る。
本発明のある洗練さによると、信号値の数は用いられる重畳多項式の逆変換の深さ（ｒｅｖｅｒｓｉｏｎ ｄｅｐｔｈ ｏｆ ｔｈｅ ｃｏｎｎｖｏｌｕｔｉｏｎ ｐｏｌｙｎｏｍｉｎａｌｓ）に依存するが、この数は、各場合において、トレリスのサブ領域として用いられる。
さらなるパスは、各場合で、最大尤度パスによる各部分エンド信号値に通された信号値の信号値の逆変換によって１回の繰り返しで決定され得、そして更新されたパストレースバック方法が、逆変換された信号から始めて、部分エンド信号値をベースに実行される。この更新されたパストレースバック方法はパストレースバック情報を用い、そしてこの情報は、ビタビアルゴリズムの第１回目の走行で決定されたものかまたは、再度第２回目の走行で生まれるものである。
最大尤度パス上の各信号値はさらなる並行のパスの信号値と比較される。この比較が一致の場合、最大尤度パス上に配置された信号値の信頼度は変化されない。この比較が一致しない場合、以前の繰り返しで決定された信頼度の最小値および部分エンド信号値の信頼度が、最大尤度パス上の関連信号値に対して用いられる。
ビタビアルゴリズムを走行させる間に形成された、蓄積された信号値メトリックスからの相違が、信頼度の第１の近似として用いられ得る。
本発明のある開発において、第２の選択ユニットがマルチプレクサである。
本発明のさらなる洗練さによると、第１の選択ユニットは、同じ時間単位に関する信号値が各場合で選択されるようにセットアップされる。
第３の選択ユニットは、それが第１の信頼度および第２の信頼度のうちより低い信頼度を選択するようにセットアップされ得る。
本発明のさらなる洗練さによると、次のコンポーネントがデバイスに提供される。
・遷移メトリックを決定する遷移メトリック決定ユニット、
・エンド状態メトリック決定ユニット、これは、エンド状態メトリックを決定するために、遷移メトリック決定ユニットに結合され、
・エンド状態メトリック決定ユニットに結合される信頼度決定ユニット、および
・パストレースバックユニット、これは、パストレースバック情報を決定するために、信頼度決定ユニットおよびエンド状態メトリック決定ユニットに結合される。
さらに、メモリが提供され得、
・パストレースバック情報を格納するメモリ領域を有し、そして／または
・復号ユニットのためのソフト入力情報を格納する第２のメモリ領域を有し、そして／または
・決定された状態メトリックおよび状態遷移メトリックを格納する第３のメモリ領域を有し，そして／または
・出力されることを意図された信号値、およびこの信号値に関連する信頼度を格納する第４のメモリ領域を有するように提供され得る。
【０００７】
メモリ領域の少なくとも１つは、ＲＡＭの形態であってもよく、この結果、各メモリ領域は、電気回路で一体化され、このようにさらに復号プロセスをかなり高速化させる。
【０００８】
さらに、パストレースバックユニットは、次のコンポーネントを有し得る。
・制御ユニット、および
・制御入力を介してこの制御ユニットに結合されるマルチプレクサ、
−この場合において、この制御ユニットを用いて、最大尤度パスについてかまたは個々のさらなる並行パスについてかの情報かが、第１のマルチプレクサによって選択されるかどうかを選択することは可能である。
【０００９】
−この場合において、さらなる並行パス内でのパストレースバック方法の個々のスタート（ｓｔａｒｔ）状態が第１のマルチプレクサの第１入力に供給され得、
−この場合において、遷移ビットがさらなるパスのトレースバックのために逆変換されるかを意図されているかどうかの情報が、第１のマルチプレクサの第２入力として供給され得、
−この場合において、スタート状態が関連する個々の時間が第１のマルチプレクサの第３入力に供給され得、
−この場合において、最大尤度パスの個々のスタート状態が第１のマルチプレクサの第４入力に供給され得、そして
−この場合において、最大尤度パスのスタート状態が関連する個々の時間が第１のマルチプレクサの第５入力に供給され得る。
【００１０】
本発明の例示の実施形態は、つぎの記載でさらに詳細に説明され、そして図で示される。
【００１１】
図２は、記号として、ソース（ｓｏｕｒｃｅ）２０１を示し、このソース２０１からメッセージ２０２が送信器２００から受信器２１１のシンク（ｓｉｎｋ）２１９に伝送されることが意図されている。
【００１２】
伝送されるメッセージ２０２は、ソース符号器２０３に供給され、ここにおいてこれは圧縮され、この結果、情報は失われないが、メッセージ２０２の復号化において不必要な冗長情報は削除され、従って、要求される伝送容量が減少される。
【００１３】
ソース符号器２０２は、符号ワード２０４を出力し、
ｕ＼∈｛±１｝ｋ、 （１）
これは、デジタル値の系列から成り立つ。この場合、この条件は、各符号ワード２０４ｕ＼の各値ｕｉ（ｉ＝１、．．．、ｋ）が第１のバイナリ値（論理「０」）または第２のバイナリ値（論理「１」）となる同確率を有するように作られる。
【００１４】
符号ワード２０４ｕ＼は、チャネル符号化２０５のユニットに供給され、このチャネルで、符号ワード２０４ｕ＼の符号化が実行される。このチャネル符号化プロセスの間、冗長情報は、故意に符号ワード２０４ｕ＼に加えられ、伝送プロセス中に生じ得る任意の伝送エラーを修正するかまたは、少なくとも特定を可能にし、このようにして伝送の信頼性の高レベルを達成する。
【００１５】
次の記載は次のチャネル符号化プロセスの結果が、各符号ワード２０４を生じさせるという条件をベースにし、
ｕ＼∈｛±１｝ｋ
が次のチャネルワード符号２０６に割り付けられる。
【００１６】
ｃ＼∈｛±１｝ｎ、 ｎ＞ｋ、 ｎ∈Ｎ （２）
従って、チャネル符号化２０５のユニットの出力は、チャネル符号ワードｃ＼２０６から成る。
【００１７】
チャネル符号ワードｃ＼２０６は、チャネル符号ワードｃ＼２０６の変調器２０７のユニットに供給される。
【００１８】
変調プロセスの間、チャネル符号ワードｃ＼２０６は次の関数に関連し、
【００１９】
【数１】
そしてこれは実チャネル２０８を経由する伝送に対して適切である。
【００２０】
従って、伝送される変調信号２０９は信号情報とこの信号情報から決定された冗長情報との両方を含む。
【００２１】
変調信号ｓ２０９は、実チャネル２０８を介して受信器２１１に伝送される。実チャネル２０８を介しての伝送プロセスの間、外乱２１０がよく起こり、これが変調信号２０９ｓを乱す。
【００２２】
受信器２１１において、この結果が次のような変調信号２１２となり、
【００２３】
【数２】
（ここで、以下の説明では、変調信号を次式により表記する。）
【００２４】
【数３】
そしてこれは受信器２１１の中の復調器２１３のユニットに供給される。
【００２５】
この改変された変調信号ｓ〜２１２は復調器２１３のユニットで復調される。復調器２１３のユニットは次のベクトルを出力し、
【００２６】
【数４】
そしてこれは次の記載で電気信号２１４として参照され、デジタルで、復調され、改変された信号を記述する。
【００２７】
電気信号ｙ＼２１４は、電気信号ｙ＼２１４のチャネル復号ユニット２１５に供給され、ここでは、電気信号ｙ＼２１４のチャネル復号化用のビタビアルゴリズム（次の記載で記述される）に制御される。電気信号ｙ＼の系列はまた、次の記載の中で、実信号系列として参照される。
【００２８】
チャネル復号化プロセスの目的は、いわゆる軟判定復号化を実行することである。これは、符号ワードが再構成され、そしてさらに、この符号ワードのコンポーネントの再構成に関し、なされた判定を記述しつつ、信頼性情報（信頼度）が各コンポーネントに対して決定されることを意味する。再構成された符号ワード２１６のコンポーネントは、次の記載の中で、デジタル信号値として参照される。
【００２９】
再構成された符号ワード２１６、すなわち、少なくとも一つのデジタル信号値は、ソース復号ユニット２１７に供給され、ここで、ソース復号が実行される。
【００３０】
最後に、この復号信号２１８はシンク２１９に供給される。
【００３１】
この発明をより容易に理解させるために、ビタビアルゴリズムの概観構造は、次の記載で説明される（図３を参照）。ビタビアルゴリズムの詳細は［１］に記載される。
【００３２】
この例示の実施形態の目的のために、バイナリ変調信号が仮定され、すなわち、このビタビアルゴリズムは、トレリスを用いて走行され得、このトレリスは図３に示すように、バタフライ構造３００によって実現され得る。
【００３３】
バタフライ構造３００の基礎において、２個の初期状態、すなわち、第１の初期状態ｍ’３０１および第２の初期状態ｍ３０２は、各場合で与えられる。第１の初期状態ｍ’３０１は、状態インデクッスｉと因子２の積（ｍ’＝２ｉ）で得られることができ、ただし、８ビットワードが処理される場合、ｉ＝０、．．．、１２７（２７）であり、そして第２の初期状態ｍ３０２は、ｍ＝２ｉ＋１に基づいて各状態インデクッスｉに対して得られる。
【００３４】
ある時間ｋにおいて、各初期状態３０１、３０２は、状態メトリックＭが割り付けられ、この結果、第１の初期状態ｍ’３０１において、時間ｋに関する状態メトリックは、このように、Ｍ（ｋ、ｍ’＝２ｉ）と示され、そして、第２の初期状態ｍ ３０２において、時刻ｋに関する状態メトリックは、このように、Ｍ（ｋ、ｍ＝２ｉ＋１）と示される。
【００３５】
一般化に対し何の制限もなく、この記述の残りは、ＵＭＴＳ標準に関するステートメントの例の方法に基づいている。このステートメントは、ＧＳＭ／ＥＤＧＥ標準に等しく適用可能であり、ＧＳＭ／ＥＤＧＥ標準状態は、それぞれ、６ビットまたは４ビットで記述される。
【００３６】
例示の実施形態によると、ここでは、この実信号はＵＭＴＳ標準に従って伝送されるが、８ビットの状態が好適に記述され、すなわち、ａｋが時間ｋのビット値として示される場合、第１の初期状態は、３０１ｍ’＝（ａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａ’ｋ−７）で与えられ、および第２の初期状態ｍ ３０２は、ｍ＝（ａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７）で与えられる。
【００３７】
シフトレジスタの手順と同様に、状態遷移が、時間ｋ＋１に関する新しいビット値ａｋ＋１を入力すること（左側からシフトすること）により生じ、図３において第１のエンド状態ｍ’’３０７と第２のエンド状態ｍ’’’３０８への状態遷移矢印３０３、３０４、３０５、３０６によって記号表示される。
【００３８】
ビットａｋ＋１の「シフト入力」によって生じた状態遷移は、結果として、時間ｋ＋１に関する第１のエンド状態ｍ’’３０７（状態メトリックＭ（ｋ＋１、ｍ’’＝ｉ）を有した）に対して、つぎのようになる。
【００３９】
ｍ’’＝ （ａｋ＋１、ａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６）
同じように、第２のエンド状態ｍ’’’３０８は関連する状態メトリックＭ（ｋ＋１、ｍ’’’＝ｉ＋Ｎ／２）を有する。
【００４０】
遷移メトリックＩ１、Ｉ２、Ｉ３，Ｉ４は、ビタビアルゴリズムを用いて決定される。
【００４１】
理解できるように、Ｉ１は、ビットａｋ＋１が論理値「０」を有しかつこのトレリスが第１の初期状態ｍ’３０１であった場合の状態ｍ’’への状態遷移の確率を明瞭に示す。
理解できるように、Ｉ２は、ビットａｋ＋１が論理値「０」を有しかつこのトレリスが第２の初期状態ｍ３０２であった場合の状態ｍ’’への状態遷移の確率を明瞭に示す。
理解できるように、Ｉ３は、ビットａｋ＋１が論理値「１」を有しかつこのトレリスが第１の初期状態ｍ’３０１であった場合の状態ｍ’’’への状態遷移の確率を示す。
理解できるように、Ｉ４は、ビットａｋ＋１が論理値「１」を有しかつこのトレリスが第２の初期状態ｍ３０２であった場合の状態ｍ’’’への状態遷移の確率を示す。
この２個のエンド状態ｍ’’と ｍ’’’の新しい状態メトリックは、つぎの規則に従って、ビタビアルゴリズムを用いて得られる。
Ｍ（ｋ＋１、ｍ’’＝ｉ）＝ｍａｘ（Ｍ（ｋ、ｍ’＝２ｉ）＋Ｉ１、Ｍ（ｋ、ｍ＝２ｉ＋１）＋Ｉ２），
Ｍ（ｋ＋１、ｍ’’’＝ｉ＋Ｎ／２）＝ｍａｘ（Ｍ（ｋ、ｍ’＝２ｉ）＋Ｉ３、Ｍ（ｋ、ｍ＝２ｉ＋１）＋Ｉ４），
ここで、Ｎは、トレリスの状態数を表し、すなわち、８ビットに対して、Ｎ＝２５６状態となる。
ビタビアルゴリズムに従うと、フォワード（ｆｏｒｗａｒｄ）決定プロセスが用いられ、これはある定義された初期状態で始まり、この状態はＵＭＴＳ標準に従って、ある数を含み、この数は、予め決定され得るものだが、継続する決定プロセスための論理値「０」を有したビットの数であり、この結果、ある時点での状態メトリックは、トレリスのすべての初期状態から決定され、そして各状態遷移メトリックはバタフライ構造３００に従って決定される。
【００４２】
一旦、２個の状態遷移メトリックが、異なる初期状態から始まる、同一のエンド状態に両方とも達するようにそれぞれ決定されると、結果、各状態メトリックと遷移メトリックとの和が、各場合において形成され、そしてより大きい和が選択され、そして対応するエンド状態３０７、３０８の状態メトリックとして割り付けられる。
【００４３】
最大選択プロセスで選択された各初期状態のビットａ’ｋ−７、ａｋ−７は、パストレースバックレジスタに格納される。
【００４４】
実信号系列のすべてのエンド状態（ＵＭＴＳ標準に従って定義されている）が到達するまで、上述の方法は、すべての状態およびトレリスのすべての時間ステップに対して実行される。ＵＭＴＳ標準に従う実信号系列のすべてのエンド状態は、再び、論理値「０」を有した所定の数のビットである（実信号系列はターミネイトされ、そしてさらに「終了ビット（ｔａｉｌ ｂｉｔｓ）」として呼ばれる）。
【００４５】
このように理解され得るように、フォワード方法をベースにして、２個の状態遷移の選択パスに関する情報または、他の言葉で表現されるのだが、バタフライ構造３００の各エンド状態への状態遷移を経由した初期状態についての情報は、このように各場合において格納される。各エンド状態およびこれに対応する初期状態は、つぎのような態様で、２ビットだけ異なる。
【００４６】
新しい１ビットは、「シフトレジスタ」においてシフト入力され（ビットａｋ＋１）そして１ビット（「最も古い」、すなわち、最下位ビットａ’ｋ−７またはａｋ−７で、これは次の記載で遷移ビットして参照される）が、「シフトレジスタ」の外にシフトされる。
【００４７】
シフト入力されたビットａｋ＋１は個々のエンド状態の直接状態の一部分であるため、遷移ビットａ’ｋ−７またはａｋ−７をパストレースバックレジスタに格納するだけで充分であり、この結果、つぎの記載に示すように、最大尤度パスを唯一に決定することが可能となる。
【００４８】
パストレースバックの方法の間に、遷移ビットａ’ｋ−７およびａｋ−７は、ビタビアルゴリズムのすべてのエンド状態の知識との連携で用いられ、このアルゴリズムは、ＵＭＴＳ標準に従って、すべてのエンド状態を論理値「０」で終わらせ、この結果、トレリスにおいて最大尤度パスを再構成する。
【００４９】
図４に示されるように、スタート状態４０１は、パストレースバック方法に対して、パストレースバック方法が時間ｋで開始されるという条件で公知である。スタート状態４０１は、ビットａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７によって示され、そして時間ｋに対して、パストレースバックレジスタ４０４の中のアドレスへのポインタ４０２を形成し、これは８ビットのワード長さの２５６値を含む。時間ステップｋに対して、パストレースバックレジスタ４０４の中に２５６ビットが格納され、そしてスタート状態の８ビットで唯一的にそれぞれアドレスされ得る。
【００５０】
時間ｋにおいて、パストレースバックレジスタ４０４の中においてアドレスされたビット４０３は読み出され、そして時間ｋに関するスタート状態４０１を形成する８ビットａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７がシフトレジスタにおいて「右から」シフトされる。時間ｋに関する最上位ビットａｋは、従って、シフトレジスタの外側にシフトされ、そして時間ｋに関する復号された信号値４０５として用いられる。
【００５１】
シフトレジスタに配置され、そして時間ｋ−１に関するパストレースバック状態４０６を形成する新しいワード（ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７、時間ｋに関するパストレースバックレジスタ４０４から選択されたビット４０３）は再び、時間ｋ−１のパストレースバックレジスタ４０８の中のビットへのポインタ４０７として用いられる。時間ｋ−１に関するパストレースバックレジスタ４０８の中のアドレスされたビット４０９は読み出され、そしてさらなる状態遷移が時間ｋ−２に関するさらなるパストレースバック状態において生じる。時間ｋ−１に関する最上位ビットａｋ−１は、従って、シフトレジスタの外側にシフトされ、そして時間ｋ−１に関する復号された信号値４１０として用いられる。
【００５２】
既に概略説明を行った方法は、トレリスの初期状態が、すなわち、第１の実信号が受信された時間の初期状態が決定されるまで、すべての時点で実行される。
【００５３】
なお、８ビットのワード長を有した、各時間に関する各パストレースバックレジスタが、各場合において、２５６状態のための２５６ビットを有する。
【００５４】
ビタビアルゴリズムのこの第１の「走行」をベースに、パストレースバック方法は、結果として、いわゆる、最大尤度パス５０１を生じさせる。
【００５５】
一旦、図５のトレリス５００に示される最大尤度パス５０１が決定されると、ビタビアルゴリズムが、つぎの記載に記述される順序をベースに、第２の時間に実行される。
【００５６】
図５は、トレリス５００の各場合の１タイムステップの参照記号５０２でもって各状態を示す。
【００５７】
最大尤度パス５０１は、パストレースバック方法を用いて、決定された信号値を含み、そしてこの値は、復号化された実信号として、いわゆる、復号化された実信号系列として用いられる。
【００５８】
図５で示されるように、サブ領域５０３は、全体のトレリス５００から選択される。
【００５９】
つぎの記載で記述される方法の目的は、「最悪のケースの推定」という意味で、独自の信号値に関連した信頼度を決定することである。
【００６０】
つぎの記載で、最大尤度パス５０１の信号値はＰｒ．ＴＢ（ｋ−ｉ）と示され、ここで、ｋ−ｉは、選択されたサブ領域５０３に配置された時間ｋ、ｋ−１、ｋ−２，．．．、ｋ−ｉを表す。ｉはサブ領域５０３の時間の系列インデックスを示す。
【００６１】
理解できるように、サブ領域５０３は、各場合において１タイムステップシフトされ、トレリス５００の開始で始まり、そしてトレリス５００の終了を介してシフトされるウィンドウとして見なし得る。
【００６２】
例示の実施形態によると、第２のパスは、時間ｋに関する信号値に対応する最大尤度パス５０１の部分エンド状態５０４に関して形成される。
【００６３】
上述されたように、最大尤度パス５０１上の部分エンド状態５０４に到達するために、以前の初期状態５０５からシフトレジスタにシフトされたビット値は、事実知られている。
【００６４】
時間ｋに関する選択されたサブ領域５０３のトレリス５００内で第２のパス５０６を決定するために、最大尤度パス５０１上の状態５０５から部分エンド状態５０４への遷移を表す遷移ビットが反転され、時間ｋについて格納されたパストレースバックレジスタ（図４を参照）使用して、この反転されたビットを用いて、回復されたパストレースバック法が実行される。これは、図４との関連で上述されたものと同じ態様で、トレリスの初期状態まで行われる。
【００６５】
結果は、状態５０７を含む第２のパス５０６である。
【００６６】
第２のパスが、部分エンド状態５０４まで一旦決定されると、第１の信頼度は、時間ステップｋの選択されたサブ領域５０３における部分エンド状態５０４について決定される。
【００６７】
第１の信頼度は、メトリックが最大尤度パス５０１の状態を介して決定された状態についての部分エンド状態５０４の状態メトリックと、状態メトリックが第２のパス５０６に沿って状態５０７を介して決定された状態についての部分エンド状態５０４の状態メトリックとの間の差から取得される。
【００６８】
見出され得るように、この差は、最大尤度パス５０１に沿う遷移についての決定の確実性の測定値を表す。
【００６９】
例えば、この差が非常に小さい場合、これは、統計的に大きいエラーを含むことなく、直接的に第２のパス５０６を介してその状態に到達することもまた可能であることを意味する。
【００７０】
しかしながら、差が非常に大きい場合、これは、対応するビットについての決定、すなわち、最大尤度パス５０１の状態が、高度に信頼できることを示す。
【００７１】
従って、依然として修正される必要がある第１の信頼度は、最大尤度パス５０１上のすべての状態について、時間ｋを考慮に入れて決定される。
【００７２】
以下の方法は、図５における矢印５０８によって象徴される方向に沿って、時間ｋ−ｎ（ｎ＝１、．．．、選択されたサブ領域の大きさ）について、最大尤度パス５０１上の状態、および第２のパス５０６上の状態を考慮に入れて、各場合について実行される。
【００７３】
・チェックが実行されて、信号値、すなわち、最大尤度パス５０１に基づいて復号化されたビットビットが、第２のパス５０６に基づいて復号されたビットと同じであるか否かを決定する。
【００７４】
・同じである場合、次いで、第１の信頼度は、最大尤度パス５０１上のそれぞれの状態の信号値について不変の状態で保持される。
【００７５】
・最大尤度パス５０１および第２のパス５０６上の時間ｋ−ｎに関する復号ビットが異なった値を有する場合、次いで時間ｋに関する最大尤度パス５０１上のそれぞれの状態およびそれぞれの時間ｋ−ｎに関する最大尤度パス５０１上の対応する状態と関連付けられる第１の信頼度の最小値が決定され、かつ新しい第１の信頼度として、時間ｋ−ｎに関連する最大尤度パス５０１上の信号値に割り当てられる。
【００７６】
・この方法は、最大尤度パス５０１に沿って、および選択されたサブ領域５０３内の最大尤度パス５０１上のすべての状態の第２のパス５０６に沿って実行される。
【００７７】
この手順は、各反復でサブ領域５０３について行われ、各場合について、サブ領域５０３は、トレリス５００に沿って、実信号系列のエンド状態全体の方向に１つの時間ステップだけシフトされる。
【００７８】
反復手順は、さらに、図６との関連で詳細に説明される。
【００７９】
図６は、トレリス５００および最大尤度パス５０１を示す。
【００８０】
図６において、この方法が、第１の時間ステップｋ＝０にて開始することが想定される。
【００８１】
第１のステップにおいて、２つの時間（ｋ＝０、ｋ＝１）の状態を含む、第１のサブ領域６０１が選択される。
【００８２】
図６に示されるように、従って、第１のサブ領域６０１は、最大尤度パス５０１の第１のブランチ６０２を含む。
【００８３】
第２のパス６０４は、１つのブランチ６０５のみを有し、上述の方法を用いて、第１のサブ領域６０１の部分エンド状態６０３で開始する遷移ビットの反転によって決定される。
【００８４】
信頼度Ｓ（１）は、ここで、最大尤度パス６０２のメトリックＭｓ（ｋ＝１，ｍ１）と、第２のパス６０４のＭｃ（ｋ＝１，ｍ１）との差を形成することによって第１の部分エンド状態６０３について決定される。ここで、Ｍｓ（１，ｍ１）は、これに応じて、最大尤度パス５０１に沿って第１の部分エンド状態６０３まで、通常、時間ｋのＭｓ（ｋ、ｍ）に関する状態ｍまで、蓄積された状態メトリックおよび遷移メトリックの全メトリックを示す。従って、Ｍｃ（ｋ，ｍ）は、第２のパス６０４に沿って第２の部分エンド状態６０３まで、通常、時間ｋに関する状態ｍまで、蓄積された状態メトリックおよび遷移メトリックの全メトリックを示す。
【００８５】
第１の反復は、時間ｋ＝１（Ｓ（１））の第１の信頼度が形成された後に終了される。
【００８６】
第２のサブ領域６０６は、第２の反復において選択され、ここで、時間ｋ＝０、ｋ＝１、ｋ＝２のトレリス５００の状態を含む。
【００８７】
第２の反復において、選択された第２のサブ領域６０６は、最大尤度パス５０１上の第２の部分エンド状態６０７を有する。
【００８８】
第２の部分エンド状態６０７に基づいて、以下の記載において、第３のパス６０８と呼ばれる新しいパスが、パストレースバックレジスタを用いる従来のパストレースバック法によって、ここで、再び決定される。さらに、第２の部分エンド状態６０３から状態遷移を評価する最大尤度パス５０１の第２のブランチ６１８の両方の状態遷移メトリックが決定される。
【００８９】
さらに、状態６１０の状態メトリック、および第３のパス６０８上に配置される第２の部分エンド状態６０７の状態遷移メトリックが第３のパス６０８に沿って決定される。
【００９０】
第２の部分エンド状態６０７の時間ｋ＝２の第１の信頼度Ｓ（２）は、以下の規則
Ｓ（２）＝Ｍｓ（２，ｍ２）−Ｍｃ（２，ｍ２）
を用いて再び決定される。
【００９１】
さらなるステップにおいて、チェックが実行されて、第２の部分エンド状態６０７から開始して第２のパス６０８に沿う時間ｋ＝１の復号ビットが、時間ｋ＝１に関する最大尤度パス５０１の復号ビットと同じか否かを決定する。
【００９２】
これらが同じでない場合、第１の部分エンド状態６０３に関連する信頼度Ｓ（１）と、第２の部分エンド状態６０７と関連する第１の信頼度Ｓ（２）との間に最小値が形成される。
【００９３】
さらなるステップにおいて、最小値が、第１の部分エンド状態６０３に割り当てられる。
【００９４】
これは、第２の反復を完了させる。
【００９５】
第３の反復において、見出され得るように、ウィンドウ（サブ領域）が、さらなる１つの時間ステップだけ右へシフトされる。すなわち、選択された第３のサブ領域６１１は、ここで、４つの時間、すなわち、ｋ＝０、ｋ＝１、ｋ＝２、ｋ＝３からなる状態を含む。
【００９６】
上述の方法は、第３の部分エンド状態６１２から開始して実行されて、第４のパス６１３が、対応するパストレースバックレジスタを用いるさらなるパストレースバック法によって決定される。
【００９７】
第４のパス６１３に沿う全メトリックは、以下の記載にて並行パス（ｃｏｎｃｕｒｒｅｎｔ ｐａｔｈ）とも呼ばれ、状態６１６の状態メトリックから、および第３の部分エンド状態６１２における状態遷移メトリックから知られる。
【００９８】
さらに、状態遷移メトリックは、第２の部分エンド状態６０７から第３の部分エンド状態６１２への状態遷移について決定される。これは、最大尤度パス５０１上の第３のブランチ６１７によって象徴される。
【００９９】
最大尤度パス５０１に沿う全メトリックは、従って、第２の部分エンド状態６０７の状態メトリックからもまた知られる。
【０１００】
第３の部分エンド状態６１２の第１の信頼度は、以下の規則
Ｓ（３）＝Ｍｓ（３，ｍ３）−Ｍｃ（３，ｍ３）
を用いて形成される。
【０１０１】
第３の部分エンド状態６１２の第１の信頼度Ｓ（３）が一旦決定されると、それぞれの第１の信頼度は、最大尤度パス５０１上の第３のサブ領域６１１に配置されるすべての状態について、上述の手順に従って更新されるか、または更新されない。
【０１０２】
これは、第３の反復を完了させる。
【０１０３】
第４の反復において、サブ領域が、トレリス５００のエンドの方向に１つの時間ステップだけ再びシフトされて、第４のサブ領域６１９が選択される。これは、ここで、５つの時間ｋ＝０、ｋ＝１、ｋ＝２、ｋ＝３、ｋ＝４からなる状態を含む。
【０１０４】
最大尤度パス５０１上の第４の部分エンド状態６２０に関する第５のパス６２１は、上述の手順を用いて決定される。
【０１０５】
第４の部分エンド状態６２０の第１の信頼度Ｓ（４）は、次いで、以下の規則
Ｓ（４）＝Ｍｓ（４，ｍ４）−Ｍｃ（４，ｍ４）
を用いて決定される。
【０１０６】
第４の部分エンド状態６２０から開始して、第１の信頼度は、各場合について、上述の手順に従って、時間的に連続して先行する状態に関して更新されるか、または更新されない。
【０１０７】
プログラム言語にて、ｉｆ／ｔｈｅｎのリクエストの形態で表現される場合、時間ｋに関連するそれぞれの部分エンド状態の第１の信頼度は、以下の条件
に基づいて更新されるか、または更新されない。
【０１０８】
Ｓｅｃ．ＴＢ（ｎ＿ｕｐｄ＿ｋ）は、時間ｋに関する最大尤度パス５０１上の部分エンド状態から開始する更新反復ｋの間の、それぞれの並行パス（第２のパス、第３のパス、第４のパス、．．．）上の時間ｎに関連する復号ビットを示す。
【０１０９】
見出されうるように、手順は、以下の発見的知識（ｈｅｕｒｉｓｔｉｃ ｋｎｅｗｌｅｄｇｅ）によって説明され得る。
【０１１０】
反復の開始におけるそれぞれの第１の信頼度は、出力されるべき信頼度の上限である。それぞれの部分エンド状態について推定された信頼度が小さいほど、部分エンド状態がそれぞれのさらなるパスを介してもまた達成され得る確率がより大きい。従って、最大尤度パス５０１上の状態についての中間信頼度は、対応する時間に関する対応する復号ビットが、最大尤度パス５０１とさらなるパスとの間で異なる場合、選択されたサブ領域内で更新されなければならない。
【０１１１】
最大尤度パス５０１に沿うすべての状態の信頼度が一旦更新されると、時間ウィンドウ、すなわちサブ領域は、トレリスの終了の方向に、１つの時間ステップだけさらにシフトされる。
【０１１２】
時間ｋ＋１に関する対応する部分エンド状態の新しい信頼度が推定され、対応する新しいさらなるパスが決定され、かつ対応する状態メトリックおよび状態遷移メトリックが決定され、再び、第ｋ＋１の反復のサブ領域内の最大尤度パス５０１上の状態の信頼度が更新される。
【０１１３】
時間的に先行するサブ領域の最後に更新された値が最後に決定されて、さらなる反復においては、もはや考慮されないことに留意されたい。
【０１１４】
最大尤度パス５０１上の時間ウィンドウにおけるすべての状態の信頼度は、さらにシフトされた場合に対応する状態が時間ウィンドウから外れるまで、各反復について、上述の規則に依存して更新される。
【０１１５】
図７は、本発明の例示の実施形態による、ビタビ軟判定復号（ｓｏｆｔ ｄｅｃｉｓｉｏｎ ｄｅｃｏｄｉｎｇ）ユニット７００のブロック図を示す。
【０１１６】
ビタビ復号化ユニット７００は、外部制御器（図示せず）例えば、５２ＭＨｚの周波数の信号プロセッサ等、によるクロック入力７０１を介してクロックされる。
【０１１７】
ビタビ復号化ユニット７００は、内部制御ユニット７０２、復号化方法（畳み込み多項式（ｃｏｎｖｏｌｕｔｉｏｎ ｐｏｌｙｎｏｍｉａｌｓ））に関する情報を格納するためのユニット７０３、遷移メトリック決定ユニット７０４、エンド状態メトリック決定ユニット７０５、信頼度決定ユニット７０６およびパストレースバックユニット７０７を有する。
【０１１８】
さらに、メモリ７０８が提供される。これは、軟入力（ｓｏｆｔ ｉｎｐｕｔ）値、トレースバック情報ならびに復号ビットおよびそれらのビットの信頼度情報を格納するために、種々のサブ領域に細分される。
【０１１９】
さらに、開始メトリック等の一時的情報を格納するためにメモリが提供される。
【０１２０】
遷移メトリック決定ユニット７０７は、復号情報を用いる。この情報は、トレリス内の各遷移について、復号化方法に関する情報を格納するためのユニット７０３内に格納され、理論的に符号化された出力情報を形成し、かつこれを、メモリから受信された軟入力値と合成して、以下の規則
（２ｘ１−１）Ｓ１＋（２ｘ２−１）＋（２ｘ３−１）Ｓ３
を用いて、遷移メトリック値を形成する。ここで、
・Ｓ１、Ｓ２、Ｓ３は、復号器の軟入力値を示し、
・ｘ１、ｘ２、ｘ３は、理論的に符号化された出力情報を示す。
【０１２１】
エンド状態メトリック決定ユニット７０５は、遷移メトリック決定ユニット７０４と結合されて、決定された状態遷移メトリックがこれに供給され得るようにする。エンド状態メトリック決定ユニット７０５は、４つの加算器７０９、７１０、７１１、７１２、以前に形成された２つの加算からの最大値を形成するための２つのユニット７１３、７１４、および図３に示されるバタフライ構造３００に基づいて形成されるパストレースバックレジスタ７１５を備える。
【０１２２】
バタフライ構造のそれぞれの初期状態の状態メトリックと状態遷移メトリックとの和の最大値の選択から生じ、従って、上述の方法に基づいてシフトレジスタの中からシフトされるそれぞれのビットは、パストレースバックレジスタ７１５内に格納される。
【０１２３】
信頼度は、信頼度決定ユニット７０６によって決定される。このユニットは、制御ユニット７０２と結合されており、図１に詳細に示され、上述の方法を用いて、かつ反復中に依然として変更され得る信頼度および中間信頼度を格納するための第２のメモリ領域７１７内に格納される。
【０１２４】
さらに、信頼度決定ユニット７０６は、パストレースバックユニット７０７と結合されて、対応するビット、すなわちタイムスタンプｋに関するそれぞれのさらなるパスに沿う状態のそれぞれの時間ステップの遷移ビットが、パストレースバックユニット７０７から信頼度決定ユニット７０６に供給され、以下の記載において説明されるように、各場合について、第１の入力７１８を介してパストレースバックユニット７０７から信頼度決定ユニット７０６に供給され、最大尤度パス上のそれぞれの状態の遷移ビットは、第２の結合７１９を介してパスバックトレースユニット７０７から信頼度決定ユニット７０６に供給される。
【０１２５】
それぞれ決定された状態メトリックおよび状態遷移メトリックは、第３のメモリ領域７２０内に格納される。
【０１２６】
出力されるように意図される信号値、およびこの信号値に関連する最終信頼度は、第４のメモリ領域７２１内に格納される。
【０１２７】
個々の構成要素は、バス７２２を介して互いと結合される。
【０１２８】
図１は、信頼度決定ユニット７０６の見取り図（ｓｋｅｔｃｈ）を詳細に示す。サブ領域が４５個の時間ユニットの最大の大きさを有する場合、例示の実施形態による信頼値決定ユニット７０６は、最大尤度パスに沿う状態遷移について、選択されたサブ領域に基づいて復号化されたビットを格納する第１のレジスタ１０１を有する。
【０１２９】
復号ビットは、同様に、４５ビットの長さを有する第２のレジスタ１０２内に、パストレースバック法に従い、選択されたサブ領域内のそれぞれ決定された並行パスに沿って格納される。
【０１３０】
第１のレジスタ１０１からの１つのビット、および第２のレジスタ１０２からの１つのビットは、各々、同じ時間に関する復号ビットを表し、各場合について、選択ユニット（図示せず）を介して、最初に、最大尤度パス５０１に沿って、そしてさらなる並行パスに沿って読み出される。これらのビットは、２つの結合、すなわち第１の結合１０３および第２の結合１０４を介して、比較ユニット１０５としての排他論理和ゲートに供給される。
【０１３１】
比較ユニット１０５の１つの出力１０６は、マルチプレクサ１０８の制御入力１０７と接続される。マルチプレクサ１０８の第１の入力１０９は、最小選択ユニット１１１の出力１１０と結合される。最小選択ユニット１１１の第１の入力１１２は、信頼度メモリ１１３と結合される。最小選択ユニット１１１の第２の入力１１４は、同様に、信頼度メモリ１１３と結合される。さらに、マルチプレクサ１０８の第２の入力１１５は、同様に、最小選択ユニット１１１の第１の入力１１２と結合されて、最小選択ユニット１１１の第１の入力１１２にて存在する信頼度が、マルチプレクサ１０８の第２の入力１１５においてもまた存在するようにする。
【０１３２】
マルチプレクサ１０８の１つの出力１１６は、同様に、信頼度メモリ１１３と結合される。
【０１３３】
制御ユニット７０２は、信頼度決定ユニット７０６を制御して、第１の信頼度が、各場合について、時間ｋ、および最大尤度パス上の状態ｍに関して、減算ユニット１１７によって形成され、時間ステップｋは、それぞれの部分エンド状態が配置される時間ステップを表すそれぞれの反復の第１の信頼度Ｓ（ｋ）として格納される。
【０１３４】
さらに、信頼度メモリ１１３は、上述の方法を用いて決定された信頼度および中間信頼度Ｓ（ｋ−ｉ）を格納するために用いられる。
【０１３５】
最大尤度パス５０１に沿うそれぞれの部分エンド状態の対応する全メトリックは、エンド状態メトリック決定ユニット７０５によって信頼度決定ユニット７０６に供給される。
【０１３６】
時間ｋに関する第１の信頼度Ｓ（ｋ）が一旦決定されると、制御ユニット７０２は、時間ｋ−ｉに関して更新されていない選択信頼度Ｓ（ｋ−ｉ）を選択し、かつこれらを最小選択ユニット１１１の第１の入力１１２に供給する。
【０１３７】
第１の信頼度Ｓ（ｋ）は、最小選択ユニット１１１の第２の入力１１４に供給される。
【０１３８】
従って、２つの信頼度の最小値は、最小選択ユニット１１１の出力１１０にて生成され、従って、さらに、マルチプレクサ１０８の第１の入力１０９に付与される。
【０１３９】
信頼度Ｓ（ｋ−ｉ）は、マルチプレクサ１０８の第２の入力１１５に付与される。
【０１４０】
排他論理和ゲート１０５によって実行されるチェックが、第１のレジスタ１０１から、および第２のレジスタ１０２から選択された２つのビットが異なるという結果をもたらした場合、次いでマルチプレクサ１０８は、排他論理和ゲート１０５からの出力信号によって切り換えられて、マルチプレクサ１０８の第１の入力１０９に付与される信号が、マルチプレクサ１０８の出力１１６に通され、この値は、更新された信頼度Ｓ（ｋ−ｉ）＿ｕｐｄとして最小の選択ユニット１１１の第１の入力１１２に付与された以前の信頼度Ｓ（ｋ−ｉ）と置換される。
【０１４１】
信頼度メモリ１１３は、バス７２２を介して第４のメモリ領域と結合されて、ビタビアルゴリズムの第２の「走行」が実行された後、決定された信頼度は、第４のメモリ領域７２１に格納される。
【０１４２】
図８は、パストレースバックユニット７０７を詳細に示す。
【０１４３】
パストレースバックユニットは、最大尤度パスおよびトレースバックされるべきさらなる並行パスの両方を可能にする。これは、対応して、両方のパスタイプと関連し、かつ多重化された形態で内部論理状態に供給され得る入力信号が存在することを意味する。
【０１４４】
パストレースバックユニット７０７は、制御入力８０２を介して制御ユニット７０２（図７を参照）と結合する第１のマルチプレクサ８０１を有する。制御入力８０２は、第１のマルチプレクサ８０１によって、最大尤度パス５０１に関する情報が選択されるか、またはそれぞれのさらなる並行パスに関する情報が選択されるかを選択するために用いられる。さらなるパスに関する情報の処理を停止する停止信号が第１の停止入力８０３を介してマルチプレクサ８０１に供給される。最大尤度パス５０１に関する情報の処理を停止する停止信号は、第２の停止入力８０４を介してマルチプレクサ８０１に供給される。
【０１４５】
さらなるパス内のパストレースバック法に関するそれぞれのスタート状態は、第１の入力８０５におけるマルチプレクサ８０１に供給される。
【０１４６】
第１の遷移ビットがさらなるパスをトレースバックするために反転されることを必要とするか否かに関する情報は、第２の入力８０６を介して第１のマルチプレクサ８０１に供給される。第２の入力８０６は、並行パスを介してトレースバック法のスタート時にてアクティブであり、かつトレースバック法の残りの部分の間、ノンアクティブである。
【０１４７】
スタート状態が関連するそれぞれの時間ｋは、第３の入力８０７を介して第１のマルチプレクサ８０１に供給される。
【０１４８】
最大尤度パス５０１のスタート状態は、第４の入力８０８を介して第１のマルチプレクサ８０１に供給される。
【０１４９】
最大尤度パス５０１のスタート状態が関連する時間は、第５の入力８０９を介して第１のマルチプレクサ８０１に供給される。
【０１５０】
ストップ信号８１０は、第１のマルチプレクサ８０１から制御ユニット７０３に供給され、かつパストレースバック法の完了を示すために用いられる。
【０１５１】
第１のメモリ領域７１６内で読み出されるべきそれぞれのパストレースバックレジスタ７１５のアドレスは、制御ユニット７０３によって生成され、選択されたパストレースバックレジスタ７１５の対応するビットは、ＲＡＭからの入力データ８１１として読み込まれて、第２のマルチプレクサ８１２に供給される。
【０１５２】
第２のマルチプレクサ８１２は、制御入力８１３を介して制御ユニット７０３によって制御される。第１のマルチプレクサによって選択されるスタート条件、すなわち、それぞれのスタート状態およびそれぞれのスタート時間は、第３のマルチプレクサ８１５の第１の入力８１４に供給される。
【０１５３】
従って、第３のマルチプレクサ８１５は、最大尤度パスからか、または並行パスからのスタート情報を受信する。
【０１５４】
第３のマルチプレクサ８１５は、第３のマルチプレクサ８１６の制御入力８１６を介して制御ユニット７０３によって制御される。
【０１５５】
第３のマルチプレクサ８１５の入力８１４のスタート条件は、図４（４０３）に示されるように、スタート時間に関するトレースバックレジスタから１つのビットを選択する。このレジスタは、「トレースバック値」または「遷移ビット」とも呼ばれ、右側に現在の状態ベクトルと接続され、従って、新しいポインタ値８１８を形成する。ここから、各時間ステップにおいて補足されたそれぞれのポインタは、以前の時間ステップそれぞれの遷移を選択する。
【０１５６】
第３のマルチプレクサ８１５の第２の入力８１７に、時間的に以前の時間ステップおよびトレリス５００内の状態のそれぞれの新しいポインタ値８１８を、第２のマルチプレクサ８１２内にロードされるパストレースバックレジスタ７１５に基づいて、および遷移ビット８１９を決定するためのポインタによって決定される関連する遷移ビットに基づいて表す値が供給される。
【０１５７】
パストレースバックユニットは、状態の数、従って、状態ベクトル内のビットの数等、用いられる符号化方法に関する情報が必要とされる。この情報は、新しいポインタ値を生成するためだけでなく、パストレースバックレジスタ７１５（パストレースバックレジスタ７１５の大きさ）を予め選択するためにもまた必要とされる。
【０１５８】
上述のパストレースバック法に基づいてシフト出力されるビットは、復号ビットとして用いられる。これは、最大尤度パスまたはさらなるパス上の対応する信号値と対応する。
【０１５９】
復号ビット８２０、すなわち、対応するシフトレジスタからシフト出力されたビットは、第４のマルチプレクサ８２１の入力８２２に供給される。
【０１６０】
このビットは、第４のマルチプレクサ８２１の制御入力８２３における制御信号に依存して、第１の出力８２４または第２の出力８２５に供給される。ビットが第１の出力８２４に提供される場合、従って、これは、ビットが第４のパスと関連付けられることを意味する。ビットが第２の出力８２５に供給される場合、次いで、これは、ビットが関連する尤度パスと関連付けられることを意味する。
【０１６１】
制御ユニット７０２は、上述の方法ステップが、信頼度決定ユニット７０６およびビタビ復号ユニット７００の対応するさらなるユニットによって実行され得るようにセットアップされる。
【０１６２】
以下の刊行物は、本明細書中に引用される。
［１］Ｇ．Ｄ．Ｆｏｒｎｅｙによる「Ｔｈｅ Ｖｉｔｅｒｂｉ−Ａｌｇｏｒｉｔｈｍ」Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ、Ｖｏｌ．６１、Ｎｏ．３、２６８〜２７８ページ、１９７３年。
［２］Ｊ．Ｈａｇｅｎａｕｅｒ、Ｐ．Ｈｏｅｈｅｒらによる「Ａ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ ｗｉｔｈ Ｓｏｆｔ−Ｄｅｃｉｓｉｏｎ Ｏｕｔｐｕｔｓ ａｎｄ ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎｓ」１６８０−１６８６ページ、ＧＬＯＢＥＣＯＭ、１９８９年。
［３］Ｊ．Ｈａｇｅｎａｕｅｒによる「Ｓｏｕｒｃｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｃｈａｎｎｅｌ Ｄｅｃｏｄｉｎｇ」ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、Ｖｏｌ．４３、Ｎｏ．９、２４４９〜２４５７ページ、１９９５年９月。
［４］Ｃ．Ｂｅｒｒｏｕらによる「Ａ Ｌｏｗ Ｃｏｍｐｌｅｘｉｔｙ Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ Ｄｅｃｏｄｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ」ＩＣＣ ９３。
［５］ＵＳ ５ ４０６ ５７０号
［６］ＪＰ １１１８６９１４ Ａ号からの特許要約
［７］ＵＳ ５ ７８４ ３９２号
【図面の簡単な説明】
【図１】
図１は、本発明のある例示の実施形態に従う信頼度決定ユニットを示すブロック図を示す。
【図２】
図２はブロック図を示し、電気の実信号の送信、転送、および受信を示す。
【図３】
図３はバッファ構造の略図を示し、これをベースにして、ビタビアルゴリズムはさらに詳細に説明される。
【図４】
図４はパストレースバック方法を示すブロック図を示す。
【図５】
図５は、本発明の例示の実施形態に従う手順を示す略図を示す。
【図６】
図６は、本発明の例示の実施形態に従う手順を示す略図を詳細に示す。
【図７】
図７は、本発明のある例示の実施形態に従うビタビ復号化ユニットのブロック図を示す。
【図８】
図８は、本発明のある例示の実施形態に従うビタビ復号化ユニットのパストレースバックユニットの略図を示す。
【符号の説明】
１０１ 第１のレジスタ
１０２ 第２のレジスタ
１０３ 第１の結合
１０４ 第２の結合
１０５ 比較ユニット
１０６ 比較ユニット出力
１０７ マルチプレクサ制御入力
１０８ マルチプレクサ
１０９ マルチプレクサ第１の入力
１１０ 最小選択ユニット出力
１１１ 最小選択ユニット
１１２ 最小選択ユニット第１の入力
１１３ 信頼度メモリ
１１４ 最小選択ユニット第２の入力
１１５ マルチプレクサ第２の入力
１１６ マルチプレクサ出力
２００ 送信器
２０１ ソース
２０２ メッセージ
２０３ ソース符号器
２０４ 符号ワード
２０５ チャンネル符号ユニット
２０６ チャンネル符号ワード
２０７ チャンネル符号ワードの変調ユニット２０７
２０８ 物理チャンネル
２０９ 変調信号
２１０ 外乱
２１１ 受信器
２１２ 改変された変調信号
２１３ 復調ユニット
２１４ 電気信号
２１５ チャンネル復号化ユニット
２１６ 復元された符号ワード
２１７ ソース復号化
２１８ 復号化された信号
２１９ シンク
３００ バタフライ構造
３０１ 第１の初期状態
３０２ 第２の初期状態
３０３ 状態遷移の矢印
３０４ 状態遷移の矢印
３０５ 状態遷移の矢印
３０６ 状態遷移の矢印
３０７ 第１のエンド状態
３０８ 第２のエンド状態
Ｉ１ 第１の状態遷移メトリック
Ｉ２ 第２の状態遷移メトリック
Ｉ３ 第３の状態遷移メトリック
Ｉ４ 第４の状態遷移メトリック
４０１ スタート状態パストレースバック法
４０２ 時間ｋのパストレースバックレジスタ内のビットを指すポインタ
４０３ 時間ｋのパストレースバックレジスタ内のビット
４０４ 時間ｋのパストレースバックレジスタ
４０５ 時間ｋの復号信号値
４０６ 時間ｋ−１のパストレースバック状態
４０７ 時間ｋ−１のパストレースバックレジスタ内のビットを指すポインタ
４０８ 時間ｋ−１のパストレースバックレジスタ
４０９ 時間ｋ−１のパストレースバックレジスタ内のビット
４１０ 時間ｋ−１の復号信号値
５００ トレリス
５０１ 最大尤度パス
５０２ トレリス内の状態
５０３ サブ領域
５０４ 部分エンド状態
５０５ 最大尤度パス上の部分エンド状態に先行する状態
５０６ 第２のパス
５０７ 第２のパスの状態
５０８ 矢印
Ｐｒ．ＴＢ（ｋ−ｊ） 最大尤度パス上の遷移ビット
Ｐｒ．ＴＢ（ｋ−ｊ） 第２のパス上の遷移ビット
６０１ 第１のサブ領域
６０２ 第１のブランチ最大尤度パス
６０３ 第１の部分エンド状態
６０４ 第２のパス
６０５ 第２のパス上のブランチ
６０６ 第２のサブ領域
６０７ 第２の部分エンド状態
６０８ 第３のパス
６０９ 第３のパス上の状態
６１０ 第３のパス上の状態
６１１ 第３のサブ領域
６１２ 第３の部分エンド状態
６１３ 第４のパス
６１４ 第４のパスの状態
６１５ 第４のパスの状態
６１６ 第４のパスの状態
６１７ 最大尤度パス上の第１のブランチ
６１８ 最大尤度パス上の第２のブランチ
６１９ 第４のサブ領域
６２０ 第４の部分エンド状態
６２１ 第５のパス
６２２ 第５のパス上の状態
６２３ 第５のパス上の状態
６２４ 第５のパス上の状態
６２５ 第５のパス上の状態
７００ ビタビ復号化ユニット
７０１ クロック入力
７０２ 制御ユニット
７０３ 信号受信メモリ
７０４ メトリック決定ユニット
７０５ エンド状態決定ユニット
７０６ 信頼度決定ユニット
７０７ パストレースバックユニット
７０８ メモリ
７０９ 加算器
７１０ 加算器
７１１ 加算器
７１２ 加算器
７１３ 最大選択ユニット
７１４ 最大選択ユニット
７１５ パストレースバックレジスタ
７１６ 第１のメモリ領域
７１７ 第２のメモリ領域
７１８ 第１の結合
７１９ 第２の結合
７２０ 第３のメモリ領域
７２１ 第４のメモリ領域
７２２ バス
８０１ 第１のマルチプレクサ
８０２ マルチプレクサ制御ユニット
８０３ 第１のストップ入力
８０４ 第２のストップ入力
８０５ 第１のマルチプレクサの第１の入力
８０６ 第１のマルチプレクサの第２の入力
８０７ 第１のマルチプレクサの第３の入力
８０８ 第１のマルチプレクサの第４の入力
８０９ 第１のマルチプレクサの第５の入力
８１０ ストップ信号
８１１ 入力データ
８１２ 第２のマルチプレクサ
８１３ 第２のマルチプレクサ制御入力
８１４ 第３のマルチプレクサの第１の入力
８１５ 第３のマルチプレクサ
８１６ 第３のマルチプレクサ制御入力
８１７ 第３のマルチプレクサの第２の入力
８１８ トレリス内の時間の次の状態の新しいポインタ値
８１９ 遷移ビット
８２０ 復号ビット
８２１ 第４のマルチプレクサ
８２２ 第４のマルチプレクサ入力
８２３ 第４のマルチプレクサ制御入力
８２４ 第４のマルチプレクサの第１の出力
８２５ 第４のマルチプレクサの第２の出力
９０１ トレリスの半分
９０２ 第１のサブ領域
９０３ 第２のサブ領域
本発明は、実信号系列の復号方法およびデバイスに関する。
【０００２】
このような方法およびデバイスは、［１］から公知である。
【０００３】
［１］は、いわゆるビタビ（Ｖｉｔｅｒｂｉ）アルゴリズムの原理を記述する。
【０００４】
このビタビアルゴリズムは、外乱に影響される受信実信号の復号チャネルによく用いられ、受信信号に対していわゆるトレリス（ｔｒｅｌｌｉｓ）に沿って信号値系列を決定する。受信実信号系列に対応する、決定された信号値系列の確率は、各場合において、信号値系列に対し最大である。［１］で公知のこの手順は、信号値が第１のバイナリ値かまたは第２のバイナリ値を有するかどうかに関し、各信号値に対しバイナリ基底の決定を行うために用いれられる。
［１］で公知のこの手順は、特有の短所を有し、この短所は、この復号プロセス中に、この決定が、各決定された信号値が実際、元の送信信号に対応しているかどうかに関し、どの程度信頼されるかが証明されていない。
従って、［１］の方法は、チャネル復号プロセスの品質において、何らの信頼性情報をも提供しない。
［１］からの公知の方法を改善するために、［２］では、各決定された信号値に対して、信頼性情報が割り付けられ、そして、この情報は、受信された、雑音を含む（すなわち、外乱に影響される）実信号のチャネル復号の過程において、下述の記載で、信頼度として参照されることが知られている。各場合の信頼度は、受信信号をこの対応信号として分類するようになされた各決定の信頼度を示す。これは、この信頼度は、受信信号がどの度合いで第１のバイナリ信号値かまた第２のバイナリ信号値に類似しているかを示していることを、明らかに意味する。信頼度は、例えば、いわゆる状態メトリックの関数として形成され、これはチャネル復号プロセスにおけるトレリスを経由する過程に計算される。
［２］での公知の方法では、信頼度はビタビアルゴリズムを介して、１回の走行の過程で決定される。
しかし、この手順が、特に最適でなく、そしてさらにハードウエアでの実現に関しても最適でないと理解されている。
［２］での公知の手順を改善するために、［３］で記述されている方法が開発され、そしてこの方法ではビタビアルゴリズムが２回走行されるが、この方法は、第１回目の「走行（ｒｕｎ）」の過程で信号値のみが決定され、信頼度は第２回目の走行の過程で決定される。第１回目の「走行」の結果は、「最大尤度パス（ｍａｘｉｍｕｍ ｌｉｋｅｌｉｈｏｏｄ ｐａｔｈ）」であり、これは、パストレースバック方法（ｐａｔｈ ｔｒａｃｅｂａｃｋ ｍｅｔｈｏｄ（ｂａｃｋｔｒａｃｅ ｍｅｔｈｏｄ））を用いて決定されたこれらの信号値を含む。最大尤度パス上に配置された信号値は復号化された実信号として用いられる。
［３］での公知の手順において、ビタビアルゴリズムの第２回目の走行は、全トレリスに沿って、さらなる多数のパスに対して行われ、このさらなるパスのすべては最大尤度パスと同じ長さ、すなわち、受信した実信号系列に対応する長さを有するが、信頼度は決定され、そして信号値に関連する各信頼度は、最大尤度パスの信号値の信頼度とさらなるパスの信号値に対して決定された信頼度との関数として決定される。
この手順は、極めて複雑でありそして、実際、実信号の復号において実時間では用いられ得ない。特に移動無線の分野では用いられ得ない。
さらに、［４］と［５］においても公知であるが、ビタビアルゴリズムが実信号の全系列に対して実行されず、部分系列に対しておよびトレリスに沿って、ステップ毎に決定される信号値に対してだけ実行され、これに伴って、さらなるパスは、ビタビアルゴリズムの過程において形成されかつ、さらなる信頼度はこれらのさらなるパスの決定された信号値に割り付けられ、さらなる信頼度は最大尤度パス上の信号値の信頼度と比較され、この時点ではまだ完全には決定されてないが、これに基づいて、決定された信号値に関連する最終の信頼度が選らばれる。
［４］および［５］での公知の方法は、特別の短所を有し、これは、ビタビアルゴリズムの収斂が、さらなるパスを決定するために、考慮された各サブ領域に対して常に保証されるわけではないことである。
最大尤度パスを決定する別の方法は、［６］において公知である。この方法では、第１の最大尤度パスが決定され、そしてさらなる準最大尤度パスが次いで選択され、そしてその信頼度が第１の最大尤度パスの信頼度と比較される。
別のビタビ復号器が［７］に記述される。
本発明は、このようにして、ビタビアルゴリズムの過程における信号値の信頼度の決定問題をベースにし、これに伴って、この決定された信頼度は、確率プロセスの意味において公知の方法の信頼度よりも良好であるかまたは少なくともこれと等価である信頼性を有する。さらに、これは、移動無線のためにこの方法を用いることが可能であることが意図され、この場合、ソフトウエアおよびソフトウエアの両面の計算の複雑さができるだけ小さくなることが所望される。
この問題は、独立の特許請求項の特長を有する方法、デバイス、信頼度決定ユニット、およびビタビ復号ユニットによって解決される。
実信号系列を復号する方法において、ビタビアルゴリズムは、第１回目に、すべての実信号に対し実行される。ビタビアルゴリズムのこの第１回目の「走行」の結果は、最大尤度パスを生じさせ、これは、結果としてビタビアルゴリズムに従う全トレリスに沿って決定される。最大尤度パスは、各実信号に対して１個の信号値を有する。信頼度は、ビタビアルゴリズムを用いて決定された最大尤度パスの各信号値に対して決定される。ビタビアルゴリズムでは、次に、第２回目が実行され、これに伴って、次の方法ステップが、決定されたトレリスのすべてで信号値が考慮されるまで、繰り返し実行される。
・トレリスの１つのサブ領域が選択され、これに伴って、このサブ領域は、最大尤度パス上の部分初期信号値および部分エンド（ｅｎｄ）信号値を有し、
・少なくとも１つのさらなるパスは、トレリスのそのサブ領域で決定され、そのトレリスはその最大尤度パス上の部分エンド信号値で終了し、
・さらなるパスの各信号値は決定され、そして同じ時間に関連する最大尤度パス上の対応の信号値と比較され、
・この比較結果に依存し、最大尤度パス上の信号値は、以前の繰り返しステップで決定された信頼度かまたは、この最小値および部分エンド信号値の信頼度に割り付けられ、
・続く繰り返しステップにおいて、トレリスのサブ領域は、好ましくは、少なくとも１時間単位だけシフトされる。
【０００５】
決定された信号値およびこの信号値に関連する選択された信頼度は、これはビタビアルゴリズムの第２回目の実行をベースにして決定されたものだが、これらは、復号系列として用いられ、格納されそして／または出力される。
【０００６】
実信号系列を符号化するデバイスは、実信号系列の復号化方法において、上述の方法ステップが実行され得るように、セットアップされたプロセッサを有する。
ビタビアルゴリズムの過程で、信頼度を決定する信頼度決定ユニットは、ビタビアルゴリズムに従う最大尤度パスの信号を格納する第１のパスメモリを有する。さらに、第２のパスメモリは、ビタビアルゴリズムに従うさらなるパスの信号値を格納するために提供される。第１の選択ユニットは、第１のパスメモリおよび第２のパスメモリに結合され、そして第１のパスメモリおよび第２のパスメモリからの信号値を評価するのに用いられる。比較ユニットは、この選択ユニットに結合され、そして第１のパスメモリから選ばれた信号値および第２のパスメモリからの信号値とを相互に比較するために用いられる。第２の選択ユニットは、制御入力、第１入力および第２入力を有する。この制御入力は、比較ユニットの出力に結合される。第１入力は、第３の選択ユニットの出力に結合されている。さらに、信頼度メモリは、信頼度を格納するために提供される。さらに提供される制御ユニットは、以前に決定かつ格納された第１の信頼度（最大尤度パス上の信号値に関連している）が信頼度メモリから読み出され得、そして第３の選択ユニットの第１入力に供給され得るために、セットアップされる。さらに、制御ユニットは、以前に決定かつ格納された第２の信頼度（最大尤度パス上の信号値に関連している）が信頼度メモリから第３の選択ユニットの第２入力に供給され得るために、セットアップされる。制御ユニットは、第１の信頼度が第２の選択ユニットの第２入力に供給され得るために、さらにセットアップされる。第１のパスメモリから選択された信号値と第２のパスメモリから選択された信号値とが同じでない場合、比較ユニットが制御信号を第２の選択ユニットに供給し得、その結果、第２の選択ユニットは、その第１の入力に現われそして第３の選択ユニットで選ばれた信頼度を選択し得る。
ビダビ復号ユニットは、上述の信頼度決定ユニットを有する。
本発明の結果は、ビタビアルゴリズムを用いて、実信号系列の改善された復号化を生む。特に、品質、すなわち各信号値に関連する信頼度の確率過程の信頼性が向上され、そしてビタビ復号器による軟判定値として出力され、これらの結果としてさらなる処理ための個々の信号値の信頼性が向上される。
なお、本発明によると、最大尤度パスは、第２回目のビタビアルゴリズムが実行される前に、ビタビアルゴリズムに従った結果の全体のトレリスに沿うて決定され、そしてさらなるパスの信号値が第２回目の走行の過程での最大尤度パスの信号値と比較される。
本発明の好ましい開発は、従属請求項の中で理解され得る。
次の記載において記述される本発明の洗練さは、方法、デバイス、および信頼度決定ユニットだけでなく、ビタビ復号ユニットにも関連する。
バイナリ値は、信号値として用いられ得る。この洗練さは、本発明のインプリメンテションを簡素化する。なぜなら、バイナリ値だけが処理される必要があり、この結果、例えば、たった１ビットだけが信号値の格納の目的のために、各信号値に対して要求されるからである。
本発明のさらなる洗練さは、実信号系列の開始点で予め決定された、少なくとも１個の初期値、そして／または実信号系列の終了点で予め決定された、少なくとも１個のエンド値を提供する。
信号値の予め決定された数の信号値を有する領域は、選択されるべきトレリスのサブ領域として選択され得る。
本発明のある洗練さによると、信号値の数は用いられる重畳多項式の逆変換の深さ（ｒｅｖｅｒｓｉｏｎ ｄｅｐｔｈ ｏｆ ｔｈｅ ｃｏｎｎｖｏｌｕｔｉｏｎ ｐｏｌｙｎｏｍｉｎａｌｓ）に依存するが、この数は、各場合において、トレリスのサブ領域として用いられる。
さらなるパスは、各場合で、最大尤度パスによる各部分エンド信号値に通された信号値の信号値の逆変換によって１回の繰り返しで決定され得、そして更新されたパストレースバック方法が、逆変換された信号から始めて、部分エンド信号値をベースに実行される。この更新されたパストレースバック方法はパストレースバック情報を用い、そしてこの情報は、ビタビアルゴリズムの第１回目の走行で決定されたものかまたは、再度第２回目の走行で生まれるものである。
最大尤度パス上の各信号値はさらなる並行のパスの信号値と比較される。この比較が一致の場合、最大尤度パス上に配置された信号値の信頼度は変化されない。この比較が一致しない場合、以前の繰り返しで決定された信頼度の最小値および部分エンド信号値の信頼度が、最大尤度パス上の関連信号値に対して用いられる。
ビタビアルゴリズムを走行させる間に形成された、蓄積された信号値メトリックスからの相違が、信頼度の第１の近似として用いられ得る。
本発明のある開発において、第２の選択ユニットがマルチプレクサである。
本発明のさらなる洗練さによると、第１の選択ユニットは、同じ時間単位に関する信号値が各場合で選択されるようにセットアップされる。
第３の選択ユニットは、それが第１の信頼度および第２の信頼度のうちより低い信頼度を選択するようにセットアップされ得る。
本発明のさらなる洗練さによると、次のコンポーネントがデバイスに提供される。
・遷移メトリックを決定する遷移メトリック決定ユニット、
・エンド状態メトリック決定ユニット、これは、エンド状態メトリックを決定するために、遷移メトリック決定ユニットに結合され、
・エンド状態メトリック決定ユニットに結合される信頼度決定ユニット、および
・パストレースバックユニット、これは、パストレースバック情報を決定するために、信頼度決定ユニットおよびエンド状態メトリック決定ユニットに結合される。
さらに、メモリが提供され得、
・パストレースバック情報を格納するメモリ領域を有し、そして／または
・復号ユニットのためのソフト入力情報を格納する第２のメモリ領域を有し、そして／または
・決定された状態メトリックおよび状態遷移メトリックを格納する第３のメモリ領域を有し，そして／または
・出力されることを意図された信号値、およびこの信号値に関連する信頼度を格納する第４のメモリ領域を有するように提供され得る。
【０００７】
メモリ領域の少なくとも１つは、ＲＡＭの形態であってもよく、この結果、各メモリ領域は、電気回路で一体化され、このようにさらに復号プロセスをかなり高速化させる。
【０００８】
さらに、パストレースバックユニットは、次のコンポーネントを有し得る。
・制御ユニット、および
・制御入力を介してこの制御ユニットに結合されるマルチプレクサ、
−この場合において、この制御ユニットを用いて、最大尤度パスについてかまたは個々のさらなる並行パスについてかの情報かが、第１のマルチプレクサによって選択されるかどうかを選択することは可能である。
【０００９】
−この場合において、さらなる並行パス内でのパストレースバック方法の個々のスタート（ｓｔａｒｔ）状態が第１のマルチプレクサの第１入力に供給され得、
−この場合において、遷移ビットがさらなるパスのトレースバックのために逆変換されるかを意図されているかどうかの情報が、第１のマルチプレクサの第２入力として供給され得、
−この場合において、スタート状態が関連する個々の時間が第１のマルチプレクサの第３入力に供給され得、
−この場合において、最大尤度パスの個々のスタート状態が第１のマルチプレクサの第４入力に供給され得、そして
−この場合において、最大尤度パスのスタート状態が関連する個々の時間が第１のマルチプレクサの第５入力に供給され得る。
【００１０】
本発明の例示の実施形態は、つぎの記載でさらに詳細に説明され、そして図で示される。
【００１１】
図２は、記号として、ソース（ｓｏｕｒｃｅ）２０１を示し、このソース２０１からメッセージ２０２が送信器２００から受信器２１１のシンク（ｓｉｎｋ）２１９に伝送されることが意図されている。
【００１２】
伝送されるメッセージ２０２は、ソース符号器２０３に供給され、ここにおいてこれは圧縮され、この結果、情報は失われないが、メッセージ２０２の復号化において不必要な冗長情報は削除され、従って、要求される伝送容量が減少される。
【００１３】
ソース符号器２０２は、符号ワード２０４を出力し、
ｕ＼∈｛±１｝ｋ、 （１）
これは、デジタル値の系列から成り立つ。この場合、この条件は、各符号ワード２０４ｕ＼の各値ｕｉ（ｉ＝１、．．．、ｋ）が第１のバイナリ値（論理「０」）または第２のバイナリ値（論理「１」）となる同確率を有するように作られる。
【００１４】
符号ワード２０４ｕ＼は、チャネル符号化２０５のユニットに供給され、このチャネルで、符号ワード２０４ｕ＼の符号化が実行される。このチャネル符号化プロセスの間、冗長情報は、故意に符号ワード２０４ｕ＼に加えられ、伝送プロセス中に生じ得る任意の伝送エラーを修正するかまたは、少なくとも特定を可能にし、このようにして伝送の信頼性の高レベルを達成する。
【００１５】
次の記載は次のチャネル符号化プロセスの結果が、各符号ワード２０４を生じさせるという条件をベースにし、
ｕ＼∈｛±１｝ｋ
が次のチャネルワード符号２０６に割り付けられる。
【００１６】
ｃ＼∈｛±１｝ｎ、 ｎ＞ｋ、 ｎ∈Ｎ （２）
従って、チャネル符号化２０５のユニットの出力は、チャネル符号ワードｃ＼２０６から成る。
【００１７】
チャネル符号ワードｃ＼２０６は、チャネル符号ワードｃ＼２０６の変調器２０７のユニットに供給される。
【００１８】
変調プロセスの間、チャネル符号ワードｃ＼２０６は次の関数に関連し、
【００１９】
【数１】
【００２０】
従って、伝送される変調信号２０９は信号情報とこの信号情報から決定された冗長情報との両方を含む。
【００２１】
変調信号ｓ２０９は、実チャネル２０８を介して受信器２１１に伝送される。実チャネル２０８を介しての伝送プロセスの間、外乱２１０がよく起こり、これが変調信号２０９ｓを乱す。
【００２２】
受信器２１１において、この結果が次のような変調信号２１２となり、
【００２３】
【数２】
【００２４】
【数３】
【００２５】
この改変された変調信号ｓ〜２１２は復調器２１３のユニットで復調される。復調器２１３のユニットは次のベクトルを出力し、
【００２６】
【数４】
【００２７】
電気信号ｙ＼２１４は、電気信号ｙ＼２１４のチャネル復号ユニット２１５に供給され、ここでは、電気信号ｙ＼２１４のチャネル復号化用のビタビアルゴリズム（次の記載で記述される）に制御される。電気信号ｙ＼の系列はまた、次の記載の中で、実信号系列として参照される。
【００２８】
チャネル復号化プロセスの目的は、いわゆる軟判定復号化を実行することである。これは、符号ワードが再構成され、そしてさらに、この符号ワードのコンポーネントの再構成に関し、なされた判定を記述しつつ、信頼性情報（信頼度）が各コンポーネントに対して決定されることを意味する。再構成された符号ワード２１６のコンポーネントは、次の記載の中で、デジタル信号値として参照される。
【００２９】
再構成された符号ワード２１６、すなわち、少なくとも一つのデジタル信号値は、ソース復号ユニット２１７に供給され、ここで、ソース復号が実行される。
【００３０】
最後に、この復号信号２１８はシンク２１９に供給される。
【００３１】
この発明をより容易に理解させるために、ビタビアルゴリズムの概観構造は、次の記載で説明される（図３を参照）。ビタビアルゴリズムの詳細は［１］に記載される。
【００３２】
この例示の実施形態の目的のために、バイナリ変調信号が仮定され、すなわち、このビタビアルゴリズムは、トレリスを用いて走行され得、このトレリスは図３に示すように、バタフライ構造３００によって実現され得る。
【００３３】
バタフライ構造３００の基礎において、２個の初期状態、すなわち、第１の初期状態ｍ’３０１および第２の初期状態ｍ３０２は、各場合で与えられる。第１の初期状態ｍ’３０１は、状態インデクッスｉと因子２の積（ｍ’＝２ｉ）で得られることができ、ただし、８ビットワードが処理される場合、ｉ＝０、．．．、１２７（２７）であり、そして第２の初期状態ｍ３０２は、ｍ＝２ｉ＋１に基づいて各状態インデクッスｉに対して得られる。
【００３４】
ある時間ｋにおいて、各初期状態３０１、３０２は、状態メトリックＭが割り付けられ、この結果、第１の初期状態ｍ’３０１において、時間ｋに関する状態メトリックは、このように、Ｍ（ｋ、ｍ’＝２ｉ）と示され、そして、第２の初期状態ｍ ３０２において、時刻ｋに関する状態メトリックは、このように、Ｍ（ｋ、ｍ＝２ｉ＋１）と示される。
【００３５】
一般化に対し何の制限もなく、この記述の残りは、ＵＭＴＳ標準に関するステートメントの例の方法に基づいている。このステートメントは、ＧＳＭ／ＥＤＧＥ標準に等しく適用可能であり、ＧＳＭ／ＥＤＧＥ標準状態は、それぞれ、６ビットまたは４ビットで記述される。
【００３６】
例示の実施形態によると、ここでは、この実信号はＵＭＴＳ標準に従って伝送されるが、８ビットの状態が好適に記述され、すなわち、ａｋが時間ｋのビット値として示される場合、第１の初期状態は、３０１ｍ’＝（ａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａ’ｋ−７）で与えられ、および第２の初期状態ｍ ３０２は、ｍ＝（ａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７）で与えられる。
【００３７】
シフトレジスタの手順と同様に、状態遷移が、時間ｋ＋１に関する新しいビット値ａｋ＋１を入力すること（左側からシフトすること）により生じ、図３において第１のエンド状態ｍ’’３０７と第２のエンド状態ｍ’’’３０８への状態遷移矢印３０３、３０４、３０５、３０６によって記号表示される。
【００３８】
ビットａｋ＋１の「シフト入力」によって生じた状態遷移は、結果として、時間ｋ＋１に関する第１のエンド状態ｍ’’３０７（状態メトリックＭ（ｋ＋１、ｍ’’＝ｉ）を有した）に対して、つぎのようになる。
【００３９】
ｍ’’＝ （ａｋ＋１、ａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６）
同じように、第２のエンド状態ｍ’’’３０８は関連する状態メトリックＭ（ｋ＋１、ｍ’’’＝ｉ＋Ｎ／２）を有する。
【００４０】
遷移メトリックＩ１、Ｉ２、Ｉ３，Ｉ４は、ビタビアルゴリズムを用いて決定される。
【００４１】
理解できるように、Ｉ１は、ビットａｋ＋１が論理値「０」を有しかつこのトレリスが第１の初期状態ｍ’３０１であった場合の状態ｍ’’への状態遷移の確率を明瞭に示す。
理解できるように、Ｉ２は、ビットａｋ＋１が論理値「０」を有しかつこのトレリスが第２の初期状態ｍ３０２であった場合の状態ｍ’’への状態遷移の確率を明瞭に示す。
理解できるように、Ｉ３は、ビットａｋ＋１が論理値「１」を有しかつこのトレリスが第１の初期状態ｍ’３０１であった場合の状態ｍ’’’への状態遷移の確率を示す。
理解できるように、Ｉ４は、ビットａｋ＋１が論理値「１」を有しかつこのトレリスが第２の初期状態ｍ３０２であった場合の状態ｍ’’’への状態遷移の確率を示す。
この２個のエンド状態ｍ’’と ｍ’’’の新しい状態メトリックは、つぎの規則に従って、ビタビアルゴリズムを用いて得られる。
Ｍ（ｋ＋１、ｍ’’＝ｉ）＝ｍａｘ（Ｍ（ｋ、ｍ’＝２ｉ）＋Ｉ１、Ｍ（ｋ、ｍ＝２ｉ＋１）＋Ｉ２），
Ｍ（ｋ＋１、ｍ’’’＝ｉ＋Ｎ／２）＝ｍａｘ（Ｍ（ｋ、ｍ’＝２ｉ）＋Ｉ３、Ｍ（ｋ、ｍ＝２ｉ＋１）＋Ｉ４），
ここで、Ｎは、トレリスの状態数を表し、すなわち、８ビットに対して、Ｎ＝２５６状態となる。
ビタビアルゴリズムに従うと、フォワード（ｆｏｒｗａｒｄ）決定プロセスが用いられ、これはある定義された初期状態で始まり、この状態はＵＭＴＳ標準に従って、ある数を含み、この数は、予め決定され得るものだが、継続する決定プロセスための論理値「０」を有したビットの数であり、この結果、ある時点での状態メトリックは、トレリスのすべての初期状態から決定され、そして各状態遷移メトリックはバタフライ構造３００に従って決定される。
【００４２】
一旦、２個の状態遷移メトリックが、異なる初期状態から始まる、同一のエンド状態に両方とも達するようにそれぞれ決定されると、結果、各状態メトリックと遷移メトリックとの和が、各場合において形成され、そしてより大きい和が選択され、そして対応するエンド状態３０７、３０８の状態メトリックとして割り付けられる。
【００４３】
最大選択プロセスで選択された各初期状態のビットａ’ｋ−７、ａｋ−７は、パストレースバックレジスタに格納される。
【００４４】
実信号系列のすべてのエンド状態（ＵＭＴＳ標準に従って定義されている）が到達するまで、上述の方法は、すべての状態およびトレリスのすべての時間ステップに対して実行される。ＵＭＴＳ標準に従う実信号系列のすべてのエンド状態は、再び、論理値「０」を有した所定の数のビットである（実信号系列はターミネイトされ、そしてさらに「終了ビット（ｔａｉｌ ｂｉｔｓ）」として呼ばれる）。
【００４５】
このように理解され得るように、フォワード方法をベースにして、２個の状態遷移の選択パスに関する情報または、他の言葉で表現されるのだが、バタフライ構造３００の各エンド状態への状態遷移を経由した初期状態についての情報は、このように各場合において格納される。各エンド状態およびこれに対応する初期状態は、つぎのような態様で、２ビットだけ異なる。
【００４６】
新しい１ビットは、「シフトレジスタ」においてシフト入力され（ビットａｋ＋１）そして１ビット（「最も古い」、すなわち、最下位ビットａ’ｋ−７またはａｋ−７で、これは次の記載で遷移ビットして参照される）が、「シフトレジスタ」の外にシフトされる。
【００４７】
シフト入力されたビットａｋ＋１は個々のエンド状態の直接状態の一部分であるため、遷移ビットａ’ｋ−７またはａｋ−７をパストレースバックレジスタに格納するだけで充分であり、この結果、つぎの記載に示すように、最大尤度パスを唯一に決定することが可能となる。
【００４８】
パストレースバックの方法の間に、遷移ビットａ’ｋ−７およびａｋ−７は、ビタビアルゴリズムのすべてのエンド状態の知識との連携で用いられ、このアルゴリズムは、ＵＭＴＳ標準に従って、すべてのエンド状態を論理値「０」で終わらせ、この結果、トレリスにおいて最大尤度パスを再構成する。
【００４９】
図４に示されるように、スタート状態４０１は、パストレースバック方法に対して、パストレースバック方法が時間ｋで開始されるという条件で公知である。スタート状態４０１は、ビットａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７によって示され、そして時間ｋに対して、パストレースバックレジスタ４０４の中のアドレスへのポインタ４０２を形成し、これは８ビットのワード長さの２５６値を含む。時間ステップｋに対して、パストレースバックレジスタ４０４の中に２５６ビットが格納され、そしてスタート状態の８ビットで唯一的にそれぞれアドレスされ得る。
【００５０】
時間ｋにおいて、パストレースバックレジスタ４０４の中においてアドレスされたビット４０３は読み出され、そして時間ｋに関するスタート状態４０１を形成する８ビットａｋ、ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７がシフトレジスタにおいて「右から」シフトされる。時間ｋに関する最上位ビットａｋは、従って、シフトレジスタの外側にシフトされ、そして時間ｋに関する復号された信号値４０５として用いられる。
【００５１】
シフトレジスタに配置され、そして時間ｋ−１に関するパストレースバック状態４０６を形成する新しいワード（ａｋ−１、ａｋ−２、ａｋ−３、ａｋ−４、ａｋ−５、ａｋ−６、ａｋ−７、時間ｋに関するパストレースバックレジスタ４０４から選択されたビット４０３）は再び、時間ｋ−１のパストレースバックレジスタ４０８の中のビットへのポインタ４０７として用いられる。時間ｋ−１に関するパストレースバックレジスタ４０８の中のアドレスされたビット４０９は読み出され、そしてさらなる状態遷移が時間ｋ−２に関するさらなるパストレースバック状態において生じる。時間ｋ−１に関する最上位ビットａｋ−１は、従って、シフトレジスタの外側にシフトされ、そして時間ｋ−１に関する復号された信号値４１０として用いられる。
【００５２】
既に概略説明を行った方法は、トレリスの初期状態が、すなわち、第１の実信号が受信された時間の初期状態が決定されるまで、すべての時点で実行される。
【００５３】
なお、８ビットのワード長を有した、各時間に関する各パストレースバックレジスタが、各場合において、２５６状態のための２５６ビットを有する。
【００５４】
ビタビアルゴリズムのこの第１の「走行」をベースに、パストレースバック方法は、結果として、いわゆる、最大尤度パス５０１を生じさせる。
【００５５】
一旦、図５のトレリス５００に示される最大尤度パス５０１が決定されると、ビタビアルゴリズムが、つぎの記載に記述される順序をベースに、第２の時間に実行される。
【００５６】
図５は、トレリス５００の各場合の１タイムステップの参照記号５０２でもって各状態を示す。
【００５７】
最大尤度パス５０１は、パストレースバック方法を用いて、決定された信号値を含み、そしてこの値は、復号化された実信号として、いわゆる、復号化された実信号系列として用いられる。
【００５８】
図５で示されるように、サブ領域５０３は、全体のトレリス５００から選択される。
【００５９】
つぎの記載で記述される方法の目的は、「最悪のケースの推定」という意味で、独自の信号値に関連した信頼度を決定することである。
【００６０】
つぎの記載で、最大尤度パス５０１の信号値はＰｒ．ＴＢ（ｋ−ｉ）と示され、ここで、ｋ−ｉは、選択されたサブ領域５０３に配置された時間ｋ、ｋ−１、ｋ−２，．．．、ｋ−ｉを表す。ｉはサブ領域５０３の時間の系列インデックスを示す。
【００６１】
理解できるように、サブ領域５０３は、各場合において１タイムステップシフトされ、トレリス５００の開始で始まり、そしてトレリス５００の終了を介してシフトされるウィンドウとして見なし得る。
【００６２】
例示の実施形態によると、第２のパスは、時間ｋに関する信号値に対応する最大尤度パス５０１の部分エンド状態５０４に関して形成される。
【００６３】
上述されたように、最大尤度パス５０１上の部分エンド状態５０４に到達するために、以前の初期状態５０５からシフトレジスタにシフトされたビット値は、事実知られている。
【００６４】
時間ｋに関する選択されたサブ領域５０３のトレリス５００内で第２のパス５０６を決定するために、最大尤度パス５０１上の状態５０５から部分エンド状態５０４への遷移を表す遷移ビットが反転され、時間ｋについて格納されたパストレースバックレジスタ（図４を参照）使用して、この反転されたビットを用いて、回復されたパストレースバック法が実行される。これは、図４との関連で上述されたものと同じ態様で、トレリスの初期状態まで行われる。
【００６５】
結果は、状態５０７を含む第２のパス５０６である。
【００６６】
第２のパスが、部分エンド状態５０４まで一旦決定されると、第１の信頼度は、時間ステップｋの選択されたサブ領域５０３における部分エンド状態５０４について決定される。
【００６７】
第１の信頼度は、メトリックが最大尤度パス５０１の状態を介して決定された状態についての部分エンド状態５０４の状態メトリックと、状態メトリックが第２のパス５０６に沿って状態５０７を介して決定された状態についての部分エンド状態５０４の状態メトリックとの間の差から取得される。
【００６８】
見出され得るように、この差は、最大尤度パス５０１に沿う遷移についての決定の確実性の測定値を表す。
【００６９】
例えば、この差が非常に小さい場合、これは、統計的に大きいエラーを含むことなく、直接的に第２のパス５０６を介してその状態に到達することもまた可能であることを意味する。
【００７０】
しかしながら、差が非常に大きい場合、これは、対応するビットについての決定、すなわち、最大尤度パス５０１の状態が、高度に信頼できることを示す。
【００７１】
従って、依然として修正される必要がある第１の信頼度は、最大尤度パス５０１上のすべての状態について、時間ｋを考慮に入れて決定される。
【００７２】
以下の方法は、図５における矢印５０８によって象徴される方向に沿って、時間ｋ−ｎ（ｎ＝１、．．．、選択されたサブ領域の大きさ）について、最大尤度パス５０１上の状態、および第２のパス５０６上の状態を考慮に入れて、各場合について実行される。
【００７３】
・チェックが実行されて、信号値、すなわち、最大尤度パス５０１に基づいて復号化されたビットビットが、第２のパス５０６に基づいて復号されたビットと同じであるか否かを決定する。
【００７４】
・同じである場合、次いで、第１の信頼度は、最大尤度パス５０１上のそれぞれの状態の信号値について不変の状態で保持される。
【００７５】
・最大尤度パス５０１および第２のパス５０６上の時間ｋ−ｎに関する復号ビットが異なった値を有する場合、次いで時間ｋに関する最大尤度パス５０１上のそれぞれの状態およびそれぞれの時間ｋ−ｎに関する最大尤度パス５０１上の対応する状態と関連付けられる第１の信頼度の最小値が決定され、かつ新しい第１の信頼度として、時間ｋ−ｎに関連する最大尤度パス５０１上の信号値に割り当てられる。
【００７６】
・この方法は、最大尤度パス５０１に沿って、および選択されたサブ領域５０３内の最大尤度パス５０１上のすべての状態の第２のパス５０６に沿って実行される。
【００７７】
この手順は、各反復でサブ領域５０３について行われ、各場合について、サブ領域５０３は、トレリス５００に沿って、実信号系列のエンド状態全体の方向に１つの時間ステップだけシフトされる。
【００７８】
反復手順は、さらに、図６との関連で詳細に説明される。
【００７９】
図６は、トレリス５００および最大尤度パス５０１を示す。
【００８０】
図６において、この方法が、第１の時間ステップｋ＝０にて開始することが想定される。
【００８１】
第１のステップにおいて、２つの時間（ｋ＝０、ｋ＝１）の状態を含む、第１のサブ領域６０１が選択される。
【００８２】
図６に示されるように、従って、第１のサブ領域６０１は、最大尤度パス５０１の第１のブランチ６０２を含む。
【００８３】
第２のパス６０４は、１つのブランチ６０５のみを有し、上述の方法を用いて、第１のサブ領域６０１の部分エンド状態６０３で開始する遷移ビットの反転によって決定される。
【００８４】
信頼度Ｓ（１）は、ここで、最大尤度パス６０２のメトリックＭｓ（ｋ＝１，ｍ１）と、第２のパス６０４のＭｃ（ｋ＝１，ｍ１）との差を形成することによって第１の部分エンド状態６０３について決定される。ここで、Ｍｓ（１，ｍ１）は、これに応じて、最大尤度パス５０１に沿って第１の部分エンド状態６０３まで、通常、時間ｋのＭｓ（ｋ、ｍ）に関する状態ｍまで、蓄積された状態メトリックおよび遷移メトリックの全メトリックを示す。従って、Ｍｃ（ｋ，ｍ）は、第２のパス６０４に沿って第２の部分エンド状態６０３まで、通常、時間ｋに関する状態ｍまで、蓄積された状態メトリックおよび遷移メトリックの全メトリックを示す。
【００８５】
第１の反復は、時間ｋ＝１（Ｓ（１））の第１の信頼度が形成された後に終了される。
【００８６】
第２のサブ領域６０６は、第２の反復において選択され、ここで、時間ｋ＝０、ｋ＝１、ｋ＝２のトレリス５００の状態を含む。
【００８７】
第２の反復において、選択された第２のサブ領域６０６は、最大尤度パス５０１上の第２の部分エンド状態６０７を有する。
【００８８】
第２の部分エンド状態６０７に基づいて、以下の記載において、第３のパス６０８と呼ばれる新しいパスが、パストレースバックレジスタを用いる従来のパストレースバック法によって、ここで、再び決定される。さらに、第２の部分エンド状態６０３から状態遷移を評価する最大尤度パス５０１の第２のブランチ６１８の両方の状態遷移メトリックが決定される。
【００８９】
さらに、状態６１０の状態メトリック、および第３のパス６０８上に配置される第２の部分エンド状態６０７の状態遷移メトリックが第３のパス６０８に沿って決定される。
【００９０】
第２の部分エンド状態６０７の時間ｋ＝２の第１の信頼度Ｓ（２）は、以下の規則
Ｓ（２）＝Ｍｓ（２，ｍ２）−Ｍｃ（２，ｍ２）
を用いて再び決定される。
【００９１】
さらなるステップにおいて、チェックが実行されて、第２の部分エンド状態６０７から開始して第２のパス６０８に沿う時間ｋ＝１の復号ビットが、時間ｋ＝１に関する最大尤度パス５０１の復号ビットと同じか否かを決定する。
【００９２】
これらが同じでない場合、第１の部分エンド状態６０３に関連する信頼度Ｓ（１）と、第２の部分エンド状態６０７と関連する第１の信頼度Ｓ（２）との間に最小値が形成される。
【００９３】
さらなるステップにおいて、最小値が、第１の部分エンド状態６０３に割り当てられる。
【００９４】
これは、第２の反復を完了させる。
【００９５】
第３の反復において、見出され得るように、ウィンドウ（サブ領域）が、さらなる１つの時間ステップだけ右へシフトされる。すなわち、選択された第３のサブ領域６１１は、ここで、４つの時間、すなわち、ｋ＝０、ｋ＝１、ｋ＝２、ｋ＝３からなる状態を含む。
【００９６】
上述の方法は、第３の部分エンド状態６１２から開始して実行されて、第４のパス６１３が、対応するパストレースバックレジスタを用いるさらなるパストレースバック法によって決定される。
【００９７】
第４のパス６１３に沿う全メトリックは、以下の記載にて並行パス（ｃｏｎｃｕｒｒｅｎｔ ｐａｔｈ）とも呼ばれ、状態６１６の状態メトリックから、および第３の部分エンド状態６１２における状態遷移メトリックから知られる。
【００９８】
さらに、状態遷移メトリックは、第２の部分エンド状態６０７から第３の部分エンド状態６１２への状態遷移について決定される。これは、最大尤度パス５０１上の第３のブランチ６１７によって象徴される。
【００９９】
最大尤度パス５０１に沿う全メトリックは、従って、第２の部分エンド状態６０７の状態メトリックからもまた知られる。
【０１００】
第３の部分エンド状態６１２の第１の信頼度は、以下の規則
Ｓ（３）＝Ｍｓ（３，ｍ３）−Ｍｃ（３，ｍ３）
を用いて形成される。
【０１０１】
第３の部分エンド状態６１２の第１の信頼度Ｓ（３）が一旦決定されると、それぞれの第１の信頼度は、最大尤度パス５０１上の第３のサブ領域６１１に配置されるすべての状態について、上述の手順に従って更新されるか、または更新されない。
【０１０２】
これは、第３の反復を完了させる。
【０１０３】
第４の反復において、サブ領域が、トレリス５００のエンドの方向に１つの時間ステップだけ再びシフトされて、第４のサブ領域６１９が選択される。これは、ここで、５つの時間ｋ＝０、ｋ＝１、ｋ＝２、ｋ＝３、ｋ＝４からなる状態を含む。
【０１０４】
最大尤度パス５０１上の第４の部分エンド状態６２０に関する第５のパス６２１は、上述の手順を用いて決定される。
【０１０５】
第４の部分エンド状態６２０の第１の信頼度Ｓ（４）は、次いで、以下の規則
Ｓ（４）＝Ｍｓ（４，ｍ４）−Ｍｃ（４，ｍ４）
を用いて決定される。
【０１０６】
第４の部分エンド状態６２０から開始して、第１の信頼度は、各場合について、上述の手順に従って、時間的に連続して先行する状態に関して更新されるか、または更新されない。
【０１０７】
プログラム言語にて、ｉｆ／ｔｈｅｎのリクエストの形態で表現される場合、時間ｋに関連するそれぞれの部分エンド状態の第１の信頼度は、以下の条件
【０１０８】
Ｓｅｃ．ＴＢ（ｎ＿ｕｐｄ＿ｋ）は、時間ｋに関する最大尤度パス５０１上の部分エンド状態から開始する更新反復ｋの間の、それぞれの並行パス（第２のパス、第３のパス、第４のパス、．．．）上の時間ｎに関連する復号ビットを示す。
【０１０９】
見出されうるように、手順は、以下の発見的知識（ｈｅｕｒｉｓｔｉｃ ｋｎｅｗｌｅｄｇｅ）によって説明され得る。
【０１１０】
反復の開始におけるそれぞれの第１の信頼度は、出力されるべき信頼度の上限である。それぞれの部分エンド状態について推定された信頼度が小さいほど、部分エンド状態がそれぞれのさらなるパスを介してもまた達成され得る確率がより大きい。従って、最大尤度パス５０１上の状態についての中間信頼度は、対応する時間に関する対応する復号ビットが、最大尤度パス５０１とさらなるパスとの間で異なる場合、選択されたサブ領域内で更新されなければならない。
【０１１１】
最大尤度パス５０１に沿うすべての状態の信頼度が一旦更新されると、時間ウィンドウ、すなわちサブ領域は、トレリスの終了の方向に、１つの時間ステップだけさらにシフトされる。
【０１１２】
時間ｋ＋１に関する対応する部分エンド状態の新しい信頼度が推定され、対応する新しいさらなるパスが決定され、かつ対応する状態メトリックおよび状態遷移メトリックが決定され、再び、第ｋ＋１の反復のサブ領域内の最大尤度パス５０１上の状態の信頼度が更新される。
【０１１３】
時間的に先行するサブ領域の最後に更新された値が最後に決定されて、さらなる反復においては、もはや考慮されないことに留意されたい。
【０１１４】
最大尤度パス５０１上の時間ウィンドウにおけるすべての状態の信頼度は、さらにシフトされた場合に対応する状態が時間ウィンドウから外れるまで、各反復について、上述の規則に依存して更新される。
【０１１５】
図７は、本発明の例示の実施形態による、ビタビ軟判定復号（ｓｏｆｔ ｄｅｃｉｓｉｏｎ ｄｅｃｏｄｉｎｇ）ユニット７００のブロック図を示す。
【０１１６】
ビタビ復号化ユニット７００は、外部制御器（図示せず）例えば、５２ＭＨｚの周波数の信号プロセッサ等、によるクロック入力７０１を介してクロックされる。
【０１１７】
ビタビ復号化ユニット７００は、内部制御ユニット７０２、復号化方法（畳み込み多項式（ｃｏｎｖｏｌｕｔｉｏｎ ｐｏｌｙｎｏｍｉａｌｓ））に関する情報を格納するためのユニット７０３、遷移メトリック決定ユニット７０４、エンド状態メトリック決定ユニット７０５、信頼度決定ユニット７０６およびパストレースバックユニット７０７を有する。
【０１１８】
さらに、メモリ７０８が提供される。これは、軟入力（ｓｏｆｔ ｉｎｐｕｔ）値、トレースバック情報ならびに復号ビットおよびそれらのビットの信頼度情報を格納するために、種々のサブ領域に細分される。
【０１１９】
さらに、開始メトリック等の一時的情報を格納するためにメモリが提供される。
【０１２０】
遷移メトリック決定ユニット７０７は、復号情報を用いる。この情報は、トレリス内の各遷移について、復号化方法に関する情報を格納するためのユニット７０３内に格納され、理論的に符号化された出力情報を形成し、かつこれを、メモリから受信された軟入力値と合成して、以下の規則
（２ｘ１−１）Ｓ１＋（２ｘ２−１）＋（２ｘ３−１）Ｓ３
を用いて、遷移メトリック値を形成する。ここで、
・Ｓ１、Ｓ２、Ｓ３は、復号器の軟入力値を示し、
・ｘ１、ｘ２、ｘ３は、理論的に符号化された出力情報を示す。
【０１２１】
エンド状態メトリック決定ユニット７０５は、遷移メトリック決定ユニット７０４と結合されて、決定された状態遷移メトリックがこれに供給され得るようにする。エンド状態メトリック決定ユニット７０５は、４つの加算器７０９、７１０、７１１、７１２、以前に形成された２つの加算からの最大値を形成するための２つのユニット７１３、７１４、および図３に示されるバタフライ構造３００に基づいて形成されるパストレースバックレジスタ７１５を備える。
【０１２２】
バタフライ構造のそれぞれの初期状態の状態メトリックと状態遷移メトリックとの和の最大値の選択から生じ、従って、上述の方法に基づいてシフトレジスタの中からシフトされるそれぞれのビットは、パストレースバックレジスタ７１５内に格納される。
【０１２３】
信頼度は、信頼度決定ユニット７０６によって決定される。このユニットは、制御ユニット７０２と結合されており、図１に詳細に示され、上述の方法を用いて、かつ反復中に依然として変更され得る信頼度および中間信頼度を格納するための第２のメモリ領域７１７内に格納される。
【０１２４】
さらに、信頼度決定ユニット７０６は、パストレースバックユニット７０７と結合されて、対応するビット、すなわちタイムスタンプｋに関するそれぞれのさらなるパスに沿う状態のそれぞれの時間ステップの遷移ビットが、パストレースバックユニット７０７から信頼度決定ユニット７０６に供給され、以下の記載において説明されるように、各場合について、第１の入力７１８を介してパストレースバックユニット７０７から信頼度決定ユニット７０６に供給され、最大尤度パス上のそれぞれの状態の遷移ビットは、第２の結合７１９を介してパスバックトレースユニット７０７から信頼度決定ユニット７０６に供給される。
【０１２５】
それぞれ決定された状態メトリックおよび状態遷移メトリックは、第３のメモリ領域７２０内に格納される。
【０１２６】
出力されるように意図される信号値、およびこの信号値に関連する最終信頼度は、第４のメモリ領域７２１内に格納される。
【０１２７】
個々の構成要素は、バス７２２を介して互いと結合される。
【０１２８】
図１は、信頼度決定ユニット７０６の見取り図（ｓｋｅｔｃｈ）を詳細に示す。サブ領域が４５個の時間ユニットの最大の大きさを有する場合、例示の実施形態による信頼値決定ユニット７０６は、最大尤度パスに沿う状態遷移について、選択されたサブ領域に基づいて復号化されたビットを格納する第１のレジスタ１０１を有する。
【０１２９】
復号ビットは、同様に、４５ビットの長さを有する第２のレジスタ１０２内に、パストレースバック法に従い、選択されたサブ領域内のそれぞれ決定された並行パスに沿って格納される。
【０１３０】
第１のレジスタ１０１からの１つのビット、および第２のレジスタ１０２からの１つのビットは、各々、同じ時間に関する復号ビットを表し、各場合について、選択ユニット（図示せず）を介して、最初に、最大尤度パス５０１に沿って、そしてさらなる並行パスに沿って読み出される。これらのビットは、２つの結合、すなわち第１の結合１０３および第２の結合１０４を介して、比較ユニット１０５としての排他論理和ゲートに供給される。
【０１３１】
比較ユニット１０５の１つの出力１０６は、マルチプレクサ１０８の制御入力１０７と接続される。マルチプレクサ１０８の第１の入力１０９は、最小選択ユニット１１１の出力１１０と結合される。最小選択ユニット１１１の第１の入力１１２は、信頼度メモリ１１３と結合される。最小選択ユニット１１１の第２の入力１１４は、同様に、信頼度メモリ１１３と結合される。さらに、マルチプレクサ１０８の第２の入力１１５は、同様に、最小選択ユニット１１１の第１の入力１１２と結合されて、最小選択ユニット１１１の第１の入力１１２にて存在する信頼度が、マルチプレクサ１０８の第２の入力１１５においてもまた存在するようにする。
【０１３２】
マルチプレクサ１０８の１つの出力１１６は、同様に、信頼度メモリ１１３と結合される。
【０１３３】
制御ユニット７０２は、信頼度決定ユニット７０６を制御して、第１の信頼度が、各場合について、時間ｋ、および最大尤度パス上の状態ｍに関して、減算ユニット１１７によって形成され、時間ステップｋは、それぞれの部分エンド状態が配置される時間ステップを表すそれぞれの反復の第１の信頼度Ｓ（ｋ）として格納される。
【０１３４】
さらに、信頼度メモリ１１３は、上述の方法を用いて決定された信頼度および中間信頼度Ｓ（ｋ−ｉ）を格納するために用いられる。
【０１３５】
最大尤度パス５０１に沿うそれぞれの部分エンド状態の対応する全メトリックは、エンド状態メトリック決定ユニット７０５によって信頼度決定ユニット７０６に供給される。
【０１３６】
時間ｋに関する第１の信頼度Ｓ（ｋ）が一旦決定されると、制御ユニット７０２は、時間ｋ−ｉに関して更新されていない選択信頼度Ｓ（ｋ−ｉ）を選択し、かつこれらを最小選択ユニット１１１の第１の入力１１２に供給する。
【０１３７】
第１の信頼度Ｓ（ｋ）は、最小選択ユニット１１１の第２の入力１１４に供給される。
【０１３８】
従って、２つの信頼度の最小値は、最小選択ユニット１１１の出力１１０にて生成され、従って、さらに、マルチプレクサ１０８の第１の入力１０９に付与される。
【０１３９】
信頼度Ｓ（ｋ−ｉ）は、マルチプレクサ１０８の第２の入力１１５に付与される。
【０１４０】
排他論理和ゲート１０５によって実行されるチェックが、第１のレジスタ１０１から、および第２のレジスタ１０２から選択された２つのビットが異なるという結果をもたらした場合、次いでマルチプレクサ１０８は、排他論理和ゲート１０５からの出力信号によって切り換えられて、マルチプレクサ１０８の第１の入力１０９に付与される信号が、マルチプレクサ１０８の出力１１６に通され、この値は、更新された信頼度Ｓ（ｋ−ｉ）＿ｕｐｄとして最小の選択ユニット１１１の第１の入力１１２に付与された以前の信頼度Ｓ（ｋ−ｉ）と置換される。
【０１４１】
信頼度メモリ１１３は、バス７２２を介して第４のメモリ領域と結合されて、ビタビアルゴリズムの第２の「走行」が実行された後、決定された信頼度は、第４のメモリ領域７２１に格納される。
【０１４２】
図８は、パストレースバックユニット７０７を詳細に示す。
【０１４３】
パストレースバックユニットは、最大尤度パスおよびトレースバックされるべきさらなる並行パスの両方を可能にする。これは、対応して、両方のパスタイプと関連し、かつ多重化された形態で内部論理状態に供給され得る入力信号が存在することを意味する。
【０１４４】
パストレースバックユニット７０７は、制御入力８０２を介して制御ユニット７０２（図７を参照）と結合する第１のマルチプレクサ８０１を有する。制御入力８０２は、第１のマルチプレクサ８０１によって、最大尤度パス５０１に関する情報が選択されるか、またはそれぞれのさらなる並行パスに関する情報が選択されるかを選択するために用いられる。さらなるパスに関する情報の処理を停止する停止信号が第１の停止入力８０３を介してマルチプレクサ８０１に供給される。最大尤度パス５０１に関する情報の処理を停止する停止信号は、第２の停止入力８０４を介してマルチプレクサ８０１に供給される。
【０１４５】
さらなるパス内のパストレースバック法に関するそれぞれのスタート状態は、第１の入力８０５におけるマルチプレクサ８０１に供給される。
【０１４６】
第１の遷移ビットがさらなるパスをトレースバックするために反転されることを必要とするか否かに関する情報は、第２の入力８０６を介して第１のマルチプレクサ８０１に供給される。第２の入力８０６は、並行パスを介してトレースバック法のスタート時にてアクティブであり、かつトレースバック法の残りの部分の間、ノンアクティブである。
【０１４７】
スタート状態が関連するそれぞれの時間ｋは、第３の入力８０７を介して第１のマルチプレクサ８０１に供給される。
【０１４８】
最大尤度パス５０１のスタート状態は、第４の入力８０８を介して第１のマルチプレクサ８０１に供給される。
【０１４９】
最大尤度パス５０１のスタート状態が関連する時間は、第５の入力８０９を介して第１のマルチプレクサ８０１に供給される。
【０１５０】
ストップ信号８１０は、第１のマルチプレクサ８０１から制御ユニット７０３に供給され、かつパストレースバック法の完了を示すために用いられる。
【０１５１】
第１のメモリ領域７１６内で読み出されるべきそれぞれのパストレースバックレジスタ７１５のアドレスは、制御ユニット７０３によって生成され、選択されたパストレースバックレジスタ７１５の対応するビットは、ＲＡＭからの入力データ８１１として読み込まれて、第２のマルチプレクサ８１２に供給される。
【０１５２】
第２のマルチプレクサ８１２は、制御入力８１３を介して制御ユニット７０３によって制御される。第１のマルチプレクサによって選択されるスタート条件、すなわち、それぞれのスタート状態およびそれぞれのスタート時間は、第３のマルチプレクサ８１５の第１の入力８１４に供給される。
【０１５３】
従って、第３のマルチプレクサ８１５は、最大尤度パスからか、または並行パスからのスタート情報を受信する。
【０１５４】
第３のマルチプレクサ８１５は、第３のマルチプレクサ８１６の制御入力８１６を介して制御ユニット７０３によって制御される。
【０１５５】
第３のマルチプレクサ８１５の入力８１４のスタート条件は、図４（４０３）に示されるように、スタート時間に関するトレースバックレジスタから１つのビットを選択する。このレジスタは、「トレースバック値」または「遷移ビット」とも呼ばれ、右側に現在の状態ベクトルと接続され、従って、新しいポインタ値８１８を形成する。ここから、各時間ステップにおいて補足されたそれぞれのポインタは、以前の時間ステップそれぞれの遷移を選択する。
【０１５６】
第３のマルチプレクサ８１５の第２の入力８１７に、時間的に以前の時間ステップおよびトレリス５００内の状態のそれぞれの新しいポインタ値８１８を、第２のマルチプレクサ８１２内にロードされるパストレースバックレジスタ７１５に基づいて、および遷移ビット８１９を決定するためのポインタによって決定される関連する遷移ビットに基づいて表す値が供給される。
【０１５７】
パストレースバックユニットは、状態の数、従って、状態ベクトル内のビットの数等、用いられる符号化方法に関する情報が必要とされる。この情報は、新しいポインタ値を生成するためだけでなく、パストレースバックレジスタ７１５（パストレースバックレジスタ７１５の大きさ）を予め選択するためにもまた必要とされる。
【０１５８】
上述のパストレースバック法に基づいてシフト出力されるビットは、復号ビットとして用いられる。これは、最大尤度パスまたはさらなるパス上の対応する信号値と対応する。
【０１５９】
復号ビット８２０、すなわち、対応するシフトレジスタからシフト出力されたビットは、第４のマルチプレクサ８２１の入力８２２に供給される。
【０１６０】
このビットは、第４のマルチプレクサ８２１の制御入力８２３における制御信号に依存して、第１の出力８２４または第２の出力８２５に供給される。ビットが第１の出力８２４に提供される場合、従って、これは、ビットが第４のパスと関連付けられることを意味する。ビットが第２の出力８２５に供給される場合、次いで、これは、ビットが関連する尤度パスと関連付けられることを意味する。
【０１６１】
制御ユニット７０２は、上述の方法ステップが、信頼度決定ユニット７０６およびビタビ復号ユニット７００の対応するさらなるユニットによって実行され得るようにセットアップされる。
【０１６２】
以下の刊行物は、本明細書中に引用される。
［１］Ｇ．Ｄ．Ｆｏｒｎｅｙによる「Ｔｈｅ Ｖｉｔｅｒｂｉ−Ａｌｇｏｒｉｔｈｍ」Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ、Ｖｏｌ．６１、Ｎｏ．３、２６８〜２７８ページ、１９７３年。
［２］Ｊ．Ｈａｇｅｎａｕｅｒ、Ｐ．Ｈｏｅｈｅｒらによる「Ａ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ ｗｉｔｈ Ｓｏｆｔ−Ｄｅｃｉｓｉｏｎ Ｏｕｔｐｕｔｓ ａｎｄ ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎｓ」１６８０−１６８６ページ、ＧＬＯＢＥＣＯＭ、１９８９年。
［３］Ｊ．Ｈａｇｅｎａｕｅｒによる「Ｓｏｕｒｃｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｃｈａｎｎｅｌ Ｄｅｃｏｄｉｎｇ」ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、Ｖｏｌ．４３、Ｎｏ．９、２４４９〜２４５７ページ、１９９５年９月。
［４］Ｃ．Ｂｅｒｒｏｕらによる「Ａ Ｌｏｗ Ｃｏｍｐｌｅｘｉｔｙ Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ Ｄｅｃｏｄｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ」ＩＣＣ ９３。
［５］ＵＳ ５ ４０６ ５７０号
［６］ＪＰ １１１８６９１４ Ａ号からの特許要約
［７］ＵＳ ５ ７８４ ３９２号
【図面の簡単な説明】
【図１】
図１は、本発明のある例示の実施形態に従う信頼度決定ユニットを示すブロック図を示す。
【図２】
図２はブロック図を示し、電気の実信号の送信、転送、および受信を示す。
【図３】
図３はバッファ構造の略図を示し、これをベースにして、ビタビアルゴリズムはさらに詳細に説明される。
【図４】
図４はパストレースバック方法を示すブロック図を示す。
【図５】
図５は、本発明の例示の実施形態に従う手順を示す略図を示す。
【図６】
図６は、本発明の例示の実施形態に従う手順を示す略図を詳細に示す。
【図７】
図７は、本発明のある例示の実施形態に従うビタビ復号化ユニットのブロック図を示す。
【図８】
図８は、本発明のある例示の実施形態に従うビタビ復号化ユニットのパストレースバックユニットの略図を示す。
【符号の説明】
１０１ 第１のレジスタ
１０２ 第２のレジスタ
１０３ 第１の結合
１０４ 第２の結合
１０５ 比較ユニット
１０６ 比較ユニット出力
１０７ マルチプレクサ制御入力
１０８ マルチプレクサ
１０９ マルチプレクサ第１の入力
１１０ 最小選択ユニット出力
１１１ 最小選択ユニット
１１２ 最小選択ユニット第１の入力
１１３ 信頼度メモリ
１１４ 最小選択ユニット第２の入力
１１５ マルチプレクサ第２の入力
１１６ マルチプレクサ出力
２００ 送信器
２０１ ソース
２０２ メッセージ
２０３ ソース符号器
２０４ 符号ワード
２０５ チャンネル符号ユニット
２０６ チャンネル符号ワード
２０７ チャンネル符号ワードの変調ユニット２０７
２０８ 物理チャンネル
２０９ 変調信号
２１０ 外乱
２１１ 受信器
２１２ 改変された変調信号
２１３ 復調ユニット
２１４ 電気信号
２１５ チャンネル復号化ユニット
２１６ 復元された符号ワード
２１７ ソース復号化
２１８ 復号化された信号
２１９ シンク
３００ バタフライ構造
３０１ 第１の初期状態
３０２ 第２の初期状態
３０３ 状態遷移の矢印
３０４ 状態遷移の矢印
３０５ 状態遷移の矢印
３０６ 状態遷移の矢印
３０７ 第１のエンド状態
３０８ 第２のエンド状態
Ｉ１ 第１の状態遷移メトリック
Ｉ２ 第２の状態遷移メトリック
Ｉ３ 第３の状態遷移メトリック
Ｉ４ 第４の状態遷移メトリック
４０１ スタート状態パストレースバック法
４０２ 時間ｋのパストレースバックレジスタ内のビットを指すポインタ
４０３ 時間ｋのパストレースバックレジスタ内のビット
４０４ 時間ｋのパストレースバックレジスタ
４０５ 時間ｋの復号信号値
４０６ 時間ｋ−１のパストレースバック状態
４０７ 時間ｋ−１のパストレースバックレジスタ内のビットを指すポインタ
４０８ 時間ｋ−１のパストレースバックレジスタ
４０９ 時間ｋ−１のパストレースバックレジスタ内のビット
４１０ 時間ｋ−１の復号信号値
５００ トレリス
５０１ 最大尤度パス
５０２ トレリス内の状態
５０３ サブ領域
５０４ 部分エンド状態
５０５ 最大尤度パス上の部分エンド状態に先行する状態
５０６ 第２のパス
５０７ 第２のパスの状態
５０８ 矢印
Ｐｒ．ＴＢ（ｋ−ｊ） 最大尤度パス上の遷移ビット
Ｐｒ．ＴＢ（ｋ−ｊ） 第２のパス上の遷移ビット
６０１ 第１のサブ領域
６０２ 第１のブランチ最大尤度パス
６０３ 第１の部分エンド状態
６０４ 第２のパス
６０５ 第２のパス上のブランチ
６０６ 第２のサブ領域
６０７ 第２の部分エンド状態
６０８ 第３のパス
６０９ 第３のパス上の状態
６１０ 第３のパス上の状態
６１１ 第３のサブ領域
６１２ 第３の部分エンド状態
６１３ 第４のパス
６１４ 第４のパスの状態
６１５ 第４のパスの状態
６１６ 第４のパスの状態
６１７ 最大尤度パス上の第１のブランチ
６１８ 最大尤度パス上の第２のブランチ
６１９ 第４のサブ領域
６２０ 第４の部分エンド状態
６２１ 第５のパス
６２２ 第５のパス上の状態
６２３ 第５のパス上の状態
６２４ 第５のパス上の状態
６２５ 第５のパス上の状態
７００ ビタビ復号化ユニット
７０１ クロック入力
７０２ 制御ユニット
７０３ 信号受信メモリ
７０４ メトリック決定ユニット
７０５ エンド状態決定ユニット
７０６ 信頼度決定ユニット
７０７ パストレースバックユニット
７０８ メモリ
７０９ 加算器
７１０ 加算器
７１１ 加算器
７１２ 加算器
７１３ 最大選択ユニット
７１４ 最大選択ユニット
７１５ パストレースバックレジスタ
７１６ 第１のメモリ領域
７１７ 第２のメモリ領域
７１８ 第１の結合
７１９ 第２の結合
７２０ 第３のメモリ領域
７２１ 第４のメモリ領域
７２２ バス
８０１ 第１のマルチプレクサ
８０２ マルチプレクサ制御ユニット
８０３ 第１のストップ入力
８０４ 第２のストップ入力
８０５ 第１のマルチプレクサの第１の入力
８０６ 第１のマルチプレクサの第２の入力
８０７ 第１のマルチプレクサの第３の入力
８０８ 第１のマルチプレクサの第４の入力
８０９ 第１のマルチプレクサの第５の入力
８１０ ストップ信号
８１１ 入力データ
８１２ 第２のマルチプレクサ
８１３ 第２のマルチプレクサ制御入力
８１４ 第３のマルチプレクサの第１の入力
８１５ 第３のマルチプレクサ
８１６ 第３のマルチプレクサ制御入力
８１７ 第３のマルチプレクサの第２の入力
８１８ トレリス内の時間の次の状態の新しいポインタ値
８１９ 遷移ビット
８２０ 復号ビット
８２１ 第４のマルチプレクサ
８２２ 第４のマルチプレクサ入力
８２３ 第４のマルチプレクサ制御入力
８２４ 第４のマルチプレクサの第１の出力
８２５ 第４のマルチプレクサの第２の出力
９０１ トレリスの半分
９０２ 第１のサブ領域
９０３ 第２のサブ領域
Claims (20)
- 実信号系列を復号化する方法であって、
ビタビアルゴリズムが、１度目にすべての実信号について実行され、その結果、最大尤度パスが、該ビタビアルゴリズムに基づいて、トレリス全体に沿って決定され、かつ各実信号について１つの信号値が決定され、
信頼度は、該ビタビアルゴリズムに基づいて決定された最大尤度パスの各信号値について決定され、
該ビタビアルゴリズムが、２度目に実行され、以下の方法工程
ａ）該トレリスの１つのサブ領域が選択される工程であって、該サブ領域は、該最大尤度パス上に部分初期信号値と部分エンド信号値とを有する、工程と、
ｂ）少なくとも１つのさらなるパスが、該最大尤度パスの該部分エンド信号値にて終了する該トレリスの該サブ領域にて決定される工程と、
ｃ）該さらなるパス上の各信号値は、該最大尤度パス上の各信号値と比較される工程と、
ｄ）該信号値と関連する該信頼度および該部分エンド信号値の該信頼度の最小値が、該最大尤度パス上の各信号値について形成される工程と、
ｅ）該信頼度または該最小値が選択され、かつ所定の基準により該それぞれの信号値と関連付けられる工程と
が、該決定されたトレリスのすべての該信号値が考慮に入れられるまで反復して実行され、
該決定された信号値および該信号値と関連して該選択された信頼度が該復号化された系列として用いられる、方法。 - バイナリ値が、前記信号値として用いられる、請求項１に記載の方法。
- 少なくとも１つの初期信号値が、前記実信号系列の開始時にて予め決定され、および／または少なくとも１つのエンド信号値が、該実信号系列の終了時にて予め決定される、請求項１または２に記載の方法。
- 所定の数の信号値を有する領域は、各場合について、前記トレリスの前記サブ領域として選択される、請求項１〜３のいずれか１つに記載の方法。
- 信号値の数は、前記トレリスの１つのサブ領域として各々用いられ、該数は、用いられる畳み込み多項式の逆変換深さに依存する、請求項４に記載の方法。
- 前記さらなるパスは、
前記最大尤度パスによる前記部分エンド信号値に導かれた前記遷移ビットが反転され、
パストレースバック法は、パストレースバック情報によって実行され、該パストレースバック情報は、前記ビタビアルゴリズムの第１の走行の間、および該ビタビアルゴリズムの現在の走行の間、該部分エンド信号値に基づいて決定され、回復されたパストレースバック法は、該反転された遷移ビットで開始される方法で決定される、請求項１〜５のいずれか１つに記載の方法。 - 前記ビタビアルゴリズムに基づいて形成される蓄積された信号値メトリック間の差は、前記信頼度として用いられる、請求項１〜６のいずれか１つに記載の方法。
- 蓄積された信号値メトリックまたは前記信頼度の前記最小値と、前記部分エンド信号値の該信頼度との間の差が、該信号値に関して各場合について選択され、かつ該信号値と関連付けられる、請求項７に記載の方法。
- ビタビアルゴリズムの過程で、信頼度を決定するための信頼度決定ユニットであって、該ユニットは、
該ビタビアルゴリズムに基づいて、最大尤度パスの信号値を格納する第１のパスメモリと、
該ビタビアルゴリズムに基づいて、さらなるパスの信号値を格納する第２のパスメモリと、
該第１のパスメモリからの信号値および該第２のパスメモリからの信号値を選択するために、該第１のパスメモリおよび該第２のパスメモリに結合される、第１の選択ユニットと、
選択された該第１のパスメモリからの信号値と該第２のパスメモリからの信号値とを比較するために、該第１の選択ユニットと結合される比較ユニットと、
第２の選択ユニットであって、
ａ）該比較ユニットの出力と結合される制御入力と、
ｂ）第３の選択ユニットの該出力と結合される第１の入力と、
ｃ）第２の入力と
を有する、第２の選択ユニットと、
信頼度を格納する信頼度メモリと、
制御ユニットであって、
ａ）該最大尤度パス上の信号値と関連付けられた、予め決定および格納された第１の信頼度は、該信頼度メモリから該第３の選択ユニットの第１の入力に供給され得、
ｂ）該最大尤度パス上の信号値と関係付けられる、予め決定および格納された第２の信頼度は、該信頼度メモリから該第３の選択ユニットの第２の入力に供給され得、
ｃ）該第１の信頼度は、該第２の選択ユニットの第２の入力に供給され得、
ｄ）該第２の選択ユニットによって選択される該値は、該第１の信頼度として格納され得るようにセットアップされる、制御ユニットと、
を備え、
この場合、該第１のパスメモリおよび該第２のパスメモリから選択された該信号値が同じではない場合、該比較ユニットは、制御信号を該第２の選択ユニットに供給し得て、該第２の選択ユニットは、該ユニットの第１の入力に付与され、かつ該第３の選択ユニットによって選択される該信頼度を選択し得る、信頼度決定ユニット。 - 前記制御ユニットは、前記最大尤度パスの前記部分エンド信号値と関連付けられる、予め決定および格納される第２の信頼度が、前記信頼度メモリから前記第３の選択ユニットの前記第２の入力に供給され得るようにセットアップされる、請求項９に記載の信頼度決定ユニット。
- 前記第２の選択ユニットは、マルチプレクサである、請求項９または１０に記載の信頼度決定ユニット。
- 前記第１の選択ユニットは、信号値が、各場合について、同じ時間ユニットに対して選択されるようにセットアップされる、請求項９〜１１のいずれか１つに記載の信頼度決定ユニット。
- 前記第３の選択ユニットは、前記第１の信頼度および前記第２の信頼度のより低い信頼度を選択するようにセットアップされる、請求項９〜１２のいずれか１つに記載の信頼度決定ユニット。
- 前記制御ユニットは、前記最大尤度パスの前記すべての信号値の前記信頼度が、前記第１の信頼度として前記第３の選択ユニットの前記第１の入力に反復して供給され得るようにセットアップされる、請求項９〜１３のいずれか１つに記載の信頼度決定ユニット。
- 請求項９〜１４の１つに記載の信頼度決定ユニットを有するビタビ復号ユニット。
- 実信号系列を復号化するデバイスであって、
以下の方法工程
ビタビアルゴリズムに基づくトレリス全体に沿う最大尤度パスが、ビタビアルゴリズムの第１の走行に基づく該すべての実信号について決定され、その結果、１つの信号値が各実信号について決定される工程と、
信頼度が、該ビタビアルゴリズムに基づいて決定される該最尤度パスの各信号値について決定される工程と、
該ビタビアルゴリズムが、２度目に実行され、以下の方法工程
ａ）該トレリスの１つのサブ領域が選択される工程であって、該サブ領域は、該最大尤度パス上に部分初期信号値および部分エンド信号値を有する、工程と、
ｂ）少なくとも１つのさらなるパスは、該最大尤度パス上の該部分エンド信号値にて終了する該トレリスの該サブ領域において決定される工程と、
ｃ）該さらなるパス上の各信号値は、該最大尤度パス上の各信号値と比較される工程と、
ｄ）該信号値と関連する該信頼度および該部分エンド信号値の該信頼度の最低値が、該最大尤度パス上の各信号値について形成される工程と、
ｅ）該信頼度または該最小値が選択され、かつ所定の基準により該それぞれの信号値と関連付けられる工程と
が該決定されたトレリスの該すべての信号値が考慮に入れられるまで、反復して実行される工程と、
該決定された信号値と、該信号値と関連する該選択された信頼度は、該復号化されたシーケンスとして用いられる工程と
が実行され得るようにセットアップされるプロセッサを備える、デバイス。 - 遷移メトリックを決定するための遷移メトリック決定ユニットを備え、
エンド状態メトリックを決定するために、該遷移メトリック決定ユニットと結合されるエンド状態メトリック決定ユニットを備え、
該エンド状態メトリック決定ユニットと結合される信頼度決定ユニットを備え、
パストレースバック情報を決定するために、該信頼度決定ユニットおよび該エンド状態検出メトリック決定ユニットと結合されるパストレースバックユニットを備える、請求項１６に記載のデバイス。 - パストレースバック情報を格納するためのメモリ領域を有し、および／または
前記復号ユニットに関する軟入力情報を格納するための第２のメモリ領域を有し、および／または
決定された状態メトリックおよび状態遷移メトリックを格納するための第３のメモリ領域を有し、および／または
出力されるように意図される信号値および該信号値と関連する信頼度を格納するための第４のメモリ領域を有するメモリを備える、請求項１６または１７に記載のデバイス。 - 前記メモリ領域の少なくとも１つは、ＲＡＭの形態である、請求項１８に記載のデバイス。
- 前記パストレースバックユニットは、以下の構成素子
制御ユニットと、
制御入力を介して該制御ユニットと結合されるマルチプレクサと
を備え、
ここで、第１のマルチプレクサによって、前記最大尤度パスに関する情報と、それぞれのさらなる並行パスに関する情報のどちらが選択されるかを選択するために該制御ユニットを用いることが可能であり、
ここで、該さらなる並行パス内の該パストレースバック法についての該それぞれのスタート状態は、該第１のマルチプレクサの第１の入力に供給され得、
ここで、遷移ビットが、該さらなるパスの該トレースバックのために反転されるように意図されるか否かに関する情報は、該第１のマルチプレクサの第２の入力として供給され得、
ここで、該スタート状態が関連する該それぞれの時間は、該第１のマルチプレクサの第３の入力にて供給され得、
ここで、該最大尤度パスの該それぞれのスタート状態は、該第１のマルチプレクサの第４の入力にて供給され得、
ここで、該最大尤度パスの該スタート状態が関連するそれぞえの時間は、該第１のマルチプレクサの第５の入力として供給され得る、請求項１７から１９のいずれか１つに記載のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10052709 | 2000-10-24 | ||
| PCT/DE2001/004040 WO2002035820A2 (de) | 2000-10-24 | 2001-10-24 | Verfahren und vorrichtung zum dekodieren einer folge physikalischer signale, zuverlässigkeitswert-ermittlungseinheit und viterbi-dekodiereinheit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004512775A true JP2004512775A (ja) | 2004-04-22 |
Family
ID=7660893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002538663A Withdrawn JP2004512775A (ja) | 2000-10-24 | 2001-10-24 | 実信号系列の復号方法およびデバイス、信頼性検出ユニットおよびビタビ復号ユニット |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7085992B2 (ja) |
| EP (1) | EP1334563B1 (ja) |
| JP (1) | JP2004512775A (ja) |
| CN (1) | CN1529945A (ja) |
| DE (1) | DE50104995D1 (ja) |
| WO (1) | WO2002035820A2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1568140A1 (en) * | 2002-11-27 | 2005-08-31 | Koninklijke Philips Electronics N.V. | Running minimum message passing ldpc decoding |
| KR100905847B1 (ko) * | 2003-01-17 | 2009-07-02 | 주식회사 엘지생활건강 | 다중 기공구조를 가지는 소취용 첨착 카본 나노볼 |
| TWI228654B (en) * | 2003-07-11 | 2005-03-01 | Mediatek Inc | Non-binary Viterbi data processing system and method |
| US7646829B2 (en) * | 2004-12-23 | 2010-01-12 | Agere Systems, Inc. | Composite data detector and a method for detecting data |
| JP4432781B2 (ja) * | 2005-01-17 | 2010-03-17 | 株式会社日立製作所 | 誤り訂正復号器 |
| US7607072B2 (en) * | 2005-01-28 | 2009-10-20 | Agere Systems Inc. | Method and apparatus for-soft-output viterbi detection using a multiple-step trellis |
| TWI256774B (en) * | 2005-04-29 | 2006-06-11 | Realtek Semiconductor Corp | Viterbi decoding apparatus and method thereof |
| US8223869B2 (en) * | 2007-11-09 | 2012-07-17 | Intel Mobile Communications GmbH | Control channel detection scheme |
| US20090132894A1 (en) * | 2007-11-19 | 2009-05-21 | Seagate Technology Llc | Soft Output Bit Threshold Error Correction |
| EP2267905A3 (en) * | 2009-06-19 | 2012-08-01 | STmicroelectronics SA | Soft output Viterbi decoder architecture |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185747A (en) * | 1989-11-29 | 1993-02-09 | Technophone Ltd. | Data symbol estimation |
| FR2675968B1 (fr) | 1991-04-23 | 1994-02-04 | France Telecom | Procede de decodage d'un code convolutif a maximum de vraisemblance et ponderation des decisions, et decodeur correspondant. |
| JP2792812B2 (ja) * | 1993-07-02 | 1998-09-03 | 沖電気工業株式会社 | 最尤系列推定器 |
| US5550870A (en) | 1994-03-02 | 1996-08-27 | Lucent Technologies Inc. | Viterbi processor |
| US5548684A (en) * | 1994-04-22 | 1996-08-20 | Georgia Tech Research Corporation | Artificial neural network viterbi decoding system and method |
| US5784392A (en) | 1995-06-26 | 1998-07-21 | Nokia Mobile Phones Ltd. | Viterbi decoder with l=2 best decoding paths |
| GB2305827B (en) | 1995-09-30 | 2000-01-19 | Motorola Ltd | Viterbi co-processor and method of operation therefor |
| US5995562A (en) * | 1995-10-25 | 1999-11-30 | Nec Corporation | Maximum-likelihood decoding |
| US5802116A (en) * | 1996-04-04 | 1998-09-01 | Lucent Technologies Inc. | Soft decision Viterbi decoding with large constraint lengths |
| US5822340A (en) | 1996-05-10 | 1998-10-13 | Telefonaktiebolaget Lm Ericsson | Method for decoding data signals using fixed-length decision window |
| JPH11186914A (ja) * | 1997-12-22 | 1999-07-09 | Matsushita Electric Ind Co Ltd | データ処理方法 |
| US6487694B1 (en) * | 1999-12-20 | 2002-11-26 | Hitachi America, Ltd. | Method and apparatus for turbo-code decoding a convolution encoded data frame using symbol-by-symbol traceback and HR-SOVA |
| US6581182B1 (en) * | 2000-05-15 | 2003-06-17 | Agere Systems Inc. | Iterative decoding with post-processing of detected encoded data |
-
2001
- 2001-10-24 CN CNA018178758A patent/CN1529945A/zh active Pending
- 2001-10-24 JP JP2002538663A patent/JP2004512775A/ja not_active Withdrawn
- 2001-10-24 WO PCT/DE2001/004040 patent/WO2002035820A2/de active IP Right Grant
- 2001-10-24 US US10/381,542 patent/US7085992B2/en not_active Expired - Fee Related
- 2001-10-24 EP EP01989014A patent/EP1334563B1/de not_active Expired - Lifetime
- 2001-10-24 DE DE50104995T patent/DE50104995D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7085992B2 (en) | 2006-08-01 |
| EP1334563B1 (de) | 2004-12-29 |
| WO2002035820A2 (de) | 2002-05-02 |
| EP1334563A2 (de) | 2003-08-13 |
| WO2002035820A3 (de) | 2002-08-29 |
| CN1529945A (zh) | 2004-09-15 |
| DE50104995D1 (de) | 2005-02-03 |
| US20040044947A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3288683B2 (ja) | 変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器 | |
| JP3261109B2 (ja) | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 | |
| US7765459B2 (en) | Viterbi decoder and viterbi decoding method | |
| JP3239870B2 (ja) | データ誤り訂正システム | |
| US20070220409A1 (en) | Symbol-level soft output viterbi algorithm (sova) and a simplification on sova | |
| JPH07221655A (ja) | 通信システムおよび情報処理方法 | |
| JP2004512775A (ja) | 実信号系列の復号方法およびデバイス、信頼性検出ユニットおよびビタビ復号ユニット | |
| JP5075642B2 (ja) | トレリス線図のバタフライ構造を用いたｍａｐ復号化のためのメトリック計算 | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| US7234100B1 (en) | Decoder for trellis-based channel encoding | |
| JP3233847B2 (ja) | ビタビ復号方法及びビタビ復号回路 | |
| US11165446B1 (en) | Parallel backtracking in Viterbi decoder | |
| JP2008118327A (ja) | ビタビ復号方法 | |
| US20070201586A1 (en) | Multi-rate viterbi decoder | |
| US5751734A (en) | Decoding method and apparatus using trace deletion for Viterbi algorithm | |
| GB2305827A (en) | Viterbi trellis decoder reduces number of metric difference calculations | |
| CN110710113B (zh) | 序列检测器中的路径度量单元及路径度量的方法 | |
| US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
| JP3236979B2 (ja) | ビタビ復号装置 | |
| JPH11500298A (ja) | 遷移距離を形成する方法及びセルラー無線システムの受信器 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JP2757476B2 (ja) | ヴィタビ復号器 | |
| JP3342424B2 (ja) | ブランチメトリック演算装置及びビタビ復号装置 | |
| KR0185925B1 (ko) | 비터비알고리즘에 흔적삭제방법을 이용하는 복호화방법 및 그 장치 | |
| US20020056068A1 (en) | Device and method to carry out a viterbi-algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040526 |